JPH0590942A - 出力バツフア - Google Patents
出力バツフアInfo
- Publication number
- JPH0590942A JPH0590942A JP3251226A JP25122691A JPH0590942A JP H0590942 A JPH0590942 A JP H0590942A JP 3251226 A JP3251226 A JP 3251226A JP 25122691 A JP25122691 A JP 25122691A JP H0590942 A JPH0590942 A JP H0590942A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- channel transistor
- inverter
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は、高速性能と低ノイズ性能との両性
能を兼ね備えており、その性能を切り換えて利用するこ
とにより、大規模集積回路に多数使用され、反転信号が
同時入力される場合でも全ノイズ量を低減することがで
きる出力バッファを提供することを目的とする。 【構成】 入力端子１に入力される反転信号に応答して
動作する前段インバータ21・22とこれら前段インバータ
の出力に応答して動作する後段インバータ３とよりなる
出力バッファにおいて、前段インバータ21のＮチャネル
トランジスタのソースと接地間に第１のトランスミッシ
ョンゲート41が設けられ、前段インバータ22のＰチャネ
ルトランジスタのソースと電源との間に第２のトランス
ミッションゲート42が設けられ、制御端子６と第２のト
ランスミッションゲート42との間にインバータ５が設け
られている。
能を兼ね備えており、その性能を切り換えて利用するこ
とにより、大規模集積回路に多数使用され、反転信号が
同時入力される場合でも全ノイズ量を低減することがで
きる出力バッファを提供することを目的とする。 【構成】 入力端子１に入力される反転信号に応答して
動作する前段インバータ21・22とこれら前段インバータ
の出力に応答して動作する後段インバータ３とよりなる
出力バッファにおいて、前段インバータ21のＮチャネル
トランジスタのソースと接地間に第１のトランスミッシ
ョンゲート41が設けられ、前段インバータ22のＰチャネ
ルトランジスタのソースと電源との間に第２のトランス
ミッションゲート42が設けられ、制御端子６と第２のト
ランスミッションゲート42との間にインバータ５が設け
られている。
Description
【０００１】
【産業上の利用分野】本発明は、出力バッファの改良に
関する。特に、高速性能と低ノイズ性能との両性能を兼
ね備えており、その性能を切り換えて利用することによ
り、大規模集積回路に多数使用される場合にも全ノイズ
量を低減することができる出力バッファを提供すること
を目的とする改良に関する。
関する。特に、高速性能と低ノイズ性能との両性能を兼
ね備えており、その性能を切り換えて利用することによ
り、大規模集積回路に多数使用される場合にも全ノイズ
量を低減することができる出力バッファを提供すること
を目的とする改良に関する。
【０００２】
【従来の技術】従来技術に係る出力バッファを図４を参
照して説明する。図において、１は入力端子であり、21
・22はこの入力端子１に入力される反転信号に応答して
動作する２組の前段インバータである。３は上記の一方
の前段インバータ21の出力をゲートに入力されるＰチャ
ネルトランジスタＱ31と上記の他方の前段インバータ22
の出力をゲートに入力されるＮチャネルトランジスタＱ
32とよりなる後段インバータである。
照して説明する。図において、１は入力端子であり、21
・22はこの入力端子１に入力される反転信号に応答して
動作する２組の前段インバータである。３は上記の一方
の前段インバータ21の出力をゲートに入力されるＰチャ
ネルトランジスタＱ31と上記の他方の前段インバータ22
の出力をゲートに入力されるＮチャネルトランジスタＱ
32とよりなる後段インバータである。
【０００３】つぎにこの出力バッファの動作について説
明する。上記の入力端子１に反転信号が入力されると、
この入力信号に応答して前段インバータ21・22のＰチャ
ネルトランジスタとＮチャネルトランジスタのいずれか
がオンし、前段インバータ21・22の出力の電圧レベルは
電源電圧ＶDDと接地電位の間を変化する。この出力信号
によって後段インバータ３の出力は比較的急峻に反転す
るので、バッファは高速性能を有している。
明する。上記の入力端子１に反転信号が入力されると、
この入力信号に応答して前段インバータ21・22のＰチャ
ネルトランジスタとＮチャネルトランジスタのいずれか
がオンし、前段インバータ21・22の出力の電圧レベルは
電源電圧ＶDDと接地電位の間を変化する。この出力信号
によって後段インバータ３の出力は比較的急峻に反転す
るので、バッファは高速性能を有している。
【０００４】
【発明が解決しようとする課題】ところが、高速性能を
有する出力バッファは、発生するノイズ量が大きいの
で、従来技術に係る出力バッファが大規模集積回路に多
数使用され同時変化する場合には個々の出力バッファの
ノイズが加算されるから全ノイズ量は大きくなり、この
増大したノイズが他の大規模集積回路に影響を及ぼし半
導体装置全体の誤動作を惹起すると云う欠点が存在す
る。この誤動作を避けるため使用不可能な出力バッファ
の数には制限が付与される。
有する出力バッファは、発生するノイズ量が大きいの
で、従来技術に係る出力バッファが大規模集積回路に多
数使用され同時変化する場合には個々の出力バッファの
ノイズが加算されるから全ノイズ量は大きくなり、この
増大したノイズが他の大規模集積回路に影響を及ぼし半
導体装置全体の誤動作を惹起すると云う欠点が存在す
る。この誤動作を避けるため使用不可能な出力バッファ
の数には制限が付与される。
【０００５】本発明の目的は、上記の欠点を解消するこ
とにあり、高速性能と低ノイズ性能との両性能を兼ね備
えており、出力バッファの負荷の種類に応じて上記の性
能を切り換えて利用することにより、大規模集積回路に
多数使用され反転信号が同時入力される場合にも全ノイ
ズ量を低減することができる出力バッファを提供するこ
とにある。
とにあり、高速性能と低ノイズ性能との両性能を兼ね備
えており、出力バッファの負荷の種類に応じて上記の性
能を切り換えて利用することにより、大規模集積回路に
多数使用され反転信号が同時入力される場合にも全ノイ
ズ量を低減することができる出力バッファを提供するこ
とにある。
【０００６】
【課題を解決するための手段】上記の目的は、入力端子
に入力される反転信号に応答して動作する２個の前段イ
ンバータとこれらの前段インバータの出力に応答して動
作する後段インバータとを有する出力バッファにおい
て、前記の後段インバータのＰチャネルトランジスタを
制御する前記の前段インバータのＮチャネルトランジス
タのソースと接地との間に第１のトランスミッションゲ
ートが設けられ、前記の後段インバータのＮチャネルト
ランジスタを制御する前記の前段インバータのＰチャネ
ルトランジスタのソースと電源との間に第２のトランス
ミッションゲートが設けられ、前記の第１のトランスミ
ッションゲートの２個のゲートはいずれも制御端子に接
続され、前記の第２のトランスミッションゲートの２個
のゲートはいずれも前記の制御端子に接続されたインバ
ータの出力端に接続されている出力バッファによって達
成される。
に入力される反転信号に応答して動作する２個の前段イ
ンバータとこれらの前段インバータの出力に応答して動
作する後段インバータとを有する出力バッファにおい
て、前記の後段インバータのＰチャネルトランジスタを
制御する前記の前段インバータのＮチャネルトランジス
タのソースと接地との間に第１のトランスミッションゲ
ートが設けられ、前記の後段インバータのＮチャネルト
ランジスタを制御する前記の前段インバータのＰチャネ
ルトランジスタのソースと電源との間に第２のトランス
ミッションゲートが設けられ、前記の第１のトランスミ
ッションゲートの２個のゲートはいずれも制御端子に接
続され、前記の第２のトランスミッションゲートの２個
のゲートはいずれも前記の制御端子に接続されたインバ
ータの出力端に接続されている出力バッファによって達
成される。
【０００７】
【作用】本発明に係る出力バッファにおいては、その後
段インバータのゲートに入力される信号が反転するとき
の信号電圧レベルの変化幅（以下、反転信号変化幅と云
う）が大または小のいずれかに選択され、反転信号変化
幅が大のときには出力バッファの出力が急峻に反転して
高速性が確保され、反転信号変化幅が小のときには出力
バッファの出力が緩やかに反転し低ノイズ性が確保され
る。上記の反転信号変化幅の大小選択は下記のようにし
て実行される。制御端子に‘０’または‘１’の信号を
入力すると、この信号に基づいて前後インバータに付加
された２組のトランスミッションゲートのＰチャネルト
ランジスタとＮチャネルトランジスタのいずれかゞオン
する。上記の制御端子に入力される制御信号が‘０’の
ときは上記のトランスミッションゲートにおけるスレッ
ショールド電圧のために後段インバータへ入力される信
号の反転信号変化幅は小さくなり、上記の制御信号が
‘１’のときは上記のトランスミッションゲートにおけ
る電圧降下はなく後段インバータへ入力される信号の反
転信号変化幅は大きくなる。
段インバータのゲートに入力される信号が反転するとき
の信号電圧レベルの変化幅（以下、反転信号変化幅と云
う）が大または小のいずれかに選択され、反転信号変化
幅が大のときには出力バッファの出力が急峻に反転して
高速性が確保され、反転信号変化幅が小のときには出力
バッファの出力が緩やかに反転し低ノイズ性が確保され
る。上記の反転信号変化幅の大小選択は下記のようにし
て実行される。制御端子に‘０’または‘１’の信号を
入力すると、この信号に基づいて前後インバータに付加
された２組のトランスミッションゲートのＰチャネルト
ランジスタとＮチャネルトランジスタのいずれかゞオン
する。上記の制御端子に入力される制御信号が‘０’の
ときは上記のトランスミッションゲートにおけるスレッ
ショールド電圧のために後段インバータへ入力される信
号の反転信号変化幅は小さくなり、上記の制御信号が
‘１’のときは上記のトランスミッションゲートにおけ
る電圧降下はなく後段インバータへ入力される信号の反
転信号変化幅は大きくなる。
【０００８】出力バッファに接続される負荷の種類によ
り、高速性が優先される負荷に対しては、制御端子に
‘１’信号を入力して高速性を確保し、高速性よりも低
ノイズ性が優先される負荷に対しては、制御端子に
‘０’信号を入力して低ノイズ性を確保する。その結
果、大規模集積回路に多数の出力バッファが接続され、
反転信号が同時入力される場合にも全ノイズ量を低減す
ることができる。
り、高速性が優先される負荷に対しては、制御端子に
‘１’信号を入力して高速性を確保し、高速性よりも低
ノイズ性が優先される負荷に対しては、制御端子に
‘０’信号を入力して低ノイズ性を確保する。その結
果、大規模集積回路に多数の出力バッファが接続され、
反転信号が同時入力される場合にも全ノイズ量を低減す
ることができる。
【０００９】
【実施例】以下、図面を参照して、本発明の一実施例に
係る出力バッファについて説明する。
係る出力バッファについて説明する。
【００１０】図１は本実施例に係る出力バッファの回路
図である。図において、１は入力端子であり、21・22は
この入力端子に入力される反転信号に応答して動作する
２組の前段インバータである。３は上記の一方の前段イ
ンバータ21の出力ＸＰをゲートに入力されるＰチャネル
トランジスタＱ31と上記の他方の前段インバータ22の出
力ＸＮをゲートに入力されるＮチャネルトランジスタＱ
32とよりなる後段インバータである。41は上記の一方の
前段インバータ21のＮチャネルトランジスタＱ 212 のソ
ースと接地との間に設けられた第１のトランスミッショ
ンゲートであり、その２組のゲートは共に制御端子６に
接続されている。42は上記の他方の前段インバータ22の
ＰチャネルトランジスタＱ221 のソースと電源との間に
設けられた第２のトランスミッションゲートであり、そ
の２組のゲートは共に、制御端子６に接続されたインバ
ータ５の出力端に接続されている。なお、Ｑ211 は前段
インバータ21のＰチャネルトランジスタであり、Ｑ222
は前段インバータ22のＮチャネルトランジスタである。
図である。図において、１は入力端子であり、21・22は
この入力端子に入力される反転信号に応答して動作する
２組の前段インバータである。３は上記の一方の前段イ
ンバータ21の出力ＸＰをゲートに入力されるＰチャネル
トランジスタＱ31と上記の他方の前段インバータ22の出
力ＸＮをゲートに入力されるＮチャネルトランジスタＱ
32とよりなる後段インバータである。41は上記の一方の
前段インバータ21のＮチャネルトランジスタＱ 212 のソ
ースと接地との間に設けられた第１のトランスミッショ
ンゲートであり、その２組のゲートは共に制御端子６に
接続されている。42は上記の他方の前段インバータ22の
ＰチャネルトランジスタＱ221 のソースと電源との間に
設けられた第２のトランスミッションゲートであり、そ
の２組のゲートは共に、制御端子６に接続されたインバ
ータ５の出力端に接続されている。なお、Ｑ211 は前段
インバータ21のＰチャネルトランジスタであり、Ｑ222
は前段インバータ22のＮチャネルトランジスタである。
【００１１】つぎに本実施例に係る出力バッファの動作
について説明する。まず、上記の制御端子６に‘０’信
号が入力されている場合について図２を参照して説明す
る。図２（ａ）は入力端子１に入力される入力信号ａが
ＬからＨに反転した場合の前段インバータ21の出力信号
ＸＰと前段インバータ22の出力信号ＸＮと出力バッファ
の出力ｂとの経時変化を示す。図２（ｂ）は上記の入力
信号ａがＨからＬに反転した場合の上記の出力信号ＸＰ
とＸＮと出力ｂとの経時変化を示す。
について説明する。まず、上記の制御端子６に‘０’信
号が入力されている場合について図２を参照して説明す
る。図２（ａ）は入力端子１に入力される入力信号ａが
ＬからＨに反転した場合の前段インバータ21の出力信号
ＸＰと前段インバータ22の出力信号ＸＮと出力バッファ
の出力ｂとの経時変化を示す。図２（ｂ）は上記の入力
信号ａがＨからＬに反転した場合の上記の出力信号ＸＰ
とＸＮと出力ｂとの経時変化を示す。
【００１２】上記の制御端子６に‘０’信号が入力され
ているので、第１のトランスミッションゲート41のＰチ
ャネルトランジスタＱ411 はオンであり、Ｎチャネルト
ランジスタＱ412 はオフである。そのため入力信号ａに
応答して前段インバータ21が出力する信号ＸＰの電圧レ
ベルは電源電圧ＶDDと上記のＰチャネルトランジスタＱ
411 のスレッショールド電圧Ｖthp の間を変化する。ま
た、第２のトランスミッションゲート42のＰチャネルト
ランジスタＱ421 はオフであり、Ｎチャネルトランジス
タＱ422 はオンである。そのため、入力信号ａに応答し
て前段インバータ22が出力する信号ＸＮの電圧レベルは
（ＶDD−Ｖthn ）と接地電位の間を変化する。こゝに、
Ｖthn は上記のＮチャネルトランジスタＱ422 のスレッ
ショールド電圧である。したがって、上記の前段インバ
ータ21の出力ＸＰと前段インバータ22の出力ＸＮの反転
信号変化幅は、共に比較的小さいので、後段インバータ
３のトランジスタＱ31・Ｑ32が完全にオンする迄に時間
を要し、後段インバータ３の出力ｂの波形は図２に示す
ように緩やかになり、低ノイズ性能が確保される。
ているので、第１のトランスミッションゲート41のＰチ
ャネルトランジスタＱ411 はオンであり、Ｎチャネルト
ランジスタＱ412 はオフである。そのため入力信号ａに
応答して前段インバータ21が出力する信号ＸＰの電圧レ
ベルは電源電圧ＶDDと上記のＰチャネルトランジスタＱ
411 のスレッショールド電圧Ｖthp の間を変化する。ま
た、第２のトランスミッションゲート42のＰチャネルト
ランジスタＱ421 はオフであり、Ｎチャネルトランジス
タＱ422 はオンである。そのため、入力信号ａに応答し
て前段インバータ22が出力する信号ＸＮの電圧レベルは
（ＶDD−Ｖthn ）と接地電位の間を変化する。こゝに、
Ｖthn は上記のＮチャネルトランジスタＱ422 のスレッ
ショールド電圧である。したがって、上記の前段インバ
ータ21の出力ＸＰと前段インバータ22の出力ＸＮの反転
信号変化幅は、共に比較的小さいので、後段インバータ
３のトランジスタＱ31・Ｑ32が完全にオンする迄に時間
を要し、後段インバータ３の出力ｂの波形は図２に示す
ように緩やかになり、低ノイズ性能が確保される。
【００１３】つぎに、上記の制御端子６に‘１’信号が
入力されている場合について図３を参照して説明する。
図３（ａ）は上記の入力信号ａがＬからＨに反転した場
合の上記の出力信号ＸＰとＸＮと出力バッファの出力ｂ
との経時変化を示し、図３（ｂ）は上記の入力信号ａが
ＨからＬに反転した場合の上記諸量の経時変化を示す。
入力されている場合について図３を参照して説明する。
図３（ａ）は上記の入力信号ａがＬからＨに反転した場
合の上記の出力信号ＸＰとＸＮと出力バッファの出力ｂ
との経時変化を示し、図３（ｂ）は上記の入力信号ａが
ＨからＬに反転した場合の上記諸量の経時変化を示す。
【００１４】上記の制御端子６に‘１’信号が入力され
ているので、第１のトランスミッションゲート41のＰチ
ャネルトランジスタＱ411 はオフであり、Ｎチャネルト
ランジスタＱ412 はオンである。そのため、前段インバ
ータ21の出力信号ＸＰの電圧レベルは電源電圧ＶDDと接
地電位の間を変化する。また、第２のトランスミッショ
ンゲート42のＰチャネルトランジスタＱ421 はオンであ
り、ＮチャネルトランジスタＱ422 はオフである。その
ため、前段インバータ22の出力信号ＸＮの電圧レベルも
電源電圧ＶDDと接地電位の間を変化する。したがって、
上記の出力信ＸＰとＸＮの反転信号変化幅は大きく、後
段インバータ３の出力ｂは比較的急峻に反転し高速性能
が確保される。
ているので、第１のトランスミッションゲート41のＰチ
ャネルトランジスタＱ411 はオフであり、Ｎチャネルト
ランジスタＱ412 はオンである。そのため、前段インバ
ータ21の出力信号ＸＰの電圧レベルは電源電圧ＶDDと接
地電位の間を変化する。また、第２のトランスミッショ
ンゲート42のＰチャネルトランジスタＱ421 はオンであ
り、ＮチャネルトランジスタＱ422 はオフである。その
ため、前段インバータ22の出力信号ＸＮの電圧レベルも
電源電圧ＶDDと接地電位の間を変化する。したがって、
上記の出力信ＸＰとＸＮの反転信号変化幅は大きく、後
段インバータ３の出力ｂは比較的急峻に反転し高速性能
が確保される。
【００１５】よって本発明に係る出力バッファは高速性
能と低ノイズ性能とを兼ね備えており、制御端子６に入
力する信号を‘０’信号か‘１’信号かいずれかを選択
いずれかを選択することによって上記の両性能のいずれ
か一方を選ぶことができる。
能と低ノイズ性能とを兼ね備えており、制御端子６に入
力する信号を‘０’信号か‘１’信号かいずれかを選択
いずれかを選択することによって上記の両性能のいずれ
か一方を選ぶことができる。
【００１６】
【発明の効果】以上説明したとおり、本発明に係る出力
バッファにおいては、制御端子に‘０’信号か‘１’信
号かいずれかを選択して入力することによって、前段イ
ンバータに接続されたトランスミッションゲートの作用
により、後段インバータに入力される信号の電圧レベル
の変化幅が大小いずれかになすことができ、出力バッフ
ァの出力の反転を急峻か緩慢かのいずれにもなすことが
できるので、高速性能と低ノイズ性能との両性能を兼ね
備え出力バッファの負荷の種類に応じて上記の性能を切
り換えて利用することができる。
バッファにおいては、制御端子に‘０’信号か‘１’信
号かいずれかを選択して入力することによって、前段イ
ンバータに接続されたトランスミッションゲートの作用
により、後段インバータに入力される信号の電圧レベル
の変化幅が大小いずれかになすことができ、出力バッフ
ァの出力の反転を急峻か緩慢かのいずれにもなすことが
できるので、高速性能と低ノイズ性能との両性能を兼ね
備え出力バッファの負荷の種類に応じて上記の性能を切
り換えて利用することができる。
【００１７】よって本発明は高速性能と低ノイズ性能と
を容易に切り換えて使用することが可能であり、大規模
集積回路に多数使用され反転信号が同時入力される場合
にも全ノイズ量を低減することができる出力バッファを
提供することができる。
を容易に切り換えて使用することが可能であり、大規模
集積回路に多数使用され反転信号が同時入力される場合
にも全ノイズ量を低減することができる出力バッファを
提供することができる。
【図１】本発明の１実施例に係る出力バッファの回路図
である。
である。
【図２】本発明の１実施例に係る出力バッファの動作説
明図（制御端子に‘０’信号入力の場合）である。
明図（制御端子に‘０’信号入力の場合）である。
【図３】本発明の１実施例に係る出力バッファの動作説
明図（制御端子に‘１’信号入力の場合）である。
明図（制御端子に‘１’信号入力の場合）である。
【図４】従来技術に係る出力バッファの回路図である。
１ 入力端子 21・22 前段インバータ ３ 後段インバータ 41 第１のトランスミッションゲート 42 第２のトランスミッションゲート ５ インバータ ６ 制御端子 ７ 出力端子
Claims (1)
- 【請求項１】 入力端子（１）に入力される反転信号に
応答して動作する２個の前段インバータ（21・22）と該
前段インバータ（21・22）の出力に応答して動作する後
段インバータ（３）とを有する出力バッファにおいて、 前記後段インバータ（３）のＰチャネルトランジスタ
（Ｑ31）を制御する前記前段インバータ（21）のＮチャ
ネルトランジスタ（Ｑ212）のソースと接地との間に第
１のトランスミッションゲート（41）が設けられ、前記
後段インバータ（３）のＮチャネルトランジスタ
（Ｑ32）を制御する前記前段インバータ（22）のＰチャ
ネルトランジスタ（Ｑ221 ）のソースと電源との間に第
２のトランスミッションゲート（42）が設けられ、前記
第１のトランスミッションゲート（41）の２個のゲート
はいずれも制御端子（６）に接続され、前記第２のトラ
ンスミッションゲート（42）の２個のゲートはいずれも
前記制御端子（６）に接続されたインバータ（５）の出
力端に接続されてなることを特徴とする出力バッファ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3251226A JPH0590942A (ja) | 1991-09-30 | 1991-09-30 | 出力バツフア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3251226A JPH0590942A (ja) | 1991-09-30 | 1991-09-30 | 出力バツフア |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590942A true JPH0590942A (ja) | 1993-04-09 |
Family
ID=17219587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3251226A Pending JPH0590942A (ja) | 1991-09-30 | 1991-09-30 | 出力バツフア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0590942A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7514963B2 (en) | 2003-06-23 | 2009-04-07 | Rohm Co., Ltd. | Semiconductor integrated circuit device |
-
1991
- 1991-09-30 JP JP3251226A patent/JPH0590942A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7514963B2 (en) | 2003-06-23 | 2009-04-07 | Rohm Co., Ltd. | Semiconductor integrated circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930000970B1 (ko) | 반도체 집적회로의 출력회로 | |
| US7453299B1 (en) | Programmable amplifiers with positive and negative hysteresis | |
| US5598114A (en) | High speed reduced area multiplexer | |
| US5625303A (en) | Multiplexer having a plurality of internal data paths that operate at different speeds | |
| JPH04337923A (ja) | 出力バッファ回路 | |
| JPH076587A (ja) | データ出力バッファー回路 | |
| JPH0362723A (ja) | 出力バッファ回路 | |
| JP2000174606A (ja) | Ｍｏｓトランジスタ出力回路 | |
| JPH04302215A (ja) | 電力供給バス上のノイズ制御の方法および装置 | |
| JP2001308694A (ja) | ローノイズバッファ回路 | |
| JPH0590942A (ja) | 出力バツフア | |
| KR100432573B1 (ko) | 임피던스 조절이 가능한 출력 구동 회로를 갖는 반도체 장치 | |
| JPH0786897A (ja) | バッファ回路 | |
| JPH05122049A (ja) | 出力バツフア回路 | |
| JPH11312969A (ja) | 半導体回路 | |
| JP3173489B2 (ja) | 半導体集積回路 | |
| JPH05166380A (ja) | 出力バッファ回路 | |
| JP2626915B2 (ja) | 出力バツフア回路 | |
| JP3312898B2 (ja) | デジタル信号伝送回路 | |
| KR910003790B1 (ko) | 출력 버퍼 회로 | |
| KR100336570B1 (ko) | 씨모스 출력 버퍼 회로 | |
| JPH0766702A (ja) | 出力バッファ回路 | |
| KR100224766B1 (ko) | 병렬 액티브 드라이버 | |
| KR100422815B1 (ko) | 출력 버퍼 장치 | |
| JPH05191258A (ja) | Ｃｍｏｓ出力回路 |