JPH0590112A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0590112A JPH0590112A JP27727891A JP27727891A JPH0590112A JP H0590112 A JPH0590112 A JP H0590112A JP 27727891 A JP27727891 A JP 27727891A JP 27727891 A JP27727891 A JP 27727891A JP H0590112 A JPH0590112 A JP H0590112A
- Authority
- JP
- Japan
- Prior art keywords
- alignment mark
- semiconductor substrate
- semiconductor device
- crystal layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
(57)【要約】
【目的】 精度の高い重ね合わせ（アライメント）を行
うことができる半導体装置の製造方法を得る。 【構成】 劈開面２を有する半導体基板１の一方の基板
表面に劈開面２を基準とした裏面アライメントマーク３
を形成する。そして、上記基板表面とは反対の基板表面
に結晶層４を成長する。次いで、裏面アライメントマー
ク３を基準にして結晶層４上に表面アライメントマーク
５を形成する。次いで、表面アライメントマーク５を基
準にして以後のウエハプロセスを行う。
うことができる半導体装置の製造方法を得る。 【構成】 劈開面２を有する半導体基板１の一方の基板
表面に劈開面２を基準とした裏面アライメントマーク３
を形成する。そして、上記基板表面とは反対の基板表面
に結晶層４を成長する。次いで、裏面アライメントマー
ク３を基準にして結晶層４上に表面アライメントマーク
５を形成する。次いで、表面アライメントマーク５を基
準にして以後のウエハプロセスを行う。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置の製造方法
に関し、特に、半導体ウエハプロセス工程における転写
工程での転写精度の向上に関するものである。
に関し、特に、半導体ウエハプロセス工程における転写
工程での転写精度の向上に関するものである。
【０００２】
【従来の技術】例えば、半導体レーザの製造工程では一
般に半導体基板を結晶方位に沿って劈開して端面反射鏡
を形成する工程があり、後の電極形成工程では上記の結
晶方位に合わせて転写を行う必要がある。このため、上
記半導体レーザの製造工程ではウェハプロセスに用いる
半導体基板の一部に前もって劈開面（以下、オリフラ面
と称す）を形成しておき、結晶方位を判別できるように
している。
般に半導体基板を結晶方位に沿って劈開して端面反射鏡
を形成する工程があり、後の電極形成工程では上記の結
晶方位に合わせて転写を行う必要がある。このため、上
記半導体レーザの製造工程ではウェハプロセスに用いる
半導体基板の一部に前もって劈開面（以下、オリフラ面
と称す）を形成しておき、結晶方位を判別できるように
している。
【０００３】図２(a) 〜(d) は、従来のオリフラ面を基
準としたアライメントマークの形成工程を含むウエハプ
ロセスを工程別に示した断面図と平面図であり、図にお
いて、１は半導体基板、２はオリフラ面、４は結晶層、
６は金属膜、７，８はアライメントマークである。
準としたアライメントマークの形成工程を含むウエハプ
ロセスを工程別に示した断面図と平面図であり、図にお
いて、１は半導体基板、２はオリフラ面、４は結晶層、
６は金属膜、７，８はアライメントマークである。
【０００４】以下、工程を説明する。先ず、図２(a) に
示すように、オリフラ面２を形成した半導体基板１を準
備する。
示すように、オリフラ面２を形成した半導体基板１を準
備する。
【０００５】次に、図２(b) に示すように、オリフラ面
２を基準にして、半導体基板１の上面にアライメントマ
ーク７をエッチングによって形成する。
２を基準にして、半導体基板１の上面にアライメントマ
ーク７をエッチングによって形成する。
【０００６】次に、図２(b) に示すように、アライメン
トマーク７が形成された半導体基板１の表面に結晶層４
を形成すると、結晶層４の表面にアライメントマーク８
が表れる。ここで、上記結晶層４は一般的な半導体レー
ザの場合、５μｍ程度の厚みに形成される。
トマーク７が形成された半導体基板１の表面に結晶層４
を形成すると、結晶層４の表面にアライメントマーク８
が表れる。ここで、上記結晶層４は一般的な半導体レー
ザの場合、５μｍ程度の厚みに形成される。
【０００７】そして、上記結晶層４の表面上に表れたア
ライメントマーク８を基準にして以降のプロセス、例え
ば、図２(d) に示すように、このアライメントマーク８
を基準として表面に金属膜等を形成している。
ライメントマーク８を基準にして以降のプロセス、例え
ば、図２(d) に示すように、このアライメントマーク８
を基準として表面に金属膜等を形成している。
【０００８】
【発明が解決しようとする課題】上記従来のウエハプロ
セスでは、結晶層４上に形成されたアライメントマーク
８が面だれを生じてしまい、半導体基板１上に形成され
たアライメントマーク７の形状を忠実に反映することが
できない。このため、アライメントマーク８の位置精度
は悪く、オリフラ面２に対する基準位置がずれてしま
う。また、結晶成長後にオリフラ面２を基準にして再度
マークを形成しようとしても、オリフラ面２は結晶成長
工程によってだれを生じるため、基準線となり得なくな
ってしまう。このように、従来のウエハプロセスでは、
アライメンマークが形成された半導体基板上に結晶成長
を行った場合は、オリフラ面に対して精度のあるアライ
メントマークを結晶層上に形成することはできず、以後
のウエハプロセスにおける重合わせの精度が低下すると
いう問題点があった。
セスでは、結晶層４上に形成されたアライメントマーク
８が面だれを生じてしまい、半導体基板１上に形成され
たアライメントマーク７の形状を忠実に反映することが
できない。このため、アライメントマーク８の位置精度
は悪く、オリフラ面２に対する基準位置がずれてしま
う。また、結晶成長後にオリフラ面２を基準にして再度
マークを形成しようとしても、オリフラ面２は結晶成長
工程によってだれを生じるため、基準線となり得なくな
ってしまう。このように、従来のウエハプロセスでは、
アライメンマークが形成された半導体基板上に結晶成長
を行った場合は、オリフラ面に対して精度のあるアライ
メントマークを結晶層上に形成することはできず、以後
のウエハプロセスにおける重合わせの精度が低下すると
いう問題点があった。
【０００９】この発明は上記のような問題点を解消する
ためになされたもので、アライメントマークの位置精度
が確保でき、重合わせの精度を向上できる半導体装置の
製造方法を得ることを目的とする。
ためになされたもので、アライメントマークの位置精度
が確保でき、重合わせの精度を向上できる半導体装置の
製造方法を得ることを目的とする。
【００１０】
【課題を解決するための手段】この発明にかかる半導体
装置の製造方法は、結晶成長等のウエハプロセスが施さ
れる基板表面と反対の基板表面にアライメントマークを
形成し、このアライメントマークを位置基準にして後の
ウエハプロセスを行うようにしたものである。
装置の製造方法は、結晶成長等のウエハプロセスが施さ
れる基板表面と反対の基板表面にアライメントマークを
形成し、このアライメントマークを位置基準にして後の
ウエハプロセスを行うようにしたものである。
【００１１】
【作用】この発明にかかる半導体装置の製造方法におい
ては、ウエハプロセスの進行によってもアライメントマ
ークの形状を保つことができ、常に、精度の高いアライ
メントの基にウエハプロセスを行うことができる。
ては、ウエハプロセスの進行によってもアライメントマ
ークの形状を保つことができ、常に、精度の高いアライ
メントの基にウエハプロセスを行うことができる。
【００１２】
【実施例】以下、この発明の一実施例を図について説明
する。図１は、この発明の一実施例による半導体レーザ
の製造工程を工程別に示した断面図と平面図であり、図
において、図２と同一符号は同一または相当する部分を
示し、３は裏面アライメントマーク、５は表面アライメ
ントマークである。
する。図１は、この発明の一実施例による半導体レーザ
の製造工程を工程別に示した断面図と平面図であり、図
において、図２と同一符号は同一または相当する部分を
示し、３は裏面アライメントマーク、５は表面アライメ
ントマークである。
【００１３】先ず、図１(a) に示すように、結晶方位に
沿ってオリフラ面２を形成した半導体基板１を準備す
る。
沿ってオリフラ面２を形成した半導体基板１を準備す
る。
【００１４】次に、図１(b) に示すように、オリフラ面
２を基準として裏面アライメントマーク３を半導体基板
１の裏面にエッチングによって形成する。
２を基準として裏面アライメントマーク３を半導体基板
１の裏面にエッチングによって形成する。
【００１５】次に、図１(c) に示すように、上記アライ
メントマーク３が形成された面とは逆の半導体基板１の
表面に結晶成長を行って、結晶層４を形成する。この
時、裏面は結晶成長材料ガスにさらされないため、結晶
層は成長せず、裏面アライメントマーク３の形状は完全
に保存される。
メントマーク３が形成された面とは逆の半導体基板１の
表面に結晶成長を行って、結晶層４を形成する。この
時、裏面は結晶成長材料ガスにさらされないため、結晶
層は成長せず、裏面アライメントマーク３の形状は完全
に保存される。
【００１６】次に、図１(d) に示すように、半導体基板
１の裏面アライメントマークを基準にして結晶層４の表
面に表面アライメントマーク５を形成する。この時、赤
外透過光を用いたアライナーによってパターンを形成す
ると、容易に表面アライメントマーク５と裏面アライメ
ントマーク３の位置合わせを行うことができる。
１の裏面アライメントマークを基準にして結晶層４の表
面に表面アライメントマーク５を形成する。この時、赤
外透過光を用いたアライナーによってパターンを形成す
ると、容易に表面アライメントマーク５と裏面アライメ
ントマーク３の位置合わせを行うことができる。
【００１７】次に、図１(e) に示すように、表面アライ
メントマーク５を位置基準にして以後の工程を進める。
ここでは、結晶層４表面に金属膜６を形成した例を示し
ている。
メントマーク５を位置基準にして以後の工程を進める。
ここでは、結晶層４表面に金属膜６を形成した例を示し
ている。
【００１８】このような、本実施例の半導体装置の製造
方法では、半導体基板１の裏面に形成した裏面アライメ
ントマーク３が以後のウエハプロセスにおいても、常
に、その形状を保つことができるため、以後のウエハプ
ロセスでは、この裏面アライメントマーク３を位置基準
にしてアライメントを行うことができ、結晶層４表面へ
の金属膜６をオリフラ面２に対して高い位置精度に形成
することができる。
方法では、半導体基板１の裏面に形成した裏面アライメ
ントマーク３が以後のウエハプロセスにおいても、常
に、その形状を保つことができるため、以後のウエハプ
ロセスでは、この裏面アライメントマーク３を位置基準
にしてアライメントを行うことができ、結晶層４表面へ
の金属膜６をオリフラ面２に対して高い位置精度に形成
することができる。
【００１９】尚、上記実施例では裏面アライメントマー
ク３をエッチングによって形成したが、高融点金属によ
ってアライメントマークを形成してもよく、この場合も
上記実施例と同様の効果を得ることがてき、更に、この
場合は赤外線を遮断できるため、表面アライメントマー
ク５形成時に裏面アライメントマーク３を判別しやす
く、アライメントが容易となる効果を得ることができ
る。
ク３をエッチングによって形成したが、高融点金属によ
ってアライメントマークを形成してもよく、この場合も
上記実施例と同様の効果を得ることがてき、更に、この
場合は赤外線を遮断できるため、表面アライメントマー
ク５形成時に裏面アライメントマーク３を判別しやす
く、アライメントが容易となる効果を得ることができ
る。
【００２０】また、上記実施例では結晶成長を含む工程
について説明したが、本発明は表面のマークにだれを生
じさせる工程を含む半導体装置の製造方法に適用でき、
例えば、半導体基板の研磨工程を含む半導体装置の製造
方法においても同様の効果を奏することかできる。
について説明したが、本発明は表面のマークにだれを生
じさせる工程を含む半導体装置の製造方法に適用でき、
例えば、半導体基板の研磨工程を含む半導体装置の製造
方法においても同様の効果を奏することかできる。
【００２１】
【発明の効果】以上のように、この発明によれば、ウエ
ハプロセスが施される基板表面とは反対の基板表面にア
ライメントマークを形成し、このアライメントマークを
基準にして後のウエハプロセスを行うようにしたので、
アライメントマークの位置精度が低下せず、常に、精度
の高いアライメントを行うことができる効果がある。
ハプロセスが施される基板表面とは反対の基板表面にア
ライメントマークを形成し、このアライメントマークを
基準にして後のウエハプロセスを行うようにしたので、
アライメントマークの位置精度が低下せず、常に、精度
の高いアライメントを行うことができる効果がある。
【図１】この発明の一実施例によるウエハプロセスを断
面図と平面図とにより工程別に示した図。
面図と平面図とにより工程別に示した図。
【図２】従来のウエハプロセスを断面図と平面図とによ
り工程別に示した図。
り工程別に示した図。
１ 半導体基板 ２ 結晶方位に沿った劈開面（オリフラ面） ３ 裏面アライメントマーク ４ 結晶層 ５ 表面アライメントマーク ６ 金属膜パターン ７ アライメントマーク ８ アライメントマーク
Claims (2)
- 【請求項１】 半導体基板にアライメントマークを形成
し、該アライメントマークを位置基準として後の工程を
行う半導体装置の製造方法において、 半導体基板の一方の表面にアライメントマークを形成
し、 上記アライメントマークを位置基準とし、上記アライメ
ントマークが形成された半導体基板表面と反対の表面に
対して後工程を施すことを特徴とする半導体装置の製造
方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 上記アライメントマークを半導体基板の劈開面を基準に
形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27727891A JP2828806B2 (ja) | 1991-09-25 | 1991-09-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27727891A JP2828806B2 (ja) | 1991-09-25 | 1991-09-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0590112A true JPH0590112A (ja) | 1993-04-09 |
| JP2828806B2 JP2828806B2 (ja) | 1998-11-25 |
Family
ID=17581304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27727891A Expired - Lifetime JP2828806B2 (ja) | 1991-09-25 | 1991-09-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2828806B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007103433A (ja) * | 2005-09-30 | 2007-04-19 | Dowa Holdings Co Ltd | 発光ダイオード及びその製造方法 |
| JP4626909B2 (ja) * | 1999-10-26 | 2011-02-09 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | 半導体ウエハ |
-
1991
- 1991-09-25 JP JP27727891A patent/JP2828806B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4626909B2 (ja) * | 1999-10-26 | 2011-02-09 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | 半導体ウエハ |
| JP2007103433A (ja) * | 2005-09-30 | 2007-04-19 | Dowa Holdings Co Ltd | 発光ダイオード及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2828806B2 (ja) | 1998-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60175421A (ja) | 半導体デバイスの製作方法 | |
| US4746192A (en) | Diffraction grating and process for producing the same | |
| JPH0590112A (ja) | 半導体装置の製造方法 | |
| US7830027B2 (en) | Level realignment following an epitaxy step | |
| JPS63110635A (ja) | 電子ビ−ム描画装置用アパ−チヤ | |
| JPH05343319A (ja) | 半導体装置の製造方法 | |
| JPS63307727A (ja) | 化合物半導体ウエ−ハのマスク合わせ方法 | |
| JPH08176799A (ja) | 選択成膜マスク及びその製造方法 | |
| JPS58100424A (ja) | リソグラフイ用↑¬合せマ−クの形成方法 | |
| JPS5858723A (ja) | 結晶性薄膜の形成法 | |
| JPH1064781A (ja) | 位置検出マーク作成方法 | |
| JPH0224371B2 (ja) | ||
| JPH11329923A (ja) | 半導体装置の製造方法 | |
| JP2003007618A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JPH0513883A (ja) | 半導体レーザの製造方法 | |
| JPH02159010A (ja) | 半導体装置の製法 | |
| KR0141254B1 (ko) | 반도체 레이저장치의 제조방법 | |
| JPH04307735A (ja) | 半導体装置の製造方法 | |
| JPS59110118A (ja) | 半導体装置の製造方法 | |
| JPH0250414A (ja) | 半導体素子の製造方法 | |
| JPH05129725A (ja) | 半導体ウエハおよび半導体レーザの製造方法 | |
| JPH07161627A (ja) | アライメントマークの形成方法 | |
| JP3112153B2 (ja) | グレーティングの作製方法 | |
| JPH0473650A (ja) | 微細加工用マスク | |
| JPH0396224A (ja) | Ｓｏｉ基板の製造方法 |