JPH0587190B2 - - Google Patents

Info

Publication number
JPH0587190B2
JPH0587190B2 JP62252792A JP25279287A JPH0587190B2 JP H0587190 B2 JPH0587190 B2 JP H0587190B2 JP 62252792 A JP62252792 A JP 62252792A JP 25279287 A JP25279287 A JP 25279287A JP H0587190 B2 JPH0587190 B2 JP H0587190B2
Authority
JP
Japan
Prior art keywords
gaas
aln
mis
atmosphere
excess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62252792A
Other languages
English (en)
Other versions
JPH0194662A (ja
Inventor
Shinji Fujeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP25279287A priority Critical patent/JPH0194662A/ja
Publication of JPH0194662A publication Critical patent/JPH0194662A/ja
Publication of JPH0587190B2 publication Critical patent/JPH0587190B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体上の絶縁体膜形成方法、更に詳
しくは砒化ガリウムを用いたMIS構造デバイスの
形成方法に関する。
(従来の技術) 砒化ガリウム(以下ではGaAsと記す)を用い
たMIS(金属−絶縁体−半導体)デバイスの特性
は絶縁体膜と半導体との界面特性に強く依存す
る。従来、良好な界面特性を得るために、GaAs
の表面酸化層及び表面過剰砒素(As)を水素プ
ラズマで除去する方法(ジヤーナル・オブ・アプ
ライド・フイジクス(Journal of Applied
Physics),52[5]3515−3519(1981))あるいは
高純度流水で処理する方法(アプライド・フイジ
クス・レターズ(Applied Physics Letters)50
[5]256−258(1987))等が検討されてきた。こ
れらは、n型GaAsのMIS型半導体装置において
GaAs表面の過剰Asが表面ポテンシヤルをピンニ
ングしてしまい界面特性を悪化させるという問題
の解決を目的にしている。
(発明が解決しようとする問題点) しかし、過剰Asの除去のためにプラズマを用
いる場合には、プラズマを発生させるための高周
波電源が基板加熱装置以外に必要となるという不
利の他に、プラズマ条件によつてはGaAs表面が
プラズマ損傷を受ける危険性がある。すなわちプ
ラズマ処理時間やプラズマ出力が適切でないと
As除去以上に損傷が生じ界面特性が劣化する。
また、流水処理の場合には、流水処理後絶縁体膜
を形成するまでの間にGaAs表面を大気にさらし
てはならないため絶縁体膜形成に移行するまでに
特別の工夫が必要とされ、特性の再現性も良くな
い。
本発明は以上のような問題点を解決するために
なされたもので、簡便に再現性良くGaAs表面の
過剰Asを処理し良好なMIS特性を実現する方法
を提供することを目的とする。
(問題点を解決するための手段) 本発明では、上記目的のため、GaAs表面酸化
層及び表面過剰Asの処理を熱的プロセス、すな
わち温度と雰囲気の管理のみで行なう。本発明
は、第1の工夫として、GaAs表面酸化層の除去
をAs雰囲気中550℃以上の熱処理またはGaAsエ
ピタキシヤル成長によつて行なつた後第2の工程
として、500℃から550℃に降温したのちAs雰囲
気を除き高純度水素雰囲気中または高真空中にお
いて過剰Asを熱処理し、続けて450℃以下の温度
でAlNを堆積させる工程をとるものである。
(作用) As雰囲気中550℃以上でGaAsを熱処理するこ
とにより表面分解を抑えながら表面酸化層を除去
するかまたはGaAsエピタキシヤル成長を行なう
ことにより表面酸化層を含まないGaAs表面を形
成する。上記の酸化膜除去効果は気相成長法ある
いは分子線エピタキシー法で一般に知られている
ものである。続けて500℃から550℃の温度で高純
度水素中あるいは高真空中で熱処理を行なうこと
により過剰Asを除去できる。H2中でのAs除去効
果は、Auger電子分光法により確認した。絶縁体
膜にはAlNを用い、絶縁体膜とGaAsとの反応に
より界面に過剰Asが生じないようにし、被着を
450℃以下で行なうことにより、GaAs表面の損
傷を防ぐ。ここで絶縁体膜を非酸化物系膜に限定
する理由は、GaAs表面における酸化膜の形成を
回避することにより、絶縁膜とGaAsとの界面に
おいての過剰Asの生成などを抑制する効果を期
待したためである。
(実施例) 以下、本発明を実施例により説明する。
第1の実施例においてはAs雰囲気にはAsH3
(アルシン)を用い、絶縁体膜としてAlN(窒化
アルミニウム)をTMA(トリメチルアルミニウ
ム)およびN2H4(ヒドラジン)の系により堆積
した。
まず、化学的エツチングを行なつた(100)
GaAs基板(n型、キヤリア濃度1×1016cm-3
を縦型石英ガラス製反応管内のカーボンサセプタ
上に載せ、H2(水素)を毎分41、AsH3を毎分0.5
c.c.供給し、650℃に昇温させ20分間熱処理を行な
つた。次に500℃まで降温し、AsH3の供給を止
め、H2ガス流中で30分間熱処理を行なつた。し
かるのち400℃でN2H4とTMAを、それぞれ毎分
4c.c.、毎分0.2c.c.供給し、20分間で厚さ900Aの
AlN膜を形成した。以上の工程は、すべて圧力
0.1気圧で行なつた。
上記工程によつて得た試料にAI(アルミニウ
ム)を真空蒸着しM−IS構造ダイオードを作成し
た。n型GaAsのMISダイオード特性で問題とさ
れる蓄積側容量分散は1キロヘルツから10メガヘ
ルツの間で5%程度と小さく、H2プラズマを用
いて過剰Asを除去した従来の結果のうちで良好
な特性を示したものと同等の良好な界面が実現さ
れていることがわかつた。更にこの特性は、再現
性良く得られ、H2中600℃20分間の熱処理によつ
ても劣化しなかつた。一方、従来の水素プラズマ
で処理した試料では、特性のばらつきが大きく、
良好な特性を示した試料についても500℃20分間
の熱処理によつて蓄積側周波数分数が60%以上と
なり、著しい特性劣化がみとめられた。また、本
発明におけるこれらの結果は雰囲気と温度の制御
のみで再現性良く得られた。
第2の実施例においては、650℃でTMG(トリ
メチルガリウム)とAsH3(アルシン)を原料と
するMOCVD法によりGaAs層をエピタキシヤル
成長させてから第1の実施例と同様にAsH3供給
を550℃で止め、H2ガス流中で30分間熱処理を行
なつたのち、400℃でN2H4−TMAを用いてAlN
膜を形成した。形成したn型GaAs層のキヤリア
濃度は1.2×1015cm-3である。本実施例ではGaAs
層およびAlN膜のMOCVDをすべて圧力0.1気圧
で行なつた。本実施例で作成したGaAs MISも
第1の実施例と同等の特性ならびに熱処理安定性
を示した。
なお上述においてはMIS型半導体装置をMIS型
ダイオードとして得る場合の実施例により本発明
のMIS型半導体装置の製造方法を説明したが、本
発明はこれをGaAs及び絶縁膜間の界面特性を利
用する種々のMIS型半導体装置例えばMIS型電解
効果トランジスタなどを得る場合に適用し得る。
さらに絶縁膜の堆積法についてはプラズマ気相成
長法など他の堆積法でも良く、第1の工程におけ
る熱処理雰囲気としては少なくともAsを構成要
素として含むものであれば有効である。
(発明の効果) 以上に述べたように本発明によれば簡便に良好
なGaAsのMIS界面特性を得ることが可能とな
る。

Claims (1)

    【特許請求の範囲】
  1. 1 砒化ガリウム(GaAs)上に窒化アルミニウ
    ム(AlN)を堆積する方法であつて、AlN堆積
    前にGaAsを砒素雰囲気中550℃以上で熱処理す
    るかまたはGaAsをエピタキシヤル成長させる第
    1の工程と、500ないし550℃で高純度水素中ある
    いは高真空中でGaAsの熱処理を行なう第2の工
    程ののち、450℃以下でAlNを堆積させることを
    特徴とするGaAs上のAlN堆積の方法。
JP25279287A 1987-10-06 1987-10-06 砒化ガリウムを用いたmis型半導体装置の製造方法 Granted JPH0194662A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25279287A JPH0194662A (ja) 1987-10-06 1987-10-06 砒化ガリウムを用いたmis型半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25279287A JPH0194662A (ja) 1987-10-06 1987-10-06 砒化ガリウムを用いたmis型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0194662A JPH0194662A (ja) 1989-04-13
JPH0587190B2 true JPH0587190B2 (ja) 1993-12-15

Family

ID=17242315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25279287A Granted JPH0194662A (ja) 1987-10-06 1987-10-06 砒化ガリウムを用いたmis型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0194662A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990064934A (ko) * 1999-05-25 1999-08-05 이환철 금속-절연체-반도체소자용 절연박막의 제조방법
EP2306497B1 (en) * 2009-10-02 2012-06-06 Imec Method for manufacturing a low defect interface between a dielectric and a III/V compound

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6294944A (ja) * 1985-10-21 1987-05-01 Nec Corp 3−5化合物半導体のmis構造形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6294944A (ja) * 1985-10-21 1987-05-01 Nec Corp 3−5化合物半導体のmis構造形成方法

Also Published As

Publication number Publication date
JPH0194662A (ja) 1989-04-13

Similar Documents

Publication Publication Date Title
US5760426A (en) Heteroepitaxial semiconductor device including silicon substrate, GaAs layer and GaN layer #13
CA1297390C (en) Method of epitaxially growing gallium arsenide on silicon
JP2002057161A (ja) 窒化物化合物半導体層の熱処理方法及び半導体素子の製造方法
EP0177903B1 (en) Semiconductor device having a gallium arsenide crystal layer grown on a silicon substrate and method for producing it
JPH07235692A (ja) 化合物半導体装置及びその形成方法
JP5314233B2 (ja) 制御された導電率を有する半導体材料および半導体デバイスの製造方法
JP2897821B2 (ja) 半導体結晶性膜の成長方法
JPH03108779A (ja) 窒化ガリウム系化合物半導体の電極形成方法
JP3615081B2 (ja) GaN単結晶の作製方法
JPH0587190B2 (ja)
US6294016B1 (en) Method for manufacturing p-type GaN based thin film using nitridation
JPH0556025B2 (ja)
JPH10189562A (ja) 化合物半導体装置及びその製造方法
JP3743013B2 (ja) エピタキシャルウェハの製造方法
KR20060003037A (ko) 화합물 반도체 에피택셜 기판
JP2596027B2 (ja) 化合物半導体結晶成長方法及び結晶成長装置
JPH0794409A (ja) Iii−v族化合物半導体薄膜の形成方法
JPH07107936B2 (ja) ヒ化ガリウムを用いたmis型半導体装置の製造方法
JP2917900B2 (ja) Iii −v族化合物半導体基板の表面処理方法
JPH10189533A (ja) 化合物半導体のパターニング方法
JP3376849B2 (ja) 半導体薄膜の製造方法
JP2616759B2 (ja) 薄膜形成方法
JP3077876B2 (ja) Iii−v族化合物半導体の表面処理方法
JP2729866B2 (ja) 化合物半導体エピタキシャル成長方法
JP2674759B2 (ja) 多層半導体ウェーハの製造方法