JPH07107936B2 - ヒ化ガリウムを用いたｍｉｓ型半導体装置の製造方法 - Google Patents
ヒ化ガリウムを用いたｍｉｓ型半導体装置の製造方法Info
- Publication number
- JPH07107936B2 JPH07107936B2 JP3697188A JP3697188A JPH07107936B2 JP H07107936 B2 JPH07107936 B2 JP H07107936B2 JP 3697188 A JP3697188 A JP 3697188A JP 3697188 A JP3697188 A JP 3697188A JP H07107936 B2 JPH07107936 B2 JP H07107936B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- gallium arsenide
- gaas
- manufacturing
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体装置の製造方法、更に詳しくはヒ化ガリ
ウムを用いたMIS（金属−絶縁体−半導体）型半導体装
置の製造方法に関する。
ウムを用いたMIS（金属−絶縁体−半導体）型半導体装
置の製造方法に関する。
（従来の技術） ヒ化ガリウム（以降GaAsと記す）を用いたMIS型半導体
装置の特性は絶縁体膜とGaAsとの界面特性に大きく依存
する。従来、良好な界面特性を得る方法としては、絶縁
体膜形成前に、GaAs表面をH2、N2、NH3等のプラズマ
で処理する方法（ジャーナル・オブ・アプライド・フィ
ジクス（Journal of the Applied Physics）52（1981）
3515−3519）、GaAs表面を高純度流水で処理する方法
（アプライド・フィジスク・レターズ（Applied Physic
s Letters）50（1987）256−258）等が検討されてき
た。これらは、ｎ型GaAsを用いたMIS型半導体装置にお
いてGaAs表面の過剰Asが表面ポテンシャルをピンニング
してしまい界面特性を劣化させてしまうという問題の解
決を目的としたものである。
装置の特性は絶縁体膜とGaAsとの界面特性に大きく依存
する。従来、良好な界面特性を得る方法としては、絶縁
体膜形成前に、GaAs表面をH2、N2、NH3等のプラズマ
で処理する方法（ジャーナル・オブ・アプライド・フィ
ジクス（Journal of the Applied Physics）52（1981）
3515−3519）、GaAs表面を高純度流水で処理する方法
（アプライド・フィジスク・レターズ（Applied Physic
s Letters）50（1987）256−258）等が検討されてき
た。これらは、ｎ型GaAsを用いたMIS型半導体装置にお
いてGaAs表面の過剰Asが表面ポテンシャルをピンニング
してしまい界面特性を劣化させてしまうという問題の解
決を目的としたものである。
（発明が解決しようとする問題点） しかし、の場合プラズマ条件によってはGaAs表面が損
傷を受ける危険性がある。すなわち、プラズマ処理時間
やプラズマ出力条件等の最適化が必要になる。またの
場合には流水処理後絶縁体膜を形成するまでの間にGaAs
表面を大気に晒してはならず特別の工夫が必要とされ再
現性に問題がある。本発明の目的は、再現性の良い半導
体装置の製造方法を得ることにある。
傷を受ける危険性がある。すなわち、プラズマ処理時間
やプラズマ出力条件等の最適化が必要になる。またの
場合には流水処理後絶縁体膜を形成するまでの間にGaAs
表面を大気に晒してはならず特別の工夫が必要とされ再
現性に問題がある。本発明の目的は、再現性の良い半導
体装置の製造方法を得ることにある。
（問題を解決するための手段） 本発明は、ヒ化ガリウム上に非酸化物系絶縁体膜を形成
する方法であって、該絶縁体膜形成前にヒ化ガリウム表
面をガリウム安定化面とした後リン（Ｐ），セレニウム
（Se），硫黄（Ｓ），フッ素（Ｆ）のうち１つの陰イオ
ン性元素を結合させるかまたは陰イオン性元素を含むラ
ジカルあるいは分子を吸着させた上にこれに該絶縁体膜
を450℃以下で堆積する工程を含むことを特徴とするヒ
化ガリウムを用いたMIS型半導体装置の製造方法を提供
するものである。
する方法であって、該絶縁体膜形成前にヒ化ガリウム表
面をガリウム安定化面とした後リン（Ｐ），セレニウム
（Se），硫黄（Ｓ），フッ素（Ｆ）のうち１つの陰イオ
ン性元素を結合させるかまたは陰イオン性元素を含むラ
ジカルあるいは分子を吸着させた上にこれに該絶縁体膜
を450℃以下で堆積する工程を含むことを特徴とするヒ
化ガリウムを用いたMIS型半導体装置の製造方法を提供
するものである。
（作用） 上記問題を解決するための手段を検討した結果、特許願
61−191307,同61−191379において記載した方法などが
有用であることを見いだした。すなわち、（１）GaAs基
板上に成長させたGaAsエピタキシャル成長層の上に絶縁
体膜としてIII族窒化物を披着させる工程において該III
族窒化物堆積直前に（１−１）As原料、III族窒化物のI
II族原料、Ｎ原料を順に供給するかあるいは（１−２）
Ga原料、Ｎ原料を順に供給する方法、または（２）GaAs
エピタキシャル成長層あるいはGaAs基板のAs雰囲気中熱
処理の後500−550℃において（２−１）高純度H2中ある
いは高真空中または（２−２）燐雰囲気中で熱処理を行
った後450℃以下で非酸化物系絶縁体膜を被着させる方
法を採ることにより比較的簡便に特性の再現性を改善す
ることが可能であった。しかしながら、依然として、再
現性に問題があった。その原因を検討したところ、上記
方法の場合には製造工程の繰り返しに伴い製造装置内の
内壁などにGaAsやAsが付着する結果装置内に制御されな
いAs分圧が生じ、GaAs表面における過剰Asの生成の防止
を意図した上記工程の制御性が悪化することが分かっ
た。さらにこのAs分圧の変動が過剰As生成の防止に与え
る影響は、絶縁体膜を堆積させるGaAs表面の状態（初期
状態）によって異ることが分った。
61−191307,同61−191379において記載した方法などが
有用であることを見いだした。すなわち、（１）GaAs基
板上に成長させたGaAsエピタキシャル成長層の上に絶縁
体膜としてIII族窒化物を披着させる工程において該III
族窒化物堆積直前に（１−１）As原料、III族窒化物のI
II族原料、Ｎ原料を順に供給するかあるいは（１−２）
Ga原料、Ｎ原料を順に供給する方法、または（２）GaAs
エピタキシャル成長層あるいはGaAs基板のAs雰囲気中熱
処理の後500−550℃において（２−１）高純度H2中ある
いは高真空中または（２−２）燐雰囲気中で熱処理を行
った後450℃以下で非酸化物系絶縁体膜を被着させる方
法を採ることにより比較的簡便に特性の再現性を改善す
ることが可能であった。しかしながら、依然として、再
現性に問題があった。その原因を検討したところ、上記
方法の場合には製造工程の繰り返しに伴い製造装置内の
内壁などにGaAsやAsが付着する結果装置内に制御されな
いAs分圧が生じ、GaAs表面における過剰Asの生成の防止
を意図した上記工程の制御性が悪化することが分かっ
た。さらにこのAs分圧の変動が過剰As生成の防止に与え
る影響は、絶縁体膜を堆積させるGaAs表面の状態（初期
状態）によって異ることが分った。
GaAs表面の初期状態をGa安定化面とし、Ｐ、Se、Ｓ、Ｆ
のうちいづれか一つの陰イオン性元素を結合させるかま
たは陰イオン性元素を含むラジカルあるいは分子を吸着
させることにより工程の繰り返しに伴い製造装置内に生
ずる制御されないAs分圧の影響を抑制できることを見い
だした。すなわち、イオン性から考えてGaとの結合がAs
よりも強いと予想される上記陰イオン性元素をGa安定化
面に結合させることにより装置内残留AsがGaとの結合す
ることを抑制するわけである。
のうちいづれか一つの陰イオン性元素を結合させるかま
たは陰イオン性元素を含むラジカルあるいは分子を吸着
させることにより工程の繰り返しに伴い製造装置内に生
ずる制御されないAs分圧の影響を抑制できることを見い
だした。すなわち、イオン性から考えてGaとの結合がAs
よりも強いと予想される上記陰イオン性元素をGa安定化
面に結合させることにより装置内残留AsがGaとの結合す
ることを抑制するわけである。
本発明では、GaAs表面にはあらかじめ自然酸化膜が含ま
れぬようGaAsエピタキシャル成長あるいはGaAs基板のAs
雰囲気熱処理による自然酸化膜除去の工程を行ってあ
る。この後GaAs表面をGa安定化面とし、陰イオン性元素
を結合させておく。絶縁体膜としては窒化物、フッ化物
等非酸化物系絶縁体を450℃以下で堆積するものとす
る。酸化物系の絶縁体膜はその堆積がGaAs表面酸化膜・
過剰As生成の原因となるために除外する。
れぬようGaAsエピタキシャル成長あるいはGaAs基板のAs
雰囲気熱処理による自然酸化膜除去の工程を行ってあ
る。この後GaAs表面をGa安定化面とし、陰イオン性元素
を結合させておく。絶縁体膜としては窒化物、フッ化物
等非酸化物系絶縁体を450℃以下で堆積するものとす
る。酸化物系の絶縁体膜はその堆積がGaAs表面酸化膜・
過剰As生成の原因となるために除外する。
（実施例） 以下、本発明を実施例により説明する。
第１図の実施例においては非酸化物系絶縁体としてフッ
化カルシウム（CaF2）を用いてMIS型電界効果トランジ
スタ（MISFET）を作製した。また陰イオン性元素として
はセレニウム（Se）がガリウム安定化面に接合させるこ
ととした。工程はガスソース分子線エピタキシー（MOMB
E）装置で行った。まず化学的エッチングを行った。半
絶縁性（100）GaAs基板（ソース，ドレインn+コンタク
ト領域を形成したもの）を装置内に導入し、As分子線
（AS4強度:1x1015cm-2sec-1）を照射しながら昇温し650
℃で２分間熱処理することにより基板表面の自然酸化膜
を除去した。次に200℃まで降温し（As分子線照射は550
℃で停止した）Ga分子線（1x1013cm-2sec-1）を１分間
照射後再び620℃まで昇温してGa安定化面を得た。この
とき反射高速電子線回折（RHEED）パタンは4x6構造を示
した。引き続き装置内、500℃でH2Se（0.05cc/min）を
供給し１分間熱処理後降温し400℃でH2Se供給を停止後C
aF2を厚さ50nm蒸着した。得られたCaF2/GaAs試料にアル
ミニウム（A1）を蒸着後パターニングしゲートを形成し
た。最後にソース、ドレインn+コンタクト上に金・ゲル
マニウム・ニッケル（AuGeNi）電極を形成しMISFETとし
た。本方法で作製したMISFETは蓄積型の動作を示した。
ゲート長１μｍのとき相互コンダクタンス（gm）は平均
45mS/mmであり、この平均gmは10回の製造回数で±15％
の分布範囲内にあり、本実施例が良好な再現性を持つこ
とがわかった。
化カルシウム（CaF2）を用いてMIS型電界効果トランジ
スタ（MISFET）を作製した。また陰イオン性元素として
はセレニウム（Se）がガリウム安定化面に接合させるこ
ととした。工程はガスソース分子線エピタキシー（MOMB
E）装置で行った。まず化学的エッチングを行った。半
絶縁性（100）GaAs基板（ソース，ドレインn+コンタク
ト領域を形成したもの）を装置内に導入し、As分子線
（AS4強度:1x1015cm-2sec-1）を照射しながら昇温し650
℃で２分間熱処理することにより基板表面の自然酸化膜
を除去した。次に200℃まで降温し（As分子線照射は550
℃で停止した）Ga分子線（1x1013cm-2sec-1）を１分間
照射後再び620℃まで昇温してGa安定化面を得た。この
とき反射高速電子線回折（RHEED）パタンは4x6構造を示
した。引き続き装置内、500℃でH2Se（0.05cc/min）を
供給し１分間熱処理後降温し400℃でH2Se供給を停止後C
aF2を厚さ50nm蒸着した。得られたCaF2/GaAs試料にアル
ミニウム（A1）を蒸着後パターニングしゲートを形成し
た。最後にソース、ドレインn+コンタクト上に金・ゲル
マニウム・ニッケル（AuGeNi）電極を形成しMISFETとし
た。本方法で作製したMISFETは蓄積型の動作を示した。
ゲート長１μｍのとき相互コンダクタンス（gm）は平均
45mS/mmであり、この平均gmは10回の製造回数で±15％
の分布範囲内にあり、本実施例が良好な再現性を持つこ
とがわかった。
第２の実施例では非酸化物系絶縁体として窒化アルミニ
ウム（AlN）をトリメチルアルミニウム（TMA）−ヒドラ
ジン（N2H4）系原料により堆積してMIS型電界効果トラ
ンジスタ（MISFET）を作製した。また陰イオン性元素と
してはリン（Ｐ）をガリウム安定化面に結合させること
とした。本実施例ではガスソース分子線エピタキシャル
（MOMBE）装置により工程を行った。第１の実施例と同
じGaAs基板を装置内に導入し、As分子線（As4強度:1x10
15cm-2sec-1）を照射しながら昇温し650℃で２分間熱処
理することにより基板表面の自然酸化膜を除去した。次
に550℃でAs分子線を停止した後１分間H2（0.1cc/min）
雰囲気中で熱処理を行いGa安定化面を得た。引き続きフ
ォスフィン（PH3:0.05cc/min）を供給しながら400℃ま
で降温した後N2H4,TMAの供給を順に開始し厚さ100nmのA
lN膜を堆積した。本方法で作製したMISFETは蓄積型の動
作を示した。ゲート長１μｍのとき相互コンダクタンス
（gm）は平均50mS/mmであり、この平均gmは10回製造回
数で±15％の分布の範囲内にあり、本実施例が良好な再
現性に持つことがわかった。
ウム（AlN）をトリメチルアルミニウム（TMA）−ヒドラ
ジン（N2H4）系原料により堆積してMIS型電界効果トラ
ンジスタ（MISFET）を作製した。また陰イオン性元素と
してはリン（Ｐ）をガリウム安定化面に結合させること
とした。本実施例ではガスソース分子線エピタキシャル
（MOMBE）装置により工程を行った。第１の実施例と同
じGaAs基板を装置内に導入し、As分子線（As4強度:1x10
15cm-2sec-1）を照射しながら昇温し650℃で２分間熱処
理することにより基板表面の自然酸化膜を除去した。次
に550℃でAs分子線を停止した後１分間H2（0.1cc/min）
雰囲気中で熱処理を行いGa安定化面を得た。引き続きフ
ォスフィン（PH3:0.05cc/min）を供給しながら400℃ま
で降温した後N2H4,TMAの供給を順に開始し厚さ100nmのA
lN膜を堆積した。本方法で作製したMISFETは蓄積型の動
作を示した。ゲート長１μｍのとき相互コンダクタンス
（gm）は平均50mS/mmであり、この平均gmは10回製造回
数で±15％の分布の範囲内にあり、本実施例が良好な再
現性に持つことがわかった。
第３の実施例では第２の実施例におけるPH3をH2S（0.05
cc/min）に変えガリウム安定化面に硫黄（Ｓ）を結合さ
せることとした。本方法で作製したMISFETは蓄積型の動
作を示した。ゲート長１μｍのとき相互コンダクタンス
（gm）は平均45mS/mmであり、この平均gmは10回の製造
回数で±15％の分布範囲内にあり、本実施例が良好な再
現性を持つことがわかった。
cc/min）に変えガリウム安定化面に硫黄（Ｓ）を結合さ
せることとした。本方法で作製したMISFETは蓄積型の動
作を示した。ゲート長１μｍのとき相互コンダクタンス
（gm）は平均45mS/mmであり、この平均gmは10回の製造
回数で±15％の分布範囲内にあり、本実施例が良好な再
現性を持つことがわかった。
第４の実施例では第１の実施例におけるH2SeをNF3（0.0
5cc/min）に変えガリウム安定化面にフッ素（Ｆ）を結
合させることとした。ただしこの場合NF3はフッ化アル
ゴンエキシマーレーザー光を用いて分解を行った。本方
法で作製したMISFETは蓄積型の動作を示した。ゲート長
１μｍのとき相互コンダクタンス（gm）は平均50mS/mm
であり、この平均gmは10回の製造回数で±15％の分布範
囲内にあり、本実施例が良好な再現性を持つことがわか
った。
5cc/min）に変えガリウム安定化面にフッ素（Ｆ）を結
合させることとした。ただしこの場合NF3はフッ化アル
ゴンエキシマーレーザー光を用いて分解を行った。本方
法で作製したMISFETは蓄積型の動作を示した。ゲート長
１μｍのとき相互コンダクタンス（gm）は平均50mS/mm
であり、この平均gmは10回の製造回数で±15％の分布範
囲内にあり、本実施例が良好な再現性を持つことがわか
った。
以上の結果は従来法のうちでも最良の場合の40％よりも
改善されたものである。
改善されたものである。
実施例においてはGaAs基板上に直接、絶縁体膜を被着し
たが、基板上にGaAsのエピタキシャル成長層を形成さ
せ、その成長層の表面をGa安定化面とした後、絶縁体膜
を形成させても良い。また絶縁体膜としては、CaF2やAI
Nに限られたものではなく、SiNxやBNなど他の酸素を含
まない絶縁体膜でも良い。
たが、基板上にGaAsのエピタキシャル成長層を形成さ
せ、その成長層の表面をGa安定化面とした後、絶縁体膜
を形成させても良い。また絶縁体膜としては、CaF2やAI
Nに限られたものではなく、SiNxやBNなど他の酸素を含
まない絶縁体膜でも良い。
絶縁体膜の成長方法も分子線エピタキシー以外の気相成
長方法を用いることができる。
長方法を用いることができる。
（発明の効果） 以上に述べたように、本発明によればヒ化ガリウムを用
いたMIS型半導体装置の製造工程の再現性を向上させる
ことができる。
いたMIS型半導体装置の製造工程の再現性を向上させる
ことができる。
Claims (1)
- 【請求項１】ヒ化ガリウム上に非酸化物系絶縁体膜を形
成させ、MIS型半導体装置を製造する方法であって、該
絶縁体膜形成前にヒ化ガリウム表面をガリウム安定化面
とした後リン（Ｐ），セレニウム（Se），硫黄（Ｓ），
フッ素（Ｆ）のうち１つの陰イオン性元素を結合させる
かまたは陰イオン性元素を含むラジカルあるいは分子を
吸着させた上にこれに該絶縁体膜を450℃以下で堆積す
る工程を含むことを特徴とするヒ化ガリウムを用いたMI
S型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3697188A JPH07107936B2 (ja) | 1988-02-18 | 1988-02-18 | ヒ化ガリウムを用いたｍｉｓ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3697188A JPH07107936B2 (ja) | 1988-02-18 | 1988-02-18 | ヒ化ガリウムを用いたｍｉｓ型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01211976A JPH01211976A (ja) | 1989-08-25 |
| JPH07107936B2 true JPH07107936B2 (ja) | 1995-11-15 |
Family
ID=12484631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3697188A Expired - Lifetime JPH07107936B2 (ja) | 1988-02-18 | 1988-02-18 | ヒ化ガリウムを用いたｍｉｓ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07107936B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001004943A1 (fr) * | 1999-07-07 | 2001-01-18 | Matsushita Electric Industrial Co., Ltd. | Corps multicouche, procede de fabrication d'un corps multicouche et dispositif semi-conducteur |
| JP2009260325A (ja) * | 2008-03-26 | 2009-11-05 | Univ Of Tokyo | 半導体基板、半導体基板の製造方法および半導体装置 |
| EP2306497B1 (en) * | 2009-10-02 | 2012-06-06 | Imec | Method for manufacturing a low defect interface between a dielectric and a III/V compound |
| JP2013165144A (ja) * | 2012-02-10 | 2013-08-22 | Nippon Telegr & Teleph Corp <Ntt> | Ｍｏｓ構造の製造方法 |
-
1988
- 1988-02-18 JP JP3697188A patent/JPH07107936B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01211976A (ja) | 1989-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6355926A (ja) | 化合物半導体薄膜の成長方法 | |
| US20070178676A1 (en) | Method of forming semiconductor multi-layered structure | |
| JPS6249729B2 (ja) | ||
| US4789421A (en) | Gallium arsenide superlattice crystal grown on silicon substrate and method of growing such crystal | |
| JPH07107936B2 (ja) | ヒ化ガリウムを用いたｍｉｓ型半導体装置の製造方法 | |
| JP3654307B2 (ja) | 半導体装置の製造方法 | |
| JPH03196643A (ja) | 気相成長法 | |
| JP3962101B2 (ja) | 窒化物半導体のヘテロエピタキシャル成長方法 | |
| JP2735190B2 (ja) | 分子線エピタキシヤル成長方法及び成長装置 | |
| JPH0194662A (ja) | 砒化ガリウムを用いたｍｉｓ型半導体装置の製造方法 | |
| JPH01211975A (ja) | ヒ化ガリウムを用いたｍｉｓ型半導体装置の製造方法 | |
| JPH0194663A (ja) | 砒化ガリウムを用いたｍｉｓ型半導体装置の製造方法 | |
| JPH01211974A (ja) | ヒ化ガリウムを用いたｍｉｓ型半導体装置の製造方法 | |
| US5940723A (en) | Heteroepitaxial growth of III-V materials | |
| JPH0620042B2 (ja) | ▲ｉｉｉ▼−▲ｖ▼族化合物半導体結晶のド−ピング方法 | |
| JPH0243720A (ja) | 分子線エピタキシャル成長方法 | |
| JPH0426587A (ja) | ３―ｖ族化合物半導体の結晶成長方法およびこの方法に用いる結晶成長装置 | |
| KR100566917B1 (ko) | 사파이어 기판의 전처리방법 및 이를 이용한 산화아연박막증착 방법 | |
| JPS6329935A (ja) | 多層薄膜構造 | |
| JP2674759B2 (ja) | 多層半導体ウェーハの製造方法 | |
| JPH06140332A (ja) | ＡｌＧａＡｓ膜形成方法 | |
| JPH04155817A (ja) | 化合物半導体基板の表面清浄化法 | |
| JPH05206028A (ja) | 半導体結晶の成長方法 | |
| JPS6369792A (ja) | 半導体エピタキシヤル成長法 | |
| JPH07326576A (ja) | ３−５族化合物半導体の薄膜成長方法 |