JPH0586691B2 - - Google Patents
Info
- Publication number
- JPH0586691B2 JPH0586691B2 JP6538085A JP6538085A JPH0586691B2 JP H0586691 B2 JPH0586691 B2 JP H0586691B2 JP 6538085 A JP6538085 A JP 6538085A JP 6538085 A JP6538085 A JP 6538085A JP H0586691 B2 JPH0586691 B2 JP H0586691B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- internal clock
- gate
- phase
- external clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 26
- 238000004891 communication Methods 0.000 claims description 18
- 230000001360 synchronised effect Effects 0.000 claims description 15
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 9
- 230000008054 signal transmission Effects 0.000 claims description 6
- 230000002265 prevention Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はクロツク信号によつて同期式の通信を
行なう信号伝達系の外乱防止回路に関し、特に外
部クロツク信号がノイズ等によつて外乱されやす
い場合に有効な信号伝達系の外乱防止回路に関す
る。
行なう信号伝達系の外乱防止回路に関し、特に外
部クロツク信号がノイズ等によつて外乱されやす
い場合に有効な信号伝達系の外乱防止回路に関す
る。
送信側と受信側とで信号を伝達し合う場合外部
クロツク信号を用いて同期式の通信を行なうこと
がある。この具体的な先行技術は例えば特開昭59
年148435号公報に掲げられている。この特開昭59
年148435号公報記載の同期式の通信のシステムを
第５図から第７図に基づいて説明する。第５図に
おいて１は信号線としての電力線、１４は電源、
１５は送信ユニツト、１６は受信ユニツトで、電
力線１に接続された送信ユニツト１５および受信
ユニツト１６は電力線１上の電源１４から発生す
る電源波形ACに同期した通信を行なつている。
この電源波形ACに同期した同期用の外部クロツ
ク信号を得る過程を第６図に基づいて説明する。
第６図において電源波形ACを半波整流し、この
半波整流して整形を行ない方形波Ｈを得る。この
得た方形波Ｈを微分して微分波形Ｐを得て、この
得た微分波形Ｐを半波整流すると同期用の外部ク
ロツク信号Ｔが得られる。この外部クロツク信号
Ｔを用いて同期式の通信を行なうには第７図に示
すように外部クロツク信号Ｔをシフトレジスタ１
７のリセツト端子１８に入力し、シフトレジスタ
１７により発生する波形の位相を電源波形ACに
同期させる。送信ユニツト１５はこのシフトレジ
スタ１７の出力を用いて送信データを変調し送信
する。また受信ユニツト１６も上に述べた方式で
同等のシフトレジスタ１７を電源波形ACに同期
するので送信ユニツト１５と受信ユニツト１６の
電源同期用の外部クロツク信号Ｔは一致し、送信
ユニツト１５と受信ユニツト１６の間の同期式の
通信が行なわれる。
クロツク信号を用いて同期式の通信を行なうこと
がある。この具体的な先行技術は例えば特開昭59
年148435号公報に掲げられている。この特開昭59
年148435号公報記載の同期式の通信のシステムを
第５図から第７図に基づいて説明する。第５図に
おいて１は信号線としての電力線、１４は電源、
１５は送信ユニツト、１６は受信ユニツトで、電
力線１に接続された送信ユニツト１５および受信
ユニツト１６は電力線１上の電源１４から発生す
る電源波形ACに同期した通信を行なつている。
この電源波形ACに同期した同期用の外部クロツ
ク信号を得る過程を第６図に基づいて説明する。
第６図において電源波形ACを半波整流し、この
半波整流して整形を行ない方形波Ｈを得る。この
得た方形波Ｈを微分して微分波形Ｐを得て、この
得た微分波形Ｐを半波整流すると同期用の外部ク
ロツク信号Ｔが得られる。この外部クロツク信号
Ｔを用いて同期式の通信を行なうには第７図に示
すように外部クロツク信号Ｔをシフトレジスタ１
７のリセツト端子１８に入力し、シフトレジスタ
１７により発生する波形の位相を電源波形ACに
同期させる。送信ユニツト１５はこのシフトレジ
スタ１７の出力を用いて送信データを変調し送信
する。また受信ユニツト１６も上に述べた方式で
同等のシフトレジスタ１７を電源波形ACに同期
するので送信ユニツト１５と受信ユニツト１６の
電源同期用の外部クロツク信号Ｔは一致し、送信
ユニツト１５と受信ユニツト１６の間の同期式の
通信が行なわれる。
以上説明したように従来の外部クロツク信号Ｔ
によつて同期式の通信を行なう信号系において
は、外部の例えば上述のような電源電圧の信号を
用いて同期用の外部クロツク信号を得ているの
で、送信ユニツト１５と受信ユニツト１６の間の
同期は完全に電源波形ACによつて定められ、電
源波形ACにノイズ等が入つた場合や電源の瞬間
的な遮断が発生した場合には同期が失われて通信
が不可能になる問題点があつた。
によつて同期式の通信を行なう信号系において
は、外部の例えば上述のような電源電圧の信号を
用いて同期用の外部クロツク信号を得ているの
で、送信ユニツト１５と受信ユニツト１６の間の
同期は完全に電源波形ACによつて定められ、電
源波形ACにノイズ等が入つた場合や電源の瞬間
的な遮断が発生した場合には同期が失われて通信
が不可能になる問題点があつた。
特に商用電源は接続される負荷によつて発生さ
れるノイズが多く、これに100％依存する同期式
の通信は信頼性に問題があつた。
れるノイズが多く、これに100％依存する同期式
の通信は信頼性に問題があつた。
本発明は上記問題点を解消するためになされた
もので、電源波形にノイズが入つた場合や電源の
瞬間的な遮断が発生した場合でも安定した同期用
の内部クロツク信号を得ることを目的としてい
る。
もので、電源波形にノイズが入つた場合や電源の
瞬間的な遮断が発生した場合でも安定した同期用
の内部クロツク信号を得ることを目的としてい
る。
この本発明はゲートと、内部クロツク信号発生
手段と、外部クロツク信号の周波数を検出する周
波数検出手段と、外部クロツク信号の位相を検出
する位相検出手段と、内部クロツク信号制御手段
とを具備し、上記ゲートを開閉して確実な外部ク
ロツク信号のみ抽出し、この抽出した外部クロツ
ク信号の周波数と位置により上記内部クロツク信
号発生手段を制御する。
手段と、外部クロツク信号の周波数を検出する周
波数検出手段と、外部クロツク信号の位相を検出
する位相検出手段と、内部クロツク信号制御手段
とを具備し、上記ゲートを開閉して確実な外部ク
ロツク信号のみ抽出し、この抽出した外部クロツ
ク信号の周波数と位置により上記内部クロツク信
号発生手段を制御する。
内部クロツク信号制御手段は内部クロツクにも
とづきゲートを開き、このゲートを介する外部ク
ロツク信号の周波数と位相で、内部クロツク信号
発生手段で発生する内部クロツク信号の周波数設
定を行なう。
とづきゲートを開き、このゲートを介する外部ク
ロツク信号の周波数と位相で、内部クロツク信号
発生手段で発生する内部クロツク信号の周波数設
定を行なう。
以下図面に基づいて本発明の一実施例を説明す
る。第１図は信号線による同期式の通信を示すブ
ロツク図である。第１図において１は電力線等の
信号線、２は結合トランス、３はモデム、４はキ
ヤリア検出回路、５は電源同期回路、６ａ，６ｂ
は信号線搬送コントローラ、７はホストコンピユ
ータ、８は自己アドレス設定スイツチ、９は送信
相手先アドレス設定スイツチである。ここにおい
て、信号線搬送コントローラ６ａと、ホストコン
ピユータ７との間には各種制御信号OBF，
ACK，STB，IBF，CMD，DASやデータ信号
DATAが入出力されていて、また自己アドレス
設定スイツチ８からの信号が信号線搬送コントロ
ーラ６ａに入力されている。この信号線搬送コン
トローラ６ａには更にキヤリア検出回路４からの
検出信号CDと電源同期回路５からの外部クロツ
ク信号Ｔが入力されていて、モデム３に各種信号
SD，RD，RSを入出力している。このモデム３
からの出力は結合トランス２を介して信号線１に
乗せられている。一方信号線１から電源電圧信号
を取出すための信号検出線１０が電源同期回路５
に結線されていて、信号線１にキヤリアが乗つて
いるかを検出するキヤリア検出線１１が結合トラ
ンス２のモデム結線側からキヤリア検出回路４に
結線されている。
る。第１図は信号線による同期式の通信を示すブ
ロツク図である。第１図において１は電力線等の
信号線、２は結合トランス、３はモデム、４はキ
ヤリア検出回路、５は電源同期回路、６ａ，６ｂ
は信号線搬送コントローラ、７はホストコンピユ
ータ、８は自己アドレス設定スイツチ、９は送信
相手先アドレス設定スイツチである。ここにおい
て、信号線搬送コントローラ６ａと、ホストコン
ピユータ７との間には各種制御信号OBF，
ACK，STB，IBF，CMD，DASやデータ信号
DATAが入出力されていて、また自己アドレス
設定スイツチ８からの信号が信号線搬送コントロ
ーラ６ａに入力されている。この信号線搬送コン
トローラ６ａには更にキヤリア検出回路４からの
検出信号CDと電源同期回路５からの外部クロツ
ク信号Ｔが入力されていて、モデム３に各種信号
SD，RD，RSを入出力している。このモデム３
からの出力は結合トランス２を介して信号線１に
乗せられている。一方信号線１から電源電圧信号
を取出すための信号検出線１０が電源同期回路５
に結線されていて、信号線１にキヤリアが乗つて
いるかを検出するキヤリア検出線１１が結合トラ
ンス２のモデム結線側からキヤリア検出回路４に
結線されている。
このような構成において、信号線コントローラ
６ａはホストコンピユータ７よりデータを受取る
と信号線１上のキヤリアをキヤリア検出回路４に
より検出し、キヤリアが無い場合モデム３と結合
トランス２を介して信号線１にデータ信号を乗せ
る。この乗せられたデータ信号は上記送信側と同
様に構成された信号線搬送用コントローラ６ｂに
入力され、入力されたデータ信号を受けて信号線
搬送コントローラ６ｂは再びデータ信号を送信側
の信号線搬送コントローラ６ａに向けてデータ信
号を出力する。
６ａはホストコンピユータ７よりデータを受取る
と信号線１上のキヤリアをキヤリア検出回路４に
より検出し、キヤリアが無い場合モデム３と結合
トランス２を介して信号線１にデータ信号を乗せ
る。この乗せられたデータ信号は上記送信側と同
様に構成された信号線搬送用コントローラ６ｂに
入力され、入力されたデータ信号を受けて信号線
搬送コントローラ６ｂは再びデータ信号を送信側
の信号線搬送コントローラ６ａに向けてデータ信
号を出力する。
以下このデータ信号の送受信を行なうのに必要
な同期信号の抽出を第２図および第３図に基づい
て説明する。
な同期信号の抽出を第２図および第３図に基づい
て説明する。
第２図は搬送用コントローラ６ａの内部構成の
うち内部クロツク信号CLKの発生部分を示した
もので、同期用の外部クロツク信号Ｔはゲート６
１に入力され、このゲート６１の出力は周波数検
知回路６２と位相検出回路６３に入力されてい
る。この周波数検知回路６２の出力と位相検知回
路６３の出力は共に内部クロツク信号制御回路６
４に入力され、この内部クロツク信号制御回路６
４の出力は内部クロツク信号発生回路６５に入力
されている。この内部クロツク信号発生回路６５
の出力は通信制御回路６６に入力されていて、こ
の通信制御回路６６から各種信号が入出力されて
いる。一方内部クロツク信号制御回路６４の信号
はゲート６１に帰還され、また内部クロツク信号
発生回路６５の出力は内部クロツク信号制御回路
６４に帰還されている。
うち内部クロツク信号CLKの発生部分を示した
もので、同期用の外部クロツク信号Ｔはゲート６
１に入力され、このゲート６１の出力は周波数検
知回路６２と位相検出回路６３に入力されてい
る。この周波数検知回路６２の出力と位相検知回
路６３の出力は共に内部クロツク信号制御回路６
４に入力され、この内部クロツク信号制御回路６
４の出力は内部クロツク信号発生回路６５に入力
されている。この内部クロツク信号発生回路６５
の出力は通信制御回路６６に入力されていて、こ
の通信制御回路６６から各種信号が入出力されて
いる。一方内部クロツク信号制御回路６４の信号
はゲート６１に帰還され、また内部クロツク信号
発生回路６５の出力は内部クロツク信号制御回路
６４に帰還されている。
ここにおいて、上記構成の動作を第３図に示す
フローチヤートに基づいて説明すると、まず信号
線搬送コントローラ６ａ，６ｂの電源をONにす
ると、内部クロツク信号制御回路６４はゲート６
１を開き、周波数検出回路６２が同期用の外部ク
ロツク信号Ｔを一定数読み込み、同期用の外部ク
ロツク信号Ｔの周波数を検出する（ステツプ
P1）。次いで位相検出回路６３に一定数の同期用
の外部クロツク信号Ｔが続けて位相誤差の範囲内
に入ると、位相検出回路６３は同期用の外部クロ
ツク信号Ｔの位相を検出する。この位相検出回路
６３が検出した同期用の外部クロツク信号Ｔの位
相と、前記周波数検出回路６２が検出した外部ク
ロツク信号Ｔの周波数とを用いて内部クロツク信
号回路６４は内部クロツク信号発生回路６５で発
生する内部クロツク信号CLKを初期化する（ス
テツプP2）。一度初期化された内部クロツク信号
CLKによつて内部クロツク信号制御回路６４は
外部クロツク信号Ｔの入力をゲート６１で制御す
るようになる（ステツプP3）。ここで外部クロツ
ク信号Ｔが入力されると、期待される時間の許容
誤差（±５％）の範囲内のみゲート６１が開状態
となつている。したがつてゲート６１が閉状態に
おいて例えばノイズ等によつて外部クロツク信号
Ｔがゲート６１に入力されても外部クロツク信号
Ｔの入力は無視され、内部クロツク信号CLKが
保持される。
フローチヤートに基づいて説明すると、まず信号
線搬送コントローラ６ａ，６ｂの電源をONにす
ると、内部クロツク信号制御回路６４はゲート６
１を開き、周波数検出回路６２が同期用の外部ク
ロツク信号Ｔを一定数読み込み、同期用の外部ク
ロツク信号Ｔの周波数を検出する（ステツプ
P1）。次いで位相検出回路６３に一定数の同期用
の外部クロツク信号Ｔが続けて位相誤差の範囲内
に入ると、位相検出回路６３は同期用の外部クロ
ツク信号Ｔの位相を検出する。この位相検出回路
６３が検出した同期用の外部クロツク信号Ｔの位
相と、前記周波数検出回路６２が検出した外部ク
ロツク信号Ｔの周波数とを用いて内部クロツク信
号回路６４は内部クロツク信号発生回路６５で発
生する内部クロツク信号CLKを初期化する（ス
テツプP2）。一度初期化された内部クロツク信号
CLKによつて内部クロツク信号制御回路６４は
外部クロツク信号Ｔの入力をゲート６１で制御す
るようになる（ステツプP3）。ここで外部クロツ
ク信号Ｔが入力されると、期待される時間の許容
誤差（±５％）の範囲内のみゲート６１が開状態
となつている。したがつてゲート６１が閉状態に
おいて例えばノイズ等によつて外部クロツク信号
Ｔがゲート６１に入力されても外部クロツク信号
Ｔの入力は無視され、内部クロツク信号CLKが
保持される。
またゲート６１が開状態において外部クロツク
信号Ｔが入力されるか否かが判断される（ステツ
プP5）。ここでゲート６１が開状態において外部
同期用クロツク信号Ｔがゲート６１に入力される
と、内部クロツク信号制御回路６４は位相検出回
路６３からの出力に基づいて内部クロツク信号
CLKの位相の再設定を行なう（ステツプP6）。も
しゲート６１が開状態において外部クロツク信号
Ｔが入力されない場合には、入力されない外部ク
ロツク信号Ｔの損失回数を計算する（ステツプ
P7）。この損失回数が所定数（例えば８回）以下
であるならば一時的なノイズや瞬間的な遮断と判
断され内部クロツク信号CLKの位相を保持する
（ステツプP8）。また損失回数が所定数以上なら
ば、外部クロツク信号Ｔと内部クロツク信号
CLKとの間に同期ずれがあつたと判断し、内部
クロツク信号CLKの初期設定を行なう。この動
作の過程において安定した内部クロツク信号
CLKが得られる様子を第４図に示す波形図に基
づいて説明する。
信号Ｔが入力されるか否かが判断される（ステツ
プP5）。ここでゲート６１が開状態において外部
同期用クロツク信号Ｔがゲート６１に入力される
と、内部クロツク信号制御回路６４は位相検出回
路６３からの出力に基づいて内部クロツク信号
CLKの位相の再設定を行なう（ステツプP6）。も
しゲート６１が開状態において外部クロツク信号
Ｔが入力されない場合には、入力されない外部ク
ロツク信号Ｔの損失回数を計算する（ステツプ
P7）。この損失回数が所定数（例えば８回）以下
であるならば一時的なノイズや瞬間的な遮断と判
断され内部クロツク信号CLKの位相を保持する
（ステツプP8）。また損失回数が所定数以上なら
ば、外部クロツク信号Ｔと内部クロツク信号
CLKとの間に同期ずれがあつたと判断し、内部
クロツク信号CLKの初期設定を行なう。この動
作の過程において安定した内部クロツク信号
CLKが得られる様子を第４図に示す波形図に基
づいて説明する。
第４図において信号線１を伝わる例えば電源用
の交流の電源波形ACにノイズ１２等があつたと
する。このとき電源波形ACを整流整形して得ら
れた外部クロツク信号Ｔには不用パルス１３が存
在することになり、またそれ以外にもパルス抜け
１４等が存在することになる。この場合ゲート６
１の開閉状態はゲート波形Ｇで示されるようにな
つていて、ゲート６１の閉状態（０の状態）にお
ける外部クロツク信号Ｔの不用パルス１３の入力
は無視されて内部クロツク信号CLKが保持され
る。またゲート６１の開状態（１の状態）におけ
る外部クロツク信号Ｔのパルス抜け１４は無視さ
れて内部クロツク信号CLKが保持される。なお
第４図におけるRSはモデム３の制御用出力信号
であり、送信要求時に１の状態となつている。ま
たSDは送信データ信号を示し、各ピツト１５ａ，
１５ｂは内部クロツク信号CLKに同期して送信
されることになる。
の交流の電源波形ACにノイズ１２等があつたと
する。このとき電源波形ACを整流整形して得ら
れた外部クロツク信号Ｔには不用パルス１３が存
在することになり、またそれ以外にもパルス抜け
１４等が存在することになる。この場合ゲート６
１の開閉状態はゲート波形Ｇで示されるようにな
つていて、ゲート６１の閉状態（０の状態）にお
ける外部クロツク信号Ｔの不用パルス１３の入力
は無視されて内部クロツク信号CLKが保持され
る。またゲート６１の開状態（１の状態）におけ
る外部クロツク信号Ｔのパルス抜け１４は無視さ
れて内部クロツク信号CLKが保持される。なお
第４図におけるRSはモデム３の制御用出力信号
であり、送信要求時に１の状態となつている。ま
たSDは送信データ信号を示し、各ピツト１５ａ，
１５ｂは内部クロツク信号CLKに同期して送信
されることになる。
この実施例においては、ゲート６１を具備して
内部クロツク信号制御回路６４によつてゲート６
１の開閉を制御し、ゲートの開状態における外部
クロツク信号Ｔの入力を検知して内部クロツク信
号CLKの位相の再設定を行なうようにしたので、
内部クロツクの位相を常に外部クロツク信号の位
相に追従させることになる。
内部クロツク信号制御回路６４によつてゲート６
１の開閉を制御し、ゲートの開状態における外部
クロツク信号Ｔの入力を検知して内部クロツク信
号CLKの位相の再設定を行なうようにしたので、
内部クロツクの位相を常に外部クロツク信号の位
相に追従させることになる。
以上述べたように本発明によれば、内部クロツ
ク発生手段を具備し、内部クロツク制御手段によ
つてゲートを制御することにより外部クロツク信
号の確実な信号のみ選別して取出し、この選別さ
れた確実な外部クロツク信号により内部クロツク
信号を制御するように構成したので外部クロツク
信号がノイズ等の外乱によつて不安定になつても
安定性の高い内部クロツク信号が得られ、この安
定した内部クロツク信号により信頼性の高い同期
式の通信制御が可能となる。
ク発生手段を具備し、内部クロツク制御手段によ
つてゲートを制御することにより外部クロツク信
号の確実な信号のみ選別して取出し、この選別さ
れた確実な外部クロツク信号により内部クロツク
信号を制御するように構成したので外部クロツク
信号がノイズ等の外乱によつて不安定になつても
安定性の高い内部クロツク信号が得られ、この安
定した内部クロツク信号により信頼性の高い同期
式の通信制御が可能となる。
第１図は本発明に用いる信号線による同期式の
通信を示すブロツク図、第２図は本発明の一実施
例を示すブロツク図、第３図は一実施例の動作を
示すフロチヤート図、第４図は本発明を構成する
各ブロツクにおける信号波形を示す波形図、第５
図ないし第７図は従来の同期式の通信を説明する
ための図である。 ６２……周波数検出回路、６３……位相検出回
路、６４……内部クロツク信号制御回路、６５…
…内部クロツク信号発生回路。
通信を示すブロツク図、第２図は本発明の一実施
例を示すブロツク図、第３図は一実施例の動作を
示すフロチヤート図、第４図は本発明を構成する
各ブロツクにおける信号波形を示す波形図、第５
図ないし第７図は従来の同期式の通信を説明する
ための図である。 ６２……周波数検出回路、６３……位相検出回
路、６４……内部クロツク信号制御回路、６５…
…内部クロツク信号発生回路。
Claims (1)
- 【特許請求の範囲】 １ クロツク信号によつて同期式の通信制御を行
なう信号伝達系において、ゲートと、このゲート
を介して入力される外部クロツク信号Ｔの周波
数、位相を検出する周波数検出手段及び位相検出
手段と、内部クロツク信号を発生する内部クロツ
ク信号発生手段と、上記周波数検出手段及び位相
検出手段から出力される外部クロツク信号Ｔの周
波数、位相を入力して上記内部クロツク信号発生
手段に供給し、この外部クロツク信号Ｔの周波
数、位相にもとづいて上記内部クロツク信号を初
期化するとともに、この初期化された内部クロツ
ク信号を上記内部クロツク信号発生手段より入力
して上記ゲートに供給することで当該ゲートを所
定時間だけ開いて上記外部クロツク信号の入力を
制御し、かつゲートが開状態のときに外部クロツ
ク信号が入力された場合、位相検出手段からの出
力にもとづいて上記内部クロツク信号の位相の再
設定を行ない、ゲートが開状態のときに外部クロ
ツク信号が入力されなかつた損失回数を計数し、
この計算値により内部クロツク信号の位相をその
まま保持するか、あるいは内部クロツク信号を改
めて初期化するかの判断を行なう内部クロツク信
号制御手段とを具備し、上記内部クロツク信号発
生手段から出力される内部クロツク信号により同
期式の通信制御を行なうようにしたことを特徴と
する信号伝達系の外乱防止回路。 ２ 外部クロツクは、商用電源周波数から抽出さ
れた電源同期パルスから成ることを特徴とする特
許請求の範囲第１項記載の信号伝達系の外乱防止
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60065380A JPS61224631A (ja) | 1985-03-29 | 1985-03-29 | 信号伝達系の外乱防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60065380A JPS61224631A (ja) | 1985-03-29 | 1985-03-29 | 信号伝達系の外乱防止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61224631A JPS61224631A (ja) | 1986-10-06 |
| JPH0586691B2 true JPH0586691B2 (ja) | 1993-12-14 |
Family
ID=13285311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60065380A Granted JPS61224631A (ja) | 1985-03-29 | 1985-03-29 | 信号伝達系の外乱防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61224631A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011077782A (ja) * | 2009-09-30 | 2011-04-14 | Sanyo Electric Co Ltd | 多重通信装置および多重通信システム |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5779743A (en) * | 1980-11-05 | 1982-05-19 | Marantz Japan Inc | Synchronizing shape circuit |
| JPS5829113A (ja) * | 1981-08-12 | 1983-02-21 | Toshiba Corp | デジタル信号処理装置の同期回路 |
| JPS5933950A (ja) * | 1982-08-18 | 1984-02-24 | Matsushita Electric Ind Co Ltd | クロツク抽出回路 |
| JPS59123335A (ja) * | 1982-12-29 | 1984-07-17 | Toshiba Corp | ビツト同期検出方法 |
-
1985
- 1985-03-29 JP JP60065380A patent/JPS61224631A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5779743A (en) * | 1980-11-05 | 1982-05-19 | Marantz Japan Inc | Synchronizing shape circuit |
| JPS5829113A (ja) * | 1981-08-12 | 1983-02-21 | Toshiba Corp | デジタル信号処理装置の同期回路 |
| JPS5933950A (ja) * | 1982-08-18 | 1984-02-24 | Matsushita Electric Ind Co Ltd | クロツク抽出回路 |
| JPS59123335A (ja) * | 1982-12-29 | 1984-07-17 | Toshiba Corp | ビツト同期検出方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61224631A (ja) | 1986-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940008108B1 (ko) | 다중상태 테이터신호를 부호화하고 해독하는 데이터시스템과 그 방법 | |
| US3940759A (en) | Analog signal processing system with correction for amplifier offset | |
| JPH01184781A (ja) | メモリパッケージシステム | |
| US4514719A (en) | Data transmission system utilizing power line of 3-phase alternating current | |
| JPS5946148B2 (ja) | 絶縁装置 | |
| EP0029447B1 (en) | Frequency control for ac systems connected in parallel | |
| JPH0586691B2 (ja) | ||
| KR920022252A (ko) | 디스크 동기 제어 장치 및 동기 제어 방법 | |
| JP2580211B2 (ja) | 通信装置 | |
| JPH023576B2 (ja) | ||
| CN1004253B (zh) | 数字传输系统 | |
| JPH0320177B2 (ja) | ||
| JPS601953A (ja) | ポ−リング方式遠方監視制御装置 | |
| JPH0322111B2 (ja) | ||
| JPS6024975B2 (ja) | 高速信号比較器 | |
| JPH0722283B2 (ja) | マイクロコンピユ−タ間のデ−タ伝送方法 | |
| JP2578758B2 (ja) | Ｔｄｍａ無線通信方式の出力信号同期装置 | |
| JPH01170247A (ja) | データ通信制御システム | |
| JPS6323442A (ja) | デ−タ回線終端装置 | |
| JPS60227540A (ja) | タイミング再生回路 | |
| JPH0583430B2 (ja) | ||
| JPS6250009B2 (ja) | ||
| JP2004147179A (ja) | ２線式通信用回路 | |
| JP2000216834A (ja) | 同期回路 | |
| JPH0624328B2 (ja) | 系統周波同期伝送方式 |