JPS5933950A - クロツク抽出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ＥＦＭ信号などの様な一定周期を持たない入
力信号から、完全に位相・周波数同期したクロック信号
を再生するのに適したクロック抽出回路に関するもので
ある。

従来例の構成とその問題点 ＦｔＦＭ信号とは、第２図の（Ａ）　Ｋ示寸様に、基本
クロック信号（Ｃ）の１周期の整数倍の容積の周期より
なる信号で、その反転周期は基本周期の６倍乃至１１倍
迄の任意の周期をとり得る。その周期の組み合わせは、
送信すべきデータにより一意的に定められ、その為に変
換表が定められている。

従来、この様な一定周期を持たない入力信号から、クロ
ック信号を再生する方法として、第１図に示す様な位相
同期回路が用いられて来た。この従来例を第２図を用い
て説明すると、入力信号（Ａ）はその立上り端及び立下
り端検出回路（１）Ｋよりその立上り端及び立下り端が
検出さｈ−１一定巾（本心Ｃ来例の場合は２分の１クロ
ック周期）のパルス（Ｂ）を発生する。該パルス（Ｂ）
けゲート回路（２１Ｋ加えられ、クロック信号（Ｃ）を
パルス（Ｂ）のパルス巾の期間だけ通過させる。従って
その出力（Ｄ）はパルス巾の区間だけ出力レベルが定ま
り、パルスのない区ｒＦ３１はハイインピーダンス状態
となるヶクロツク４ｇ号（Ｃ）が入力信号に同期してい
ると、その位相は第２図（Ａ）〜（Ｃ）　Ｋ示す様にな
り、ゲート回路（２）の出力信号（Ｄ）のレベルがハイ
の期ｒＪＩとローの期間は等しくなり、従ってこれを人
力とする積分回路（３）の出力電圧１寸一定の値となる
。クロック信号（Ｃ）の位相が進んだ揚台は、ゲート回
路（２）の出力（Ｄ）のローの期間が長くなり、積分回
路（３）の出力電圧は下り、猷圧側斜発撮器（４）の発
振周波数を下げ、その出力を分周器（５）Ｋより２分周
して得られるクロック信号（Ｃ）の位相は遅れてもとに
もどる。

同様に、クロック信号（Ｃ）の位相が遅り、た場合は、
積分器（３）の出力電圧は電圧制御発娠器（４）の発振
周波数を上ける様に働き、クロック信号（Ｃ）は常に人
力信号（Ａ）　Ｋ位相同期するや しかしながら、この位相同期回路は周波数引込み範レノ
］が非常に狭く、例えば第２図（σ）（ゴ）に示す様に
、クロック周波数が低く、人力信号（Ａ）の第２回目の
エツジパルス（Ｂｔ）でのクロックの位相が１８０度遅
れている場合でも、ゲート回路（２）の出力信号ＣＤ′
）のハイの期間とロー期間は等しくなり、積分回路（３
）の出力電圧は変らず正しい周波数開園が行われない。

この傾向は入力信号（Ｎの反転周期が長い程著しく、Ｂ
ＦＭ信号の場合ではその最大反転周期の信号が来た場合
でも正しく位相同期がかかる為には、クロック周波数は
入力信号に対して即ち±４．５％以内の誤差に入ってい
る必要があると云う重大な欠点があった。

発明の目的 本発明のクロック抽出回路は、上記位相同期回路に周波
数抽出回路を新たに設け、周波数引込み範囲を大巾に改
善するものである。

発明の構成 上記目的を達成するために、本発明は、人力信号を分周
した後、分周されたクロック信号との周波数比較を行う
＄により入力信号の周波数を抽出する周波数抽出回路と
、入力信号の立上り端及び立下り端を検出してクロック
信号との位相比較を行う事により入力信号の位相を抽出
干る位相抽出回路と、両袖出回路の出力の一方を選択す
る切替回路と、該切替回路の出力を積分した信号で発振
周波数及び位相を制御するクロック発生器と、該クロッ
ク信号の周波数が位相抽出回路の引込み範囲内に入った
事を検出して上記切替回路を切替える同期検出回路とを
具備した構成にしたものである。

実施例の説明 以下本発明の一実施例を図面に基づいて説明する。１１
ｉＦＭ信号はデータ信号を８ビツト毎に区切り、その各
々を１４ビツトの送信信号に変換し、ζらに１４ビツト
ｍｌ’ｒ３ビットの調整ビットを追加して得られる信号
で、送信信号の反転周期は３〜１１クロック周期に分布
している。８ビツトを１７ｉビツトに変換する際にラン
ダム化の効果が表われ、データ信号にかかわらず、送信
信号の反転周期の平均値はほぼ一定の値６．５クロック
周期になる傾向がある。従って、何らかの手段でこの平
均反転周期を抽出すれば、上記クロック抽出回路の入力
信号の周波数抽出を行う事が可能となる。

本発明の周波数抽出回路ＱＧでは、入力信号を分周する
事により平均反転周期を抽出している。即ち、第６図に
おいて、入力信号（Ａ）は分周回路（６）により分周こ
れて分周出力（Ｅ）を生ずる。この分周数は入力信号の
平均値が得られる様十分大きい値（１００〜１０００）
Ｋ選ぶ。一方クロック信号（Ｃ）は他の分周回路（７）
で分周され、その出力（力は上記分周出力（兄）と共に
位相比較器（８）に入力される。分周回路（７）の分周
数は分周回路（６）の分周数に対して平均反転周期倍（
６，５倍）に選ぶ必要がある。

位相比較器（８）は両分局信号（Ｑ　（Ｆ）の位相を比
較しく第４図の例の場合、立上りエツジの位相比較を行
う）、位相比較出力（（））を出力する。クロック周波
数が低い場合、分周出力（′Ｅ′）の位相は（１！ｔ）
より遅れ、位相比較器（８）けハイのパルスを発生し、
逆に高い、鳴合はローのパルスを発生し、このパルスは
切替回路（９）をフｊってクロック発生器（３０）の積
分回路（３）で積分され、を埋圧制雨発撮器（４）の発
振周波数を正しい値へ近づける。市、圧制御発振器（４
）の出力は２分周回路（５）により２分周さね−、デユ
ーティ比５０チのクロック信号（Ｃ）が作らｆするっこ
の様にして入力信号の周波数が抽出されるが、この方式
ではあく寸で平均的な周波数しか抽出出来ず、完全に位
相まで同期させる事は出来ないう従って十分周波数がｉ
ＪＬづいた時点で、立上り端及び立下り端検出回路（１
）及びゲート回路（２）よりなる位相同期の可能な位相
抽出回路ｔ２ＵｌＫ切替えられるう この切替の時点は、位相抽出回路ツ０）が正しく動作す
る周波数範囲（本例の場合、±４．５チ）内までクロッ
ク周波数が近づいた時点とする。この周波数引込みの完
了した時点の検出方法としては各積電えられるが、その
−例を本実施例に従い第５り１及び第６図を用いて説明
−する。すなわち周波数引込みが完了すると、入力信号
の最大反転周期は正しく１１クロツ゛り周期に等しくな
る。従って入力信号の最大反転周期が１１クロック周期
に等しいが否かを検査して周波数引込みの判定を行う事
ができる。

本実施例の場合、第６図の同期検出回路（４ｏ）が周波
数引込みの判定を行う。その方法は、入力信号の立上り
エツジ及び立下りエツジでリセットこれるカウンタを設
け、とのカウンタをクロック信号でカウント動作を行う
ようになし、とのカウンタの値が１１以上になるか否か
で判定する。もしクロック周波数が低いとカウンタの値
は１１以上とけなり得す、１０以下の値しか示さないう
一方、クロック周波数が高いと、カウンタの値は１２以
上の値をとり得る。従って正しく周波数抽出が行われて
いる事の判定はカウンタの値を監視して、その値が、１
１を含んで１１以下の値をとる場合として判定できる。

その詳細を第５図に示し、同期検出動作を第６図を用い
て説明する。入力信号（Ａ）はエツジ検出回路１４１）
でその立上りエツジ及び立下りエツジが検出され、エツ
ジ検出毎にカウンタ１２にリセットパルス（Ｉ）を送る
うカウンタ＋４Ｚは、次のリセットパルスがぐる迄、ク
ロック信号（Ｃ）でカウントアツプして行く。カウンタ
１４２の値は１１１′検出回路１４：カ及び１１２１検
出回路・４５）で各々の値が検出さり１、その出力（Ｊ
）　（Ｌ）　Ｋより各々セットリセット７リツプフロツ
プ＋４４１　＋４６ｉをセットする。フリップフロッグ
ｒ４４ＩのＱ出力（現と７リツプフロツプ＋４６１の回
出カに）け論理積回路１４７１で論理積がとられ、カウ
ンタの値が１１　ヲ含／ｖで１１以下の状態が検出ζｈ
る。論理積回路１４７１の出力（Ｎ）はＤ型フリップフ
ロップ・４８１により一定周期毎にラッチされる。この
ラッチ周期は、入力信号（Ａ）　Ｋ必ず１回以上の最大
反転周期が１止れる期間とする。、幸いＦｉＦＭ信号で
は、５８８クロツク毎に挿入されるフレーム同期パター
ンに最大反転周期を含むので、ラッチ周Ｍけフレーム周
期より大きくとれば良い。分周回路（４９Ｊはこのラッ
チクロック（Ｐ）を作る。さらにこのラッチクロック（
Ｐ）は上記フリップ７０ツブ＋４４１ｉ４６１をリセッ
トし、初期状態にもどす役目をするう クロック周波数７５；低い場合け、カウンタ（４２の値
は１１以上にならず、従って１１１１検出回路１４３の
出力は出す、フリップ７０ツブ（４４１はセットされな
いので、その出力（５）はローのままで、論理積回路＋
４７１を通った出力（Ｎ）もローとなり、Ｄ型フリ・ツ
ブフロップ（砲の出力（均もローのままである。

クロック周波数が高い場合は、カウンタ（４りの値は１
２以上になり、従って１１１１検出回路（４３１及び′
１２ｆ検出回路（仰は共に出力（、Ｔ）　（Ｌ）を出し
、フリップフロップ＋４４１１４Ｉｎは共にセットされ
る。従って７リツプフロツプ１４Ｇ）の互出力（至）は
ローとなり、論理積回路（４７１の出力（Ｎ）はやはり
ローとなり、Ｄ型フリップフロップ＋４ａｌの出力（均
は再びローとなる。

クロック周波数が正しい場合ＩＫＩｔ−１、ｗ１１″検
出ｂｊ路（４３１は出力（Ｊ）を出すが、′１２１１２
１検出４５）は出力を出さず、フリップフロップ＋４４
１Ｕセツトされてその出力（６）はノ・イに、又、フリ
ップフロップ＋４ｅはリセットされたままでその可出力
（Ｍ）　＆ま同様にノ・イのままであり、従って論理積
回路（４７１の出力（Ｎ）は／−イとなってＤ型フリツ
ブ７０ツブ（４８＋の出力（Ｈ）　ｌｄ　／）イとなり
、周波数抽出が行えた事を示す。そこで、この出力（Ｈ
）がハイとなった時に、前述の切替回１！　（９）を位
相抽出回路（２０）側（ｒ切替え、ローとなった時に、
周波数抽出回路０（３側に切替える様に寸れば、周波数
抽出に引続いて完全な位相同期が可能になる。

本実施例では、入力信号の平均司波数抽出にデジタル回
路を用いたが、全く同様の事は第７１只ＩＫ示す様なア
ナログ回路でも実現可能である。入力信号（Ａ）は散会
回路１５Ｑ）　Ｆよりその立上り端及び立下り端が検出
され、一定中のパルス（Ｖ、）が発生される。このパル
ス（Ｖ、）け（Ｒ，）（Ｃ，）（Ｒ，）で構成された積
分回路で積分さｆｚ、入力信号の周波数に比例した一定
の電圧（Ｖ２）となる。従ってこの雷、圧（ｖ２）を第
３図の周波数抽出回路ＯＱの出力（Ｇ）として使用可能
であるう 同様に本実施例の同期検出回路も第８図に示すアナログ
回路で構成可能である。入力信号（Ａ）はそのハイの期
間導通状轢となるＦＩＴスイッチＧ１１ｌｌ　ｌ”より
（Ｒ３１（Ｃｚ）よりなる積分回路を充電する。一方、
クロック信号（９けその立上り端父は立下り端が微分回
路ｆｆ１４１により検出されて一定巾のパルス（Ｑ）を
発生する。このパルス（Ｑ）　ＫよりＦＩＴスイッチ（
５５）が導通状態となり、（Ｃ２）の両端の電荷をＣＲ
番）を通して放電する。ＣＲ番）（Ｃｔ）も（Ｒ３）（
Ｃ２）と同様（Ｃ積分回路を構成し、各々入力信号の周
波数に比例した充電と、クロック周波数に比例した放電
とを行うので、クロック周波数が入力信号周波数より高
いと、積分回路の出力電圧（ｖ３）は放電されで下り、
逆に低いと充′ボされて上る。従って、この電圧（ｖ３
）を電圧比較器１５Ｚ及び儲により監視し、下限電圧（
も）と上限電圧（Ｒ２）の中間にある時にのみ出力（勾
がハイとなる様に電圧比較器印儲をワイヤドアンド構成
とすれば、クロック周波数が入力信号周波数に十分近づ
いた半金検出できる。

発明の詳細 な説明した様に、本発明のクロック抽出回路を用いれば
、入力信号の周波数引込みと、位相引込みを各々独立の
回路で行うので、両者の制約を受ける事なく各々は最大
限の抽出能力を発揮でき、非常に広い周波数範囲に渡っ
てクロック抽出が可能になり、しかも　完全に位相同期
するのでＥＦＭ信号などの様々一定周期を持たない信号
からクロックを抽出する際にＡ′己大なる効果を有する
。

【図面の簡単な説明】

第１図は従来例の位相同期回路図、第２図は従来例の動
作説明図、第６図は本発明のクロック抽出回路のブロッ
ク図、第４図は本発明のクロック抽出回路の動作説明図
、真５図は同期検出回路のブロック図、第６図は同期検
出回路の動作説明図、第７図は周波数抽出回路の他の例
を示すブロック図、第８図は同期検出回路の他の例を示
すブロック図である。 （１）・・・立上り端及び立下り端検出回路、（２）・
・・ゲート回路、（３）・・・ｉＪｔ分回路、（４）・
・・電圧制御発倍器、（５）・・・分周器、（６）　（
７）・・・分周回路、（８）・・・位相比較器、（９）
・・・切替回路、００・・・周波数抽出回路、伐０）・
・・位相抽出回路、関・・・クロック発生器、１４０）
・・・同期検出回路、（４Ｉ）・・・エツジ検出回路、
１４７１・・・カウンタ、卿・・・１１１″検出回Ｍ　
、＋４４　＋４６１・・・セットリセットフリツブフロ
ツブ、卿・・・１１２１検出回路、１４７ｊ・・・論理
積回路、１４８１・・・Ｄ型フリップフロップ、　Ｉ！
ｉ！１ｌｆ５４１・・・微分回路、（５１１ｆＹｉｌ・
・・ＦＥｉＴスイッチ、ｆ５Ｚω・・・電圧比較器 代理人　　　森　　本　　義　　弘 ｆ！″ｇｆ図 第２図 ｐ、　　＋−ゴト 第３図 グ 第４図 第５図 第５図 Ｈ；

Claims (1)

1. 【特許請求の範囲】 ■、　入力信号を分周した後、分周されたクロック信号
   との周波数比較を行う事により人力信号の周波数を抽出
   する周波数抽出回路と、入力信号の立上り端及び立下り
   端を検出してクロック信号との位相比較を行う事により
   入力信号の位相を抽出する位相抽出回路と、両袖出回路
   の出力の一方を選択する切替回路と、該切替回路の出力
   を積分した信号で発振周波数及び位相を制御するクロッ
   ク発生器と、該クロック信号の周波数が位相抽出回路の
   引込範囲内に入った事を検出して上記切替回路を切替え
   る同期検出回路とを具備してなる事をｔ庁徴とするクロ
   ック抽出回路。 ２、　位相抽出回路内の位相比較回路はクロック信号を
   入力信号の立上り端及び立下り端検出パルス巾の期間だ
   け通過させるゲート回路を具備する事を特徴とする特許
   請求の範囲第１項記載のクロック抽出回路。 Ｂ　同期検出回路は、入力信号の最大反転周期をカウン
   トするカウンタ回路と、該最大反転周期が所定の範囲内
   にある事を検出する論理積回路とを具備する事を特徴と
   する特許請求の範囲第１項記載のクロック抽出回路。 屯　周波数抽出回路は、入力信号の立上り端及び立下り
   端を検出して発生する一定ｄ〕のパルスにより充電でね
   、る積分回路と、該積分回路の出力電圧が所定の電圧範
   囲内に入った事を検出して周波数抽出を行う電圧比較回
   路とを具備する事を特徴とする特許請求の範囲第１項記
   載のクロック抽出回路。 ５、　同期検出回路は、入力信号のハイのパルス又ハロ
   ーのパルスのいづれかの期間充電を行い、クロック信号
   の周波数に比例して放電を行う積分回路と、該積分回路
   の出力電圧が所定の範囲内に達した事を検出して同期検
   出を行う電圧比較回路とを具備する事をｌ特徴とする特
   許請求の範囲第１項記載のクロック抽出回路。