JP2621257B2 - Ｐｌｌ回路の調整検査装置 - Google Patents
Ｐｌｌ回路の調整検査装置Info
- Publication number
- JP2621257B2 JP2621257B2 JP62306313A JP30631387A JP2621257B2 JP 2621257 B2 JP2621257 B2 JP 2621257B2 JP 62306313 A JP62306313 A JP 62306313A JP 30631387 A JP30631387 A JP 30631387A JP 2621257 B2 JP2621257 B2 JP 2621257B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- counter
- comparator
- frequency
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、外部同期式のPLL回路の調整や検査に用い
られるPLL回路の調整検査装置に関するものである。
られるPLL回路の調整検査装置に関するものである。
従来の技術 PLL回路の調整や検査は、一般に周波数カウンタやデ
ジタル電圧計を用い、周波数や電圧を測定することによ
ってなされている。
ジタル電圧計を用い、周波数や電圧を測定することによ
ってなされている。
発明が解決しようとする問題点 PLL回路は引き込み周波数範囲が広いほど、使い勝手
が良い。このPLL回路内の電圧制御発振回路は、一般的
にバリキャップダイオードを用いて、発振周波数を制御
するが、バリキャップダイオードの入出力特性が急激に
変化する部分で、PLL回路をロック状態に設定すると、
発振周波数が変動するジッター現象を生じ、回路全体が
不安定になる。
が良い。このPLL回路内の電圧制御発振回路は、一般的
にバリキャップダイオードを用いて、発振周波数を制御
するが、バリキャップダイオードの入出力特性が急激に
変化する部分で、PLL回路をロック状態に設定すると、
発振周波数が変動するジッター現象を生じ、回路全体が
不安定になる。
そこで、外部同期信号を周波数範囲の中心値に設定
し、バリキャップダイオードに印加する電圧を設定して
使用すると、バリキャップダイオードやこれに結合され
るリアクタンス商品のバラツキによって、外部同期信号
の上限周波数や下限周波数で、印加電圧の規格をオーバ
することが多々あった。従って、単一の周波数での動作
確認だけでなく、外部同期信号の上限周波数や下限周波
数でも、バリキャップダイオードに印加する電圧値を限
定する必要性があった。
し、バリキャップダイオードに印加する電圧を設定して
使用すると、バリキャップダイオードやこれに結合され
るリアクタンス商品のバラツキによって、外部同期信号
の上限周波数や下限周波数で、印加電圧の規格をオーバ
することが多々あった。従って、単一の周波数での動作
確認だけでなく、外部同期信号の上限周波数や下限周波
数でも、バリキャップダイオードに印加する電圧値を限
定する必要性があった。
本発明は、外部同期信号の周波数条件を変化させ、PL
L回路の調整状態を短時間で検査できるPLL回路の調整検
査装置を提供することを目的とする。
L回路の調整状態を短時間で検査できるPLL回路の調整検
査装置を提供することを目的とする。
問題点を解決するための手段 本発明のPLL回路の調整検査装置は、位相比較回路
（６），ローパスフィルタ（８），電圧制御発振回路
（９），第１のカウンタ（10）の順に構成し、前記第１
のカウンタの出力を前記位相比較回路の入力に帰還する
閉ループで成るPLL回路（５）を検査する装置であっ
て、最小値周波数（fL），中心値周波数（fM），最大値
周波数（fH）の各信号を発生する発振回路（４）と、前
記発振回路の出力を分周した分周出力を前記位相比較回
路に与える第２のカウンタ（７）と、クロックパルス
（CP）を分周し第１〜第４の出力状態を出力する第３の
カウンタ（１）と、前記発振回路（４）が発生する前記
各信号を前記第３のカウンタ（１）の第１〜第３の出力
状態に応じて選択的に第２のカウンタ（７）に与える第
１のスイッチ手段（３）と、前記最小値周波数に対応し
た第１の基準電位（VL）を基準に前記ローパスフィルタ
（８）の出力を検出する第１のコンパレータ（13）と、
前記最大値周波数に対応した第２の基準電位（VH）を基
準に前記ローパスフィルタの出力を検出する第２のコン
パレータ（19）と、前記中心値周波数の下限値に対応し
た第３の基準電位（VM1）を基準に前記ローパスフィル
タの出力を検出する第３のコンパレータ（17）と、前記
中心値周波数の上限値に対応した第４の基準電位
（VM2）を基準に前記ローパスフィルタの出力を検出す
る第４のコンパレータ（16）と、前記最小値周波数の検
出動作に対応させて第１のコンパレータ（13）のみを作
動状態にするか、前記最大値周波数の検出動作に対応さ
せて第２のコンパレータ（19）のみを作動状態にする
か、前記中心周波数の検出動作に対応させて第3,第４の
コンパレータ（17,16）を作動状態にするかのうち何れ
かを前記第３のカウンタの前記第１〜第３の出力状態に
応じて選択する第２のスイッチ手段（24）と、前記第1,
第３のコンパレータの出力の論理和で動作する第１の表
示回路（14）と、前記第2,第４のコンパレータの出力の
論理和で動作する第２の表示回路（18）とを備え、前記
第３のカウンタ（１）を一旦リセットし初期状態に設定
してから動作を開始する構成である。
（６），ローパスフィルタ（８），電圧制御発振回路
（９），第１のカウンタ（10）の順に構成し、前記第１
のカウンタの出力を前記位相比較回路の入力に帰還する
閉ループで成るPLL回路（５）を検査する装置であっ
て、最小値周波数（fL），中心値周波数（fM），最大値
周波数（fH）の各信号を発生する発振回路（４）と、前
記発振回路の出力を分周した分周出力を前記位相比較回
路に与える第２のカウンタ（７）と、クロックパルス
（CP）を分周し第１〜第４の出力状態を出力する第３の
カウンタ（１）と、前記発振回路（４）が発生する前記
各信号を前記第３のカウンタ（１）の第１〜第３の出力
状態に応じて選択的に第２のカウンタ（７）に与える第
１のスイッチ手段（３）と、前記最小値周波数に対応し
た第１の基準電位（VL）を基準に前記ローパスフィルタ
（８）の出力を検出する第１のコンパレータ（13）と、
前記最大値周波数に対応した第２の基準電位（VH）を基
準に前記ローパスフィルタの出力を検出する第２のコン
パレータ（19）と、前記中心値周波数の下限値に対応し
た第３の基準電位（VM1）を基準に前記ローパスフィル
タの出力を検出する第３のコンパレータ（17）と、前記
中心値周波数の上限値に対応した第４の基準電位
（VM2）を基準に前記ローパスフィルタの出力を検出す
る第４のコンパレータ（16）と、前記最小値周波数の検
出動作に対応させて第１のコンパレータ（13）のみを作
動状態にするか、前記最大値周波数の検出動作に対応さ
せて第２のコンパレータ（19）のみを作動状態にする
か、前記中心周波数の検出動作に対応させて第3,第４の
コンパレータ（17,16）を作動状態にするかのうち何れ
かを前記第３のカウンタの前記第１〜第３の出力状態に
応じて選択する第２のスイッチ手段（24）と、前記第1,
第３のコンパレータの出力の論理和で動作する第１の表
示回路（14）と、前記第2,第４のコンパレータの出力の
論理和で動作する第２の表示回路（18）とを備え、前記
第３のカウンタ（１）を一旦リセットし初期状態に設定
してから動作を開始する構成である。
作 用 上記構成の本発明によると、第３のカウンタ１が初期
状態になった後クロックパルスCPが印加されると、第３
のカウンタ１はそれに応じて、第１の出力状態，第２の
出力状態，第３の出力状態，第４の出力状態に切り替え
る。
状態になった後クロックパルスCPが印加されると、第３
のカウンタ１はそれに応じて、第１の出力状態，第２の
出力状態，第３の出力状態，第４の出力状態に切り替え
る。
第３のカウンタ１の第１の出力状態の時、第２のカウ
ンタ７は発振回路４の最小値周波数の出力信号を分周す
る。そして、PLL回路５は、その分周出力と第１のカウ
ンタ10の分周出力との位相誤差を、位相比較回路６によ
って比較検出しつつ、位相比較回路５の出力信号を平滑
したローパスフィルタ８の出力電圧に応じて、電圧制御
発振回路９を発振させ、その発振出力を第１のカウンタ
10で分周するから、電圧制御発振回路９は発振回路４の
周波数に追従するように発振する。そして、第２のスイ
ッチ手段24は、第３のカウンタ１の第１の出力状態に応
じて第１のコンパレータ13の作動状態を選択し、第１の
コンパレータ13は第１の基準電位VLに対するローパスフ
ィルタ８の出力電圧のレベルを判別する。
ンタ７は発振回路４の最小値周波数の出力信号を分周す
る。そして、PLL回路５は、その分周出力と第１のカウ
ンタ10の分周出力との位相誤差を、位相比較回路６によ
って比較検出しつつ、位相比較回路５の出力信号を平滑
したローパスフィルタ８の出力電圧に応じて、電圧制御
発振回路９を発振させ、その発振出力を第１のカウンタ
10で分周するから、電圧制御発振回路９は発振回路４の
周波数に追従するように発振する。そして、第２のスイ
ッチ手段24は、第３のカウンタ１の第１の出力状態に応
じて第１のコンパレータ13の作動状態を選択し、第１の
コンパレータ13は第１の基準電位VLに対するローパスフ
ィルタ８の出力電圧のレベルを判別する。
次に、第３のカウンタ１の第２の出力状態の時、第２
のカウンタ７は発振回路４の中心値周波数の出力信号を
分周し、PLL回路５は第1,第２のカウンタ10,7の出力同
士の位相を比較しながら電圧制御発振回路９を発振させ
る。そして、第２のスイッチ手段24によって作動状態を
選択された第3,第４のコンパレータ17,16は、ローパス
フィルタ８の出力電圧が第３の基準電位VM1と第４の基
準電位VM2の範囲内に入るか否かを判別する。
のカウンタ７は発振回路４の中心値周波数の出力信号を
分周し、PLL回路５は第1,第２のカウンタ10,7の出力同
士の位相を比較しながら電圧制御発振回路９を発振させ
る。そして、第２のスイッチ手段24によって作動状態を
選択された第3,第４のコンパレータ17,16は、ローパス
フィルタ８の出力電圧が第３の基準電位VM1と第４の基
準電位VM2の範囲内に入るか否かを判別する。
次に、第３のカウンタ１の第３の出力状態の時、第２
のカウンタ７は発振回路４の中心値周波数の出力信号を
分周し、PLL回路５は第1,第２のカウンタ10,7の出力同
士の位相を比較しながら電圧制御発振回路９を発振させ
る。そして、第２のスイッチ手段によって作動状態を選
択された第２のコンパレータ19は、第２の基準電位VHに
対するローパスフィルタ８の出力電圧のレベルを判別す
る。
のカウンタ７は発振回路４の中心値周波数の出力信号を
分周し、PLL回路５は第1,第２のカウンタ10,7の出力同
士の位相を比較しながら電圧制御発振回路９を発振させ
る。そして、第２のスイッチ手段によって作動状態を選
択された第２のコンパレータ19は、第２の基準電位VHに
対するローパスフィルタ８の出力電圧のレベルを判別す
る。
そして、第３のカウンタ１の出力状態が第１〜第３の
状態の時に、ローパスフィルタ８の出力電圧が第１〜第
４のコンパレータで判別するレベルを越えれば、第１ま
たは第２の表示回路14,18が動作し、ローパスフィルタ
８の出力電圧が各所定の基準電位を越えたことを判断す
ることができる。
状態の時に、ローパスフィルタ８の出力電圧が第１〜第
４のコンパレータで判別するレベルを越えれば、第１ま
たは第２の表示回路14,18が動作し、ローパスフィルタ
８の出力電圧が各所定の基準電位を越えたことを判断す
ることができる。
実施例 以下、本発明のPLL回路の調整検査装置に係わる一実
施例について、図面を参照しながら説明する。
施例について、図面を参照しながら説明する。
第１図はPLL回路の調整検査装置に係わる一実施例の
回路構成図であり、第１図において、1,7,10はカウン
タ、２はスタート釦スイッチ、３はスイッチ手段、４は
外部の発振回路、５はPLL回路、６は位相比較回路、８
はローパスフィルタ、９は電圧制御発振回路、11は第１
のウインドコンパレータ、12は第２のウインドコンパレ
ータ、13,16,17,19はコンパレータ、14は下限値用の表
示回路、15はRSフリップフロップ、18は上限値用の表示
回路、21はトリーマコンデンサ、23は完了表示用の表示
回路、24はスイッチ手段である。
回路構成図であり、第１図において、1,7,10はカウン
タ、２はスタート釦スイッチ、３はスイッチ手段、４は
外部の発振回路、５はPLL回路、６は位相比較回路、８
はローパスフィルタ、９は電圧制御発振回路、11は第１
のウインドコンパレータ、12は第２のウインドコンパレ
ータ、13,16,17,19はコンパレータ、14は下限値用の表
示回路、15はRSフリップフロップ、18は上限値用の表示
回路、21はトリーマコンデンサ、23は完了表示用の表示
回路、24はスイッチ手段である。
まず、カウンタ１の出力波形図を示す第２図を参照し
ながら、カウンタ１の動作を説明する。カウンタ１は、
電源電圧端子VCCに接続されたスタート釦スイッチ２を
押すと、リセット端子Ｒにハイレベルが入力され、初期
状態になる（第２図中のt0）。その後、繰り返し周期0.
1秒のクロックパルスCPがトリガ入力端子Ｔに入力され
ると、それに応じて出力端子Q0,Q1,Q2の出力レベルが切
り替えられ、初期状態から１個目のクロックパルスCPが
入力されるまでの期間（t0〜t1）は第１の出力状態（Q0
がローレベルＬ、Q1がローレベルＬとなる組合せ出力）
を出力し、１個目のクロックパルスCPから２個目のクロ
ックパルスCPが入力されるまでの期間（t1〜t2）は第２
の出力状態（Q0がハイレベルＨ、Q1がローレベルＬとな
る組合せ出力）を出力し、２個目のクロックパルスCPか
ら３個目のクロックパルスCPが入力されるまでの期間
（t2〜t3）は第３の出力状態（Q0がＬ、Q1がＨとなる組
合せ出力）を出力し、３個目のクロックパルスCPから４
個目のクロックパルスCPが入力されるまでの期間（t3〜
t4）は第４の出力状態（Q0がＨ、Q1がＨとなる組合せ出
力）を出力する。ここまでの期間にカウンタ１がリセッ
トされなければ、４個目のクロックパルスCPが入力され
ると出力端子Q2のハイレベルをエネーブル端子Ｅに与え
て、カウント動作を停止する。
ながら、カウンタ１の動作を説明する。カウンタ１は、
電源電圧端子VCCに接続されたスタート釦スイッチ２を
押すと、リセット端子Ｒにハイレベルが入力され、初期
状態になる（第２図中のt0）。その後、繰り返し周期0.
1秒のクロックパルスCPがトリガ入力端子Ｔに入力され
ると、それに応じて出力端子Q0,Q1,Q2の出力レベルが切
り替えられ、初期状態から１個目のクロックパルスCPが
入力されるまでの期間（t0〜t1）は第１の出力状態（Q0
がローレベルＬ、Q1がローレベルＬとなる組合せ出力）
を出力し、１個目のクロックパルスCPから２個目のクロ
ックパルスCPが入力されるまでの期間（t1〜t2）は第２
の出力状態（Q0がハイレベルＨ、Q1がローレベルＬとな
る組合せ出力）を出力し、２個目のクロックパルスCPか
ら３個目のクロックパルスCPが入力されるまでの期間
（t2〜t3）は第３の出力状態（Q0がＬ、Q1がＨとなる組
合せ出力）を出力し、３個目のクロックパルスCPから４
個目のクロックパルスCPが入力されるまでの期間（t3〜
t4）は第４の出力状態（Q0がＨ、Q1がＨとなる組合せ出
力）を出力する。ここまでの期間にカウンタ１がリセッ
トされなければ、４個目のクロックパルスCPが入力され
ると出力端子Q2のハイレベルをエネーブル端子Ｅに与え
て、カウント動作を停止する。
発振回路４は、被測定PLL回路５内の電圧制御発振回
路９の引き込み周波数の下限値に対応する最小値周波数
fL、同じく中央値に対応する中央値周波数fMおよび、同
じ上限値に対応する最大周波数fHの出力信号を出力する
能力を有している。
路９の引き込み周波数の下限値に対応する最小値周波数
fL、同じく中央値に対応する中央値周波数fMおよび、同
じ上限値に対応する最大周波数fHの出力信号を出力する
能力を有している。
スイッチ手段３は、カウンタ１の出力状態によって制
御され、カウンタ１の第1,第2,第３の出力状態に応じ
て、発振回路４の最小値周波数fL,中心値周波数fM,最大
値周波数fHの各信号を切り替えてカウンタ７に入力す
る。
御され、カウンタ１の第1,第2,第３の出力状態に応じ
て、発振回路４の最小値周波数fL,中心値周波数fM,最大
値周波数fHの各信号を切り替えてカウンタ７に入力す
る。
スイッチ手段24は、コンパレータ13,16,17,19の各出
力端に接続された負荷抵抗を選択的に電源電圧VCCにプ
ルアップし、これらのコンパレータの内何れかを作動状
態にすることを選択するものであり、カウンタ１の第1,
第2,第３の出力状態に応じて、コンパレータ13のみの作
動状態，コンパレータ16,17の作動状態，コンパレータ1
3のみの作動状態を夫々選択する。
力端に接続された負荷抵抗を選択的に電源電圧VCCにプ
ルアップし、これらのコンパレータの内何れかを作動状
態にすることを選択するものであり、カウンタ１の第1,
第2,第３の出力状態に応じて、コンパレータ13のみの作
動状態，コンパレータ16,17の作動状態，コンパレータ1
3のみの作動状態を夫々選択する。
PLL回路５は、カウンタ７の分周出力とカウンタ10の
分周出力との位相誤差を、位相比較回路６によって比較
検出しつつ、位相比較回路５の出力信号を平滑したロー
パスフィルタ８の出力電圧に応じて、電圧制御発振回路
９を発振させ、その発振出力をカウンタ10で分周するか
ら、電圧制御発振回路９の発振周波数fVCOが発振回路４
の周波数に追従するように発振する。
分周出力との位相誤差を、位相比較回路６によって比較
検出しつつ、位相比較回路５の出力信号を平滑したロー
パスフィルタ８の出力電圧に応じて、電圧制御発振回路
９を発振させ、その発振出力をカウンタ10で分周するか
ら、電圧制御発振回路９の発振周波数fVCOが発振回路４
の周波数に追従するように発振する。
電圧制御発振回路９は、具体的な一例として第４図の
ようなバリキャップダイオードを用いた回路構成を採用
し、ローパスフィルタ８の出力から入力される入力電圧
VCO対バリキャップダイオードの容量値Ｃの関係を第３
図に示し、入力電圧VCOに応じて発振周波数fVCOを可変
する。上述したように、電圧制御発振回路９は、発振周
波数fVCOが発振回路４の周波数に追従するように発振す
るので、電圧制御発振回路９の入力電圧VCOは、カウン
タ１の第1,第2,第３の出力状態に応じた発振回路４のの
各発振周波数fL,fM,fHに対応して変化する。
ようなバリキャップダイオードを用いた回路構成を採用
し、ローパスフィルタ８の出力から入力される入力電圧
VCO対バリキャップダイオードの容量値Ｃの関係を第３
図に示し、入力電圧VCOに応じて発振周波数fVCOを可変
する。上述したように、電圧制御発振回路９は、発振周
波数fVCOが発振回路４の周波数に追従するように発振す
るので、電圧制御発振回路９の入力電圧VCOは、カウン
タ１の第1,第2,第３の出力状態に応じた発振回路４のの
各発振周波数fL,fM,fHに対応して変化する。
そして、電圧制御発振回路９の入力電圧（ローパスフ
ィルタ８の出力電圧）VCOは、コンパレータ13と19によ
って構成される第１のウインドコンパレータ11と、コン
パレータ16と17によって構成される第２のウインドコン
パレータ12に入力される。また、コンパレータ13の基準
電位VLは最小値周波数fLに対応させて設定し、コンパレ
ータ19の基準電位VHは最大値周波数fHに対応させて設定
し、コンパレータ17の基準電位VM1ならびにコンパレー
タ16の基準電位VM2は、中心値周波数fMの設定誤差を許
容する範囲の下限値ならびに上限値に対応させて設定す
る。
ィルタ８の出力電圧）VCOは、コンパレータ13と19によ
って構成される第１のウインドコンパレータ11と、コン
パレータ16と17によって構成される第２のウインドコン
パレータ12に入力される。また、コンパレータ13の基準
電位VLは最小値周波数fLに対応させて設定し、コンパレ
ータ19の基準電位VHは最大値周波数fHに対応させて設定
し、コンパレータ17の基準電位VM1ならびにコンパレー
タ16の基準電位VM2は、中心値周波数fMの設定誤差を許
容する範囲の下限値ならびに上限値に対応させて設定す
る。
すると、第３図中のt0〜t1の期間は、カウンタ１は第
１の出力状態になっており、PLL回路５はカウンタ７の
出力信号に引き込まれ、電圧制御発振回路９は発振回路
４の最小値周波数fHに追従ように発振し、コンパレータ
13が基準電位VLを基準にローパスフィルタ８の出力電圧
VCOを判別する。コンパレータ13は、VCO＜VLの場合にハ
イレベルを出力し、VCO＞VLの場合にローレベルを出力
する。そして、コンパレータ13がハイレベルの時、第１
の表示回路が動作し、発光ダイオードを点灯させ、ロー
パスフィルタ８の出力電圧VCOが下限値を越えたことを
警告する。
１の出力状態になっており、PLL回路５はカウンタ７の
出力信号に引き込まれ、電圧制御発振回路９は発振回路
４の最小値周波数fHに追従ように発振し、コンパレータ
13が基準電位VLを基準にローパスフィルタ８の出力電圧
VCOを判別する。コンパレータ13は、VCO＜VLの場合にハ
イレベルを出力し、VCO＞VLの場合にローレベルを出力
する。そして、コンパレータ13がハイレベルの時、第１
の表示回路が動作し、発光ダイオードを点灯させ、ロー
パスフィルタ８の出力電圧VCOが下限値を越えたことを
警告する。
次に、第３図中のt1〜t2の期間は、カウンタ１の第２
の出力状態に応じて、第２のウインドコンパレータ12
（コンパレータ16と17）が作動状態となり、発振回路４
の中心値周波数fMを分周するカウンタ７の出力信号にPL
L回路を引き込ませ、ローパスフィルタ８の出力電圧VOC
のレベルを第２のウインドコンパレータ12で判別する。
そして、ローパスフィルタ８の出力電圧VCOが設定誤差
の許容範囲を外れれば、第１の表示回路14または第２の
表示回路18を動作する。例えば、VCO＜VM1の時、コンパ
レータ17の出力がハイレベルとなり、第１の表示回路14
が動作し、VCO＞VM2の時、コンパレータ16の出力がハイ
レベルとなり、第２の表示回路18が動作する。そして、
ローパスフィルタ８の出力電圧VCOがVM1からVM2までの
範囲内にあれば、第1,第２の表示回路14,18は何れも動
作しない。
の出力状態に応じて、第２のウインドコンパレータ12
（コンパレータ16と17）が作動状態となり、発振回路４
の中心値周波数fMを分周するカウンタ７の出力信号にPL
L回路を引き込ませ、ローパスフィルタ８の出力電圧VOC
のレベルを第２のウインドコンパレータ12で判別する。
そして、ローパスフィルタ８の出力電圧VCOが設定誤差
の許容範囲を外れれば、第１の表示回路14または第２の
表示回路18を動作する。例えば、VCO＜VM1の時、コンパ
レータ17の出力がハイレベルとなり、第１の表示回路14
が動作し、VCO＞VM2の時、コンパレータ16の出力がハイ
レベルとなり、第２の表示回路18が動作する。そして、
ローパスフィルタ８の出力電圧VCOがVM1からVM2までの
範囲内にあれば、第1,第２の表示回路14,18は何れも動
作しない。
次に、第３図中のt2〜t3の期間は、カウンタ１の第３
の出力状態に応じて、コンパレータ19が作動状態とな
り、発振回路４の最大値周波数fHを分周するカウンタ７
の出力信号にPLL回路を引き込ませ、ローパスフィルタ
８の出力電圧VOCのレベルをコンパレータ19で判別す
る。そして、コンパレータ19は、VCO＞VHの場合にハイ
レベルを出力し、VCO＜VHの場合にローレベルを出力
し、コンパレータ13がハイレベルの時、第２の表示回路
18が動作する。
の出力状態に応じて、コンパレータ19が作動状態とな
り、発振回路４の最大値周波数fHを分周するカウンタ７
の出力信号にPLL回路を引き込ませ、ローパスフィルタ
８の出力電圧VOCのレベルをコンパレータ19で判別す
る。そして、コンパレータ19は、VCO＞VHの場合にハイ
レベルを出力し、VCO＜VHの場合にローレベルを出力
し、コンパレータ13がハイレベルの時、第２の表示回路
18が動作する。
そして、カウンタ１の第１〜第３の出力状態の期間
に、これらのコンパレータの何れかがハイレベルになれ
ば、RSフリップフロップ15の出力状態が反転され、論理
積ゲート20の出力がt3のタイミングでカウンタ１をリセ
ットし、初期状態に戻すので、t0〜t3の期間の検査を繰
り返し実行することができる。従って、t0〜t3の期間の
検査を自動的に繰り返し実行しつつ、トリーマコンデン
サ21の最適な容量値を求めることもできる。
に、これらのコンパレータの何れかがハイレベルになれ
ば、RSフリップフロップ15の出力状態が反転され、論理
積ゲート20の出力がt3のタイミングでカウンタ１をリセ
ットし、初期状態に戻すので、t0〜t3の期間の検査を繰
り返し実行することができる。従って、t0〜t3の期間の
検査を自動的に繰り返し実行しつつ、トリーマコンデン
サ21の最適な容量値を求めることもできる。
更に、カウンタ１の第１〜第３の出力状態の期間中、
これらのコンパレータがローレベルのままであれば、RS
フリップフロップ15の出力は初期状態のままであり、t4
の時点で論理積ゲート22が動作して、第３の表示回路23
を動作させ、検査が完了したことを表示する。
これらのコンパレータがローレベルのままであれば、RS
フリップフロップ15の出力は初期状態のままであり、t4
の時点で論理積ゲート22が動作して、第３の表示回路23
を動作させ、検査が完了したことを表示する。
発明の効果 以上のように本発明によれば、PLL回路内の電圧制御
発振回路の調整状態を第1,第２の表示回路で判断でき、
外部同期周波数の上限値，中心値，下限値というよう
に、複数の周波数条件を自動的に切り替えて検査できる
という格別の効果を奏する。
発振回路の調整状態を第1,第２の表示回路で判断でき、
外部同期周波数の上限値，中心値，下限値というよう
に、複数の周波数条件を自動的に切り替えて検査できる
という格別の効果を奏する。
第１図は本発明のPLL回路の調整検査装置に係わる一実
施例の回路構成図、第２図は第１図中のカウンタ１の出
力波形図、第３図は第１図中の電圧制御発振回路９の入
出力特性図、第４図は第１図中の電圧制御発振回路の一
例の構成図である。 1,7,10……カウンタ、２……スタート釦スイッチ、3,24
……スイッチ手段、４……外部に設けられる発振回路、
５……PLL回路、６……位相比較回路、８……ローパス
フィルタ（LPF）、９……電圧制御発振回路、11,12……
ウインドコンパレータ、13,16,17,19……コンパレー
タ、14,18,23……表示回路、15……RSフリップフロッ
プ、20,22……ANDゲート、21……トリーマコンデンサ。
施例の回路構成図、第２図は第１図中のカウンタ１の出
力波形図、第３図は第１図中の電圧制御発振回路９の入
出力特性図、第４図は第１図中の電圧制御発振回路の一
例の構成図である。 1,7,10……カウンタ、２……スタート釦スイッチ、3,24
……スイッチ手段、４……外部に設けられる発振回路、
５……PLL回路、６……位相比較回路、８……ローパス
フィルタ（LPF）、９……電圧制御発振回路、11,12……
ウインドコンパレータ、13,16,17,19……コンパレー
タ、14,18,23……表示回路、15……RSフリップフロッ
プ、20,22……ANDゲート、21……トリーマコンデンサ。
Claims (1)
- 【請求項１】位相比較回路，ローパスフィルタ，電圧制
御発振回路，第１のカウンタの順に構成し、前記第１の
カウンタの出力を前記位相比較回路の入力に帰還する閉
ループで成るPLL回路を検査する装置であって、 最小値周波数，中心値周波数，最大値周波数の各信号を
発生する発振回路と、 前記発振回路の出力を分周した分周出力を前記位相比較
回路に与える第２のカウンタと、 クロックパルスを分周し第１〜第４の出力状態を出力す
る第３のカウンタと、 前記発振回路が発生する前記各信号を前記第３のカウン
タの第１〜第３の出力状態に応じて選択的に第２のカウ
ンタに与える第１のスイッチ手段と、 前記最小値周波数に対応した第１の基準電位を基準に前
記ローパスフィルタの出力を検出する第１のコンパレー
タと、 前記最大値周波数に対応した第２の基準電位を基準に前
記ローパスフィルタの出力を検出する第２のコンパレー
タと、 前記中心値周波数の下限値に対応した第３の基準電位を
基準に前記ローパスフィルタの出力を検出する第３のコ
ンパレータと、 前記中心値周波数の上限値に対応した第４の基準電位を
基準に前記ローパスフィルタの出力を検出する第４のコ
ンパレータと、 前記最終値周波数の検出動作に対応させて第１のコンパ
レータのみを作動状態にするか、前記最大値周波数の検
出動作に対応させて第２のコンパレータのみを作動状態
にするか、前記中心周波数の検出動作に対応させて第3,
第４のコンパレータを作動状態にするかのうち何れかを
前記第３のカウンタの前記第１〜第３の出力状態に応じ
て選択する第２のスイッチ手段と、 前記第1,第３のコンパレータの出力の論理和で動作する
第１の表示回路と、 前記第2,第４のコンパレータの出力の論理和で動作する
第２の表示回路とを備え、 前記第３のカウンタを一旦リセットし初期状態に設定し
てから動作を開始することを特徴とするPLL回路の調整
検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62306313A JP2621257B2 (ja) | 1987-12-03 | 1987-12-03 | Ｐｌｌ回路の調整検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62306313A JP2621257B2 (ja) | 1987-12-03 | 1987-12-03 | Ｐｌｌ回路の調整検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01147381A JPH01147381A (ja) | 1989-06-09 |
| JP2621257B2 true JP2621257B2 (ja) | 1997-06-18 |
Family
ID=17955601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62306313A Expired - Lifetime JP2621257B2 (ja) | 1987-12-03 | 1987-12-03 | Ｐｌｌ回路の調整検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2621257B2 (ja) |
-
1987
- 1987-12-03 JP JP62306313A patent/JP2621257B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01147381A (ja) | 1989-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7372339B2 (en) | Phase lock loop indicator | |
| US8264286B2 (en) | Phase-locked loop circuit | |
| KR101664634B1 (ko) | 주파수 신호 생성 시스템 및 디스플레이 장치 | |
| JP2002314409A (ja) | ロック検出回路 | |
| JPH1070458A (ja) | 自動ロック回路 | |
| US4667169A (en) | Phase-locked loop frequency synthesizer having reduced power consumption | |
| US8354866B2 (en) | PLL start-up circuit | |
| US7570043B2 (en) | Switches bidirectionally connecting external lead to PLL voltage tune line | |
| EP1545008A1 (en) | PLL architecture | |
| JP2621257B2 (ja) | Ｐｌｌ回路の調整検査装置 | |
| JPH06104748A (ja) | Ｐｌｌ回路 | |
| JP2001289918A (ja) | Ｐｌｌ半導体装置並びにその試験の方法及び装置 | |
| JP3080007B2 (ja) | Ｐｌｌ回路 | |
| JP2811994B2 (ja) | 位相同期回路 | |
| JPH08274635A (ja) | 位相ロック回路 | |
| JPH01157123A (ja) | 周波数ロックループの周波数検出器 | |
| US6369625B1 (en) | Phase locked loop circuit | |
| JPH10322200A (ja) | 位相ロック検出回路 | |
| JP2001144607A (ja) | 信号発生器 | |
| JPH11330960A (ja) | Ｐｌｌ回路 | |
| JPS60247330A (ja) | アンロツク検出回路 | |
| JP3592998B2 (ja) | 周波数逓倍回路 | |
| JP2002328743A (ja) | クロック信号発生回路 | |
| JP2000083003A (ja) | フリーラン周波数調整方式 | |
| JPH02290332A (ja) | 位相ロックループ回路 |