JPH0584916B2 - - Google Patents

Info

Publication number
JPH0584916B2
JPH0584916B2 JP21103987A JP21103987A JPH0584916B2 JP H0584916 B2 JPH0584916 B2 JP H0584916B2 JP 21103987 A JP21103987 A JP 21103987A JP 21103987 A JP21103987 A JP 21103987A JP H0584916 B2 JPH0584916 B2 JP H0584916B2
Authority
JP
Japan
Prior art keywords
electrode
liquid crystal
crystal display
display device
detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP21103987A
Other languages
English (en)
Other versions
JPS6453148A (en
Inventor
Masahiro Adachi
Hiroshi Morimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP21103987A priority Critical patent/JPS6453148A/ja
Publication of JPS6453148A publication Critical patent/JPS6453148A/ja
Publication of JPH0584916B2 publication Critical patent/JPH0584916B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、液晶表示装置の検査装置に関し、特
に液晶表示パネルに多数の絵素電極をX−Yマト
リクス状に配列しかつ各絵素電極にスイツチング
素子を設けたドツトマトリクス型映像を表示する
液晶表示装置における各スイツチング素子の特性
を検査する検査装置に関するものである。
〈従来の技術〉 従来、液晶の電気光学効果をテレビ画像あるい
はキヤラクター画像素子に利用した表示装置とし
て、液晶表示パネルが利用されている。この液晶
表示パネルはX−Yドツトマトリクス状に配列さ
れた多数の絵素電極と、それに印加された電圧に
応じて光を変調する液晶層とを備え、場合によつ
てはカラー表示を行なうため、絵素に対応して配
列された着色フイルタを付加している。特に、上
記着色フイルタを付加したパネルにおいては、各
絵素電極にそれと対応する色に応じた映像信号を
印加することにより、CRT(ブラウン管)と同じ
原理で、加色混合され中間色を含む任意のドツト
マトリクス型映像を表示することができる。近
年、このような液晶表示パネルの高品位化に伴
い、上記各絵素電極にスイツチング素子を付加
し、このスイツチング素子を介して絵素電極に映
像信号を印加する手法が用いられつつあるが、こ
のようなスイツチング素子の形成工程は複雑であ
り、このため、絵素の不良、走査線および信号線
の断線あるいはシヨート、さらにはスイツチング
素子の不良などの発生が問題となつてくる。この
ため、この種の不良状態の検査および解析は最終
製品の品質管理、および品質向上を目指す上で特
に重要となつている。
従来、上記絵素の不良を検査する方法として、
液晶表示装置の製造工程において、スイツチング
素子が形成された段階で、プローブカードなどに
より絵素電極とコンタクトする手法が採られてい
たが、多数の絵素を検査するためには多大な時間
を要するため、工程管理上の手法としてはさほど
効果的では無かつた。
〈発明の構成および作用〉 本発明は、上述した目的を達成するため、液晶
表示装置の絵素マトリクスと同様のマトリクス構
造で構成された検出電極マトリクスを備えた検査
パネルを設け、この検出電極マトリクスを用い
て、対応する個々の絵素のスイツチング素子の特
性を検知することによつて、従来に比べてより詳
細な検査を、より高速におこない得る検査装置を
提供するものである。
即ち、マトリクス状の絵素と相似であるピツチ
を有するマトリクス状に検出電極を配列し、さら
にこのそれぞれの検出電極上に絶縁物層を形成し
た検査パネルを設け、この検査パネルの検出電極
マトリクスを液晶表示装置のスイツチング素子が
付加された絵素マトリクス基板と一致するように
対向配置させ、さらに検出電極上の絶縁物層を液
晶表示装置の絵素電極と接触させることにより検
出電極、絶縁物層及び絵素電極から成るコンデン
サーを形成し、かつ上記各検出電極にスイツチン
グ素子を付加するとともにこのスイツチング素子
を交点として走査電極と信号電極を設け、走査電
極に電圧を印加することによりスイツチング素子
を動作させるように構成する。この状態で、検出
電極マトリクスと対向配置した液晶表示装置基板
のスイツチング素子を動作させ、絵素電極に信号
を入力したときに前述の検出電極、絶縁物層及び
絵素電極から成る各コンデンサーに生じる電圧、
過渡電流、交流電流などの電気的信号を、検出電
極からスイツチング素子を介して検査パネルの信
号電極へ伝えることにより、各絵素の動作状態を
検査するようにしたものである。
〈実施例〉 以下、本発明を図面に示す実施例により詳細に
説明する。
第1図は、本発明の1実施例である検査装置の
制御機構を示すブロツク構成図であり、第2図は
検査パネル1の一部拡大図である。検査パネル1
は、第3図に示すX−Yマトリクス型液晶表示装
置基板2のマトリクス構造の絵素3と相似のピツ
チを有するマトリクス構造で、検出電極4を配列
している。さらに、このそれぞれの検出電極上に
絶縁物層8を形成している。
上記各検出電極4にはアモルフアスシリコン・
薄膜トランジスター(TFT)からなるスイツチ
ング素子5が接続されており、各スイツチング素
子5を交点として走査電極6と信号電極7が設け
られている。
上記構造の検査パネル1の製作には、被検査物
であるX−Yマトリクス型液晶表示装置の製作プ
ロセスを利用している。即ち、TFTによるアク
テイブマトリクス方式のX−Yマトリクス型液晶
表示装置において、TFTは第4図に示す断面構
造を有し、ガラス、石英ガラス、セラミツクなど
の透明絶縁性基板20の上にゲート絶縁膜22、
半導体膜23、ソース電極24、及びドレイン電
極25が順次パターン化して積層されて構成され
ている。上記薄膜の形成法としては、真空蒸着
法、スパツタリング法、CVD法、プラズマCVD
法、減圧CVD法などを用い、シヤドウマスクや
フオトリソグラフイーの技術によつてパターン化
している。このTFTを本発明の検査パネル1の
スイツチング素子として用い、同一行のTFTに
属するゲート電極21を共通の走査電極6に接続
し、同一列のTFTに属するソース電極24を共
通の信号電極7に接続し、ドレイン電極25を検
出電極4に接続している。このドレイン電極25
は液晶表示装置では、絵素電極に接続されてい
る。
検出電極4は上記TFTと同様の方法を用いて、
金属、ポリシリコンなどの導電体をパターン化し
て形成する。絶縁物層8は上記検出電極の一部を
熱酸化などの方法で、絶縁物に変化させることに
より、または上記TFTと同様の方法を用いて、
酸化シリコン膜などの絶縁物をパターン化形成す
る。
尚、本発明の検査パネル1の製作プロセスは、
上記プロセスに限定されないが、被検査物の液晶
表示装置の製作プロセスを利用して、一部を変更
して用いると、極めて安価かつ容易に製作するこ
とが可能となる。
上記検査パネル1に設ける走査電極6および信
号電極7は、第1図に示すように、それぞれ走査
電極駆動回路10、信号電極駆動回路11に接続
し、これら駆動回路10,11を制御回路12に
より駆動している。又、上記信号電極駆動回路1
1はA−Dコンバータを含む信号検出回路13を
介して記憶装置14に接続し、この記憶装置14
をコンピユーター15と接続している。
上記制御機構においては、検査時、走査電極駆
動回路10により、走査電極6に電圧を印加し
て、スイツチング素子5が作動し、このスイツチ
ング素子5を介して検出電極4を通して得られる
検知信号を信号電極7に伝え、この信号電極7よ
り信号検出回路13を通つて記憶装置14に記憶
させるようにしている。さらに、この記憶装置1
4よりコンピユーター15に検知信号を入力し、
液晶表示装置のスイツチング素子の特性を正確に
行えるようにしている。即ち、スイツチング素子
5には特性のばらつきが存在すると考えられ。こ
のような本来の目的以外の因子の特性が、本来目
的とする液晶表示装置の特性の評価に影響を及ぼ
すことを防ぎ、液晶表示装置の特性の正確な評価
を行うために、ある基準サンプル(例えば、液晶
表示装置のスイツチング素子を抵抗素子に置き換
えたようなサンプル)にて、液晶表示装置に信号
電圧を印加し、各絵素に流れ込む電流を測定し、
この基準測定値に対する比率を以て測定電流値を
規格化し、液晶表示装置のスイツチング素子の特
性の評価を行つている。このような測定データの
処理をコンピユーター15で行うことにより、断
線不良、絵素欠陥あるいは表示ムラなどの液晶表
示装置の表示特性に関する有用な評価を得られる
ようにしている。
次に、検査方法を説明すると第3図に示す如
く、検査パネル1の検出電極4のマトリクスと液
晶表示装置2の絵素3のマトリクスとが一致する
ように、検査パネル1を液晶表示装置2に対向配
置し、さらに、検出電極4上の絶縁物層8を絵素
電極3と接続させ、検出電極、絶縁物層と絵素電
極から成るコンデンサーを形成する。この場合、
検査パネル1のスイツチング素子および液晶表示
装置2のスイツチング素子に損傷を与えないよう
にするため、検査パネル1の検出電極4または絶
縁物層8の厚みがスイツチング素子の厚みより厚
くなるように形成する。この状態で、液晶表示装
置2のスイツチング素子を作動させ、絵素電極に
信号を入力すると、上記の検出電極、絶縁物層と
絵素電極から成るコンデンサーには、上記入力信
号に応じて、電圧、交流電流、過渡電流などの電
気的な信号が生じる。このコンデンサーに生じた
電気的信号を検出電極4からスイツチング素子5
を介して信号電極7に伝達し、信号電極7より信
号検出回路13を通つて記憶装置14に記憶させ
る。上記動作を、走査電極6の走査により繰り返
すことによつて、全検出電極4からの検知信号が
記憶装置14に記憶される。この記憶装置14よ
り、さらに検知信号がコンピユーター15に入力
され、液晶表示装置2のスイツチング素子の特性
が正確に評価される。
なお、上記実施例においては、検出電極4上の
絶縁物層8を検出電極マトリクスと同様のマトリ
クス状にパターニングしているが、必ずしもパタ
ーニングを行う必要は無く、検出電極全面にわた
つて高分子膜などの絶縁物層を形成してもよい。
〈発明の効果〉 以上の説明より明らかなように、本発明に係る
検査装置を用いると、液晶表示装置の各絵素の導
通状態を検知して液晶表示装置のスイツチング素
子の特性の検査を正確に行うことができる。この
検査結果に基づき、不良原因の究明、さらには製
造工程の改善を施し、品質の向上を図ることがで
きる。また、本発明の検査装置は、被検査物であ
るアクテイブマトリクス方式の液晶表示装置の製
造工程を利用して製作することが可能であるた
め、極めて安価かつ容易に提供することができ、
実用価値の大なるものである。
【図面の簡単な説明】
第1図は本発明の1実施例である検査装置の制
御機構を含む全体のブロツク図、第2図は検査パ
ネルの一部拡大平面図、第3図は検査方法を示す
概略図、第4図は製作方法を示すための断面図で
ある。 1……検査パネル、2……液晶表示装置、3…
…絵素電極、4……検出電極、6……走査電極、
7……信号電極、8……絶縁物層、13……信号
検出回路、14……記憶装置、15……コンピユ
ーター。

Claims (1)

  1. 【特許請求の範囲】 1 マトリクス状に配列した各絵素にスイツチン
    グ素子を付加した構造を有する液晶表示装置の前
    記各スイツチング素子特性を検査する検査装置に
    おいて、マトリクス状の絵素と相似形のピツチを
    有する検出電極がマトリツクス状に配列されかつ
    該各検出電極上に絶縁物層を形成した検査パネル
    を設け、前記液晶表示装置の絵素と前記検査パネ
    ルの検出電極上の絶縁物層が接触したときに、検
    出電極、絶縁物層及び絵素電極から成るコンデン
    サーが形成され、該コンデンサーには電気的特性
    を検出する検出手段が連結されていることを特徴
    とする液晶表示装置の検査装置。 2 前記検査パネルの各検出電極にスイツチング
    素子を付加すると共に該スイツチング素子を交点
    として走査電極と信号電極を設け、走査電極に電
    圧を印加することにより該スイツチング素子を動
    作させ、検出電極に生じた信号を検出する検出手
    段を構成した特許請求の範囲第1項記載の液晶表
    示装置の検査装置。
JP21103987A 1987-08-24 1987-08-24 Inspecting device for liquid crystal display device Granted JPS6453148A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21103987A JPS6453148A (en) 1987-08-24 1987-08-24 Inspecting device for liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21103987A JPS6453148A (en) 1987-08-24 1987-08-24 Inspecting device for liquid crystal display device

Publications (2)

Publication Number Publication Date
JPS6453148A JPS6453148A (en) 1989-03-01
JPH0584916B2 true JPH0584916B2 (ja) 1993-12-03

Family

ID=16599358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21103987A Granted JPS6453148A (en) 1987-08-24 1987-08-24 Inspecting device for liquid crystal display device

Country Status (1)

Country Link
JP (1) JPS6453148A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100743417B1 (ko) * 2003-05-26 2007-07-30 닛뽕소다 가부시키가이샤 투명도전막 부착 투광성 기판

Also Published As

Publication number Publication date
JPS6453148A (en) 1989-03-01

Similar Documents

Publication Publication Date Title
US4930874A (en) Liquid crystal display device
US6028442A (en) Test circuit for identifying open and short circuit defects in a liquid crystal display and method thereof
US5473261A (en) Inspection apparatus and method for display device
JP2506840B2 (ja) アクティブマトリックスアレイの検査方法
US20060092679A1 (en) Array substrate, method of inspecting the array substrate and method of manufacturing the array substrate
JPH07120694B2 (ja) 液晶表示装置の検査装置及びその検査方法
JPH0584916B2 (ja)
WO2004109374A1 (ja) アレイ基板の検査方法およびアレイ基板の検査装置
JPH01201133A (ja) 液晶表示装置の検査装置
JP3014915B2 (ja) 多面取り薄膜トランジスタアレイ基板及びその検査方法
JP3010712B2 (ja) アクティブマトリクス基板の欠陥修復方法
JPH0259727A (ja) アクティブマトリックス基板
JPH04314032A (ja) 薄膜トランジスタの欠陥検査方法
JP2506847B2 (ja) 反射型アクティブマトリックスアレイの製造方法
KR20030076901A (ko) 박막 트랜지스터 액정표시장치 제조방법 및 이를 이용한액정표시장치
JPH02251931A (ja) アクティブマトリックスアレイ
JP2558755B2 (ja) 液晶表示パネル用セグメントドライブic
KR100911104B1 (ko) 액정표시장치용 어레이 패널의 검사패드 및 그 제조방법
KR200179140Y1 (ko) 액정표시장치
JPH06100891B2 (ja) 液晶表示装置の欠陥検査方法
JPH1020334A (ja) 液晶表示装置の検査方法およびその検査修正装置
JPH0711639B2 (ja) 薄膜トランジスタアレイの欠陥検査方法
JPH10142570A (ja) 液晶表示パネルの検査装置
JPS62188950A (ja) 液晶表示装置の検査装置
JPH0648551Y2 (ja) アクテイブマトリクス表示装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 14

Free format text: PAYMENT UNTIL: 20071203