JPH0583848U - 演算処理装置 - Google Patents
演算処理装置Info
- Publication number
- JPH0583848U JPH0583848U JP2326692U JP2326692U JPH0583848U JP H0583848 U JPH0583848 U JP H0583848U JP 2326692 U JP2326692 U JP 2326692U JP 2326692 U JP2326692 U JP 2326692U JP H0583848 U JPH0583848 U JP H0583848U
- Authority
- JP
- Japan
- Prior art keywords
- bus
- microprocessor
- arithmetic processing
- ice
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 MPUを実装した状態で、エミュレーション
を行うことができる演算処理装置を実現することを目的
にする。 【構成】 本装置は、演算処理を行うバスマスタとなり
うるマイクロプロセッサと、このマイクロプロセッサの
バスに接続されていて、マイクロプロセッサの代わりに
動作するインサーキットエミュレータが接続される接続
部と、この接続部を介して、バスに接続されたインサー
キットエミュレータと、マイクロプロセッサとの間で、
バス権の調停を行う制御部と、この制御部に、マイクロ
プロセッサ側をバスマスタにするか、インサーキットエ
ミュレータ側をバスマスタにするか、を選択する信号を
出力する選択手段と、を設けたことを特徴とする装置で
ある。
を行うことができる演算処理装置を実現することを目的
にする。 【構成】 本装置は、演算処理を行うバスマスタとなり
うるマイクロプロセッサと、このマイクロプロセッサの
バスに接続されていて、マイクロプロセッサの代わりに
動作するインサーキットエミュレータが接続される接続
部と、この接続部を介して、バスに接続されたインサー
キットエミュレータと、マイクロプロセッサとの間で、
バス権の調停を行う制御部と、この制御部に、マイクロ
プロセッサ側をバスマスタにするか、インサーキットエ
ミュレータ側をバスマスタにするか、を選択する信号を
出力する選択手段と、を設けたことを特徴とする装置で
ある。
Description
【0001】
本考案は、演算処理を行う演算処理装置に関し、マイクロプロセッサを実装し た状態で、エミュレーションを行える演算処理装置に関するものである。
【0002】
従来の演算処理装置の一例を図3に示す。 この図は、インサーキットエミュレータ(以下ICEと略す)を接続した状態 を示したものである。 図において、1は、演算処理を行う演算処理装置、2は、演算処理装置1のマ イクロプロセッサ(以下MPUと略す)の代わりに動作するICEで、MPUが 取り付けられるICソケット11に、ICE2のポッド21が取り付けられるこ とにより演算処理装置1と接続される。
【0003】
このような構成の場合、MPUの実装時に、ICソケット11を使用しない演 算処理装置では、ICEを接続できない。そのため、エミュレーションが行えな いという問題点があった。
【0004】 本考案の目的は、MPUを実装した状態で、エミュレーションを行うことがで きる演算処理装置を実現することにある。
【0005】
本考案は、演算処理を行う演算処理装置において、 演算処理を行うバスマスタとなりうるマイクロプロセッサと、 このマイクロプロセッサのバスに接続されていて、マイクロプロセッサの代わ りに動作するインサーキットエミュレータが接続される接続部と、 この接続部を介して、バスに接続されたインサーキットエミュレータと、前記 マイクロプロセッサとの間で、バス権の調停を行う制御部と、 この制御部に、マイクロプロセッサ側をバスマスタにするか、インサーキット エミュレータ側をバスマスタにするか、を選択する信号を出力する選択手段と、 を設けたことを特徴とするものである。
【0006】
このような本考案では、ICEを接続する接続部と、MPUとICEとの間で バス権の調停を行う制御部とを設けたので、MPUを実装した状態でエミュレー ションを行うことができる。
【0007】
以下図面を用いて本考案を説明する。 図1は本考案の一実施例を示した概念図である。図3と同一なものは同一符号 を付す。 図において、3は本考案の演算処理装置で、ICE2が接続されている。4は 、演算処理を行うバスマスタとなりうるMPU、5は、演算処理装置3の内部バ スに接続されていて、MPU4の代わりに動作するICE2のポッド21が接続 される接続部であるICソケットである。10は、MPU4側をバスマスタにす るか、ICE2側をバスマスタにするか、を選択する信号を出力する選択手段で あるスイッチである。 図2に図1の演算処理装置3の構成ブロック図を示す。 図において、6は、内部バス31に接続されているメモリ、7は、バス31に 接続されていて、外部装置に対する入出力インターフェース(以下I/Oと略す )、8は、バス31に接続されていて、バス権を要求する要求部であるダイナミ ックメモリアクセスコントローラ(以下DMACと略す)で、I/O7からデー タ転送の要求を受け取ると、バス権を要求し、バス権を得ると、メモリ6と、I /O7との間で、データ転送を行う。9は、スイッチ10の信号を受けて、IC ソケット5を介して、バス31に接続されたICEと、MPU4と、DMAC8 との間で、バス権の調停を行う制御部で、DMAC8によるデータ転送を、MP U4による動作において利用するか、ICEによる動作において利用するかを制 御し、ICEによる動作において利用するときは、MPU4のバス権を解放させ 続け、動作を停止させる。 BR1〜3は、バス権要求信号、BG1〜3は、バス権許可信号である。 ここで、バス権を許可するものは、MPU4であり、ICEである。
【0008】 このような装置の動作を以下で説明する。 ICソケット5にICEを接続しない、つまり、エミュレーションを行わない とき、スイッチ10は、制御部9に、DMAC8のバス権信号をMPU4側に接 続させる信号を出す。制御部9は、バス権要求信号BR1とBR2と、バス権許 可信号BG1とBG2とをそれぞれ接続する。つまり、ICEが関与しなく、演 算処理装置3は、MPU4により、動作している。 ICソケット5にICEを接続している、つまり、エミュレーションを行うと き、スイッチ10は、制御部9に、DMAC8のバス権信号をICE側に接続さ せる信号を出す。制御部9は、バス権要求信号BR1とBR3と、バス権許可信 号BG1とBG3とをそれぞれ接続する。そして、制御部9は、MPU4に、バ ス権要求信号BR1を出力する。この結果、MPU4は、バス権解放状態、つま り、停止状態になる。したがって、ICEは、MPU4の代わりに動作して、エ ミレーションを行うことができる。
【0009】
本考案によれば、ICEを接続する接続部と、ICEを接続したときに、バス 権調停機能のICEへの切り換えと、MPUの動作の停止を行うことができる制 御部とを設けたので、MPUを実装した状態でエミュレーションを行うことがで きるという効果がある。
【図1】本考案の一実施例を示した概念図である。
【図2】図1の演算処理装置3の構成ブロック図であ
る。
る。
【図3】演算処理装置の従来例を示す。
2 ICE 3 演算処理装置 4 MPU 5 ICソケット 9 制御部 10 スイッチ 31 バス
Claims (1)
- 【請求項1】 演算処理を行う演算処理装置において、 演算処理を行うバスマスタとなりうるマイクロプロセッ
サと、 このマイクロプロセッサのバスに接続されていて、マイ
クロプロセッサの代わりに動作するインサーキットエミ
ュレータが接続される接続部と、 この接続部を介して、バスに接続されたインサーキット
エミュレータと、前記マイクロプロセッサとの間で、バ
ス権の調停を行う制御部と、 この制御部に、マイクロプロセッサ側をバスマスタにす
るか、インサーキットエミュレータ側をバスマスタにす
るか、を選択する信号を出力する選択手段と、を設けた
ことを特徴とする演算処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2326692U JPH0583848U (ja) | 1992-04-13 | 1992-04-13 | 演算処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2326692U JPH0583848U (ja) | 1992-04-13 | 1992-04-13 | 演算処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0583848U true JPH0583848U (ja) | 1993-11-12 |
Family
ID=12105804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2326692U Pending JPH0583848U (ja) | 1992-04-13 | 1992-04-13 | 演算処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0583848U (ja) |
-
1992
- 1992-04-13 JP JP2326692U patent/JPH0583848U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0583848U (ja) | 演算処理装置 | |
JP3183311B2 (ja) | データ転送システム | |
JPS6269348A (ja) | デ−タ転送装置 | |
JPS62127962A (ja) | マイクロコンピユ−タ | |
JPH01185757A (ja) | データ転送装置 | |
JPS6337453A (ja) | バススイツチ装置 | |
JPH0594328A (ja) | デバツグ装置及びエミユレータ | |
JPH04324561A (ja) | Dma情報のポーリング制御装置 | |
JPS59201153A (ja) | スタンドアロン型画像処理システムのホスト接続方式 | |
JPS60164254U (ja) | データ転送装置 | |
JPH04117585A (ja) | マイクロコンピュータ | |
JPH04205047A (ja) | データ処理装置 | |
JPH03182954A (ja) | データ処理装置 | |
JPH0341544A (ja) | マルチバスデータ転送制御方式のデータ処理装置 | |
JPH01162316U (ja) | ||
JPH05159042A (ja) | 画像処理装置 | |
JPS63127361A (ja) | デ−タ処理装置 | |
JPH01114959A (ja) | メモリデータ転送方式 | |
JPH03160546A (ja) | バスコンバート方式のコンピュータシステム | |
JPS61251943A (ja) | デ−タ処理装置 | |
JPH01276262A (ja) | Dma装置 | |
JPH0444047U (ja) | ||
JPH0592856U (ja) | 1チップcpuの外部メモリへのdma転送制御装置 | |
JPH06223046A (ja) | バストレース実行方法 | |
JPH04165446A (ja) | バス動作設定方式 |