JPH0583225A - 時多重ハイウエイ回線指定方式 - Google Patents

時多重ハイウエイ回線指定方式

Info

Publication number
JPH0583225A
JPH0583225A JP3239643A JP23964391A JPH0583225A JP H0583225 A JPH0583225 A JP H0583225A JP 3239643 A JP3239643 A JP 3239643A JP 23964391 A JP23964391 A JP 23964391A JP H0583225 A JPH0583225 A JP H0583225A
Authority
JP
Japan
Prior art keywords
line
time
highway
timing
position information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3239643A
Other languages
English (en)
Inventor
Takashi Tabu
隆 椨
Kenichi Okabe
健一 岡部
Masaki Kira
正樹 吉良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3239643A priority Critical patent/JPH0583225A/ja
Priority to US07/948,044 priority patent/US5299187A/en
Publication of JPH0583225A publication Critical patent/JPH0583225A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】 【目的】 本発明は時多重ハイウェイにおける回線対応
部の回線指定を制御する時多重ハイウェイ回線指定方式
に関し、保守性の向上と配線数の削減を行う時多重ハイ
ウェイ回線指定方式を目的とする。 【構成】 複数の回線に対する信号が時多重ハイウェイ
による転送される時分割電子交換機において、回線に対
応して設けられる回線対応部(1)に、時分割における
回線固有の時位置情報を記憶する記憶手段(2)と、該
時位置情報から当該回線のタイミングを発生するタイミ
ング発生回路(3)とを設けてなるように構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は時分割電子交換機に係
り、さらに詳しくは時多重ハイウェイにおける回線対応
部の回線指定を制御する時多重ハイウェイ回線指定方式
に関する。
【0002】
【従来の技術】時分割電子交換機は、回線対応の音声や
データを時多重して回線対応部に伝達する時分割方式の
交換機である。この時分割方式は、物理的な線材やプリ
ント基板上のパターンを空間分割的に各回線対応部に1
対1に設ける方式にくらべると、有効利用できる利点が
ある。しかしながら、前述の時多重方式では、複数の回
線対応部での信号が一物理的信号線に対応するため、目
的の回線対応部に正確に情報を伝達し、収集するために
時多重ハイウェイのどのタイミングに該当したデータが
あるか、さらには伝送すべきデータをどの位置に挿入す
るかを通知するストローブ信号が必要である。
【0003】例えば、1回線当たり 256Kb/sの音声およ
びデータ量で、制御される回線数が128の場合、時多重
しない場合は 256Kb/sのデータ線が 128 本必要となる
が、1本当たりのビットレイトが 2.048Mb/sのデータ線
を用いる場合には、8回線分多重できるので16本です
む。また、より高速のデータ線を利用すればより少ない
信号線ですむ。
【0004】このように例えば8回線への情報が1信号
線に多重されているため、各回路に対しその回線へのデ
ータのタイミングを示す信号が必要となる。この回線に
共通な部分が、同一基板に実装される基板においては、
各ハイウェイについて1本の信号線を用意すればよい。
これは一般にフレーム同期信号(FCK)と呼ばれる。
この信号を受け、8回線に共通に設けられた制御部の内
部カウンタを装置共通部と同期させることにより各種タ
イミングを生成し、各回線に所定のデータを取り込ま
せ、また出力させることができる。回線共通部と回線対
応部間には信号線が多数必要となる(少なくとも8本)
ため、この方式はハイウェイに多重された回線が同じ基
板内に実装されている方式に適している。
【0005】図8は16のハイウェイを収容する交換機
の従来の構成図である。装置共通部CMCよりハイウェ
イ(HIGHWAY)H1〜H16とフレーム同期信号
FCK、クロックCLOCKが出力される。基板PCB
1〜PCB16はハイウェイH1〜H16に対応して設
けられ、例えばハイウェイH1は基板PCB1に加わ
る。基板PCB1上にはコントローラCTRX、タイミ
ングジェネレータTGXよりなる共通回線部とハイウェ
イから電話回線に接続する回線対応部L1〜L8が設け
られている。回線共通部は回線対応部L1〜L8に対す
るハイウェイのデータの取り込みとを行うクロックを発
生する回路であり、このクロックによって回線対応部は
ハイウェイの多重化を行っている。
【0006】図9は従来方式のタイミングチャートであ
る。単一位相のハイウェイにおいては、ハイウェイH1
〜H16に対し、8位相の同期信号を必要とする。すな
わちフレーム同期信号に対し、8倍の同期信号によって
多重化している。このため、単一回線基板を実現する場
合、回線C1〜C8に対応し、それぞれ独立したクロッ
クを発生しなくてはならない。すなわち8種類の同期信
号を発生しなくてはならない。また、単一基板である場
合、どの回線に使用するかは作成時に決定してないので
同一基板とするためには8種類の位相を発生する回路を
全てのチャンネル用に組み込まなくてはならない。ある
いは、図12に示す如く、各改選対応部に対応して前述
した回線共通部とほぼ同様の1回線分のコントローラと
タイミングジェネレータを設けなくてはならない。
【0007】一方、16本全てのハイウェイの位相が同一
であれば、 128回線当たり8本の同期信号があればよい
が、回線対応部への信号の 256Kb/sが4つの64Kb/sで構
成されている場合には、これよりも多い同期信号線が必
要となる。この4つの64Kb/sは、例えばISDNにおけ
るB1,B2,D、および制御信号の4つである。この
時には 128回線当たり32(8×4)本の同期信号が必要と
なる。
【0008】図10は4相ハイウェイのタイミングチャ
ートである。1回線分は4タイムスロットよりなり、H
1〜H4はそれぞれ位相がシフトしている。この4相に
対し図11に示す如くB1データ、B2データ、Dデー
タ、制御(C)により異なる位相を与えている。
【0009】前述したISDNにおけるB1,B2,D
および制御信号の場合には装置共通部の設計の都合上、
一般に4つの位相を設けている。この時には 128回線当
たり32(4×8)の同期信号が必要となる。
【0010】
【発明が解決しようとする課題】前述した回線共通部と
回線対応部とを同一基板上に設けたシステムは保守運用
上に問題があった。すなわち1基板、1回線でないた
め、1回線が不良となっても全ての基板を交換する等、
他の回線に影響を及ぼす問題を有していた。このため、
近年1基板に複数実装する前述した方式から、1基板に
1回線対応を実装する方式(単一回線基板方式)が望ま
れている。
【0011】この単一回線基板方式においては、単純な
接続で接続本数を最小限にすることを考慮すると、従来
の方式をそのまま適用することはできない。例えば、各
回線対応部L1〜L8は独立しているので各回線対応部
に図12に示す如くそれぞれ回線共通部と回答のコント
ローラCRLYやタイミングジェネレータTGYを設け
なくてはならない。
【0012】このように基板を単一回線に対応させて作
成すると保守の運用上効果を発生する。しかしながら、
これによってハイウェイは多重化され信号本数を削減し
ているにもかかわらず、制御用の信号線やクロック信号
線が増え、装置内の配線が煩雑となってしまう問題を有
している。
【0013】本発明は保守性の向上と配線数の削減を行
う時多重ハイウェイ回線指定方式を目的とする。
【0014】
【課題を解決するための手段】図1は本発明の原理ブロ
ック図である。本発明は複数の回線に対応する信号が時
多重ハイウェイにより転送される時分割電子交換機にお
けるものである。
【0015】回線対応部1は、1台あるいは複数設けら
れ、それぞれ回線固有の時位置情報を記憶する記憶手段
2と前記時位置情報から当該回線のタイミングを発生す
るタイミング回路と3を有する。
【0016】回線共通部4は、複数の時多重ハイウェイ
のそれぞれに固有な位置情報から、そのハイウェイに接
続される回線に対応して設けられている回線対応部で必
要とされる位置情報を発生する。
【0017】
【作用】回線対応部1内の記憶手段2はその回線がハイ
ウェイ内のどの位置に属するかを記憶し、タイミング回
路3はその位置に対応したストローブ信号を発生する。
この発生により時多重に対する位置を回線対応部対応で
確定することができる。
【0018】さらに1タイムスロットが複数より構成さ
れる場合には、回線共通部4より発生するタイミングに
よりそれぞれ回線対応部1をひとまとめとする時位置情
報を発生する。
【0019】回線対応部1内にそれぞれの回線に対応す
る位置情報を記憶させるので、基本クロックのみ加える
ことにより目的の位置のタイミングを得ることができ、
また1回線当たり複数のタイミングを必要とするときに
は、回線共通部4により共通に与えることができる。
【0020】
【実施例】以下、図面を用いて本発明を詳細に説明す
る。図2は本発明の第1の実施例の構成図である。ハイ
ウェイH1はnタイムスロット、例えば8チャンネルよ
りなるものであり、回線対応回路11、ロードデータ作
成回路14、カウンタ(CTR)13、タイミングジェ
ネレータ(TG)12はそれぞれ回線対応部10−1〜
10−nに設けられている。また、各回線対応部10−
1〜10−nの回線対応回路11にはハイウェイH1が
接続し、さらに1対1で回線Ph1〜Phnにそれぞれ
接続している。
【0021】位置情報PS1〜PSnは回線対応回路1
1がその目的とする位置に対応するデータを指示する
(読み出したり、挿入する)ストローブ信号を発生する
ための回路である。タイミングジェネレータ12内には
カウンタ13からの信号をもとにストローブ信号を発生
する回路が設けられている。カウンタ13は0から31を
カウントする。このカウンタにはイニシャル時及びフレ
ーム(8KHZ)タイミングでロードデータ作成回路14
が位置情報PS1〜PSnより生成したロードデータが
設定され、この値からカウントを開始する。例えば位置
情報PS1は0を指示し、位置情報PS2は28を、位置
情報PSnは4を指示した場合、それぞれカウンタには
0,28,4がロードされる(尚、図面には紙面の制約上
10以上はアルファベットで示してある。Sは28を示
す。)。
【0022】図3はこのロードとカウンタのタイミング
チャートでありカウントを開始する際、0,28,4をそ
れぞれロードしている。1チャンネルは4タイムスロッ
トよりなり、合計順次0〜V(31)まで(アルファベ
ットは10〜31を表わす)ある。この繰り返しによ
り、初期にロードされた位置から回線対応回路11が動
作し、各回路は同一回路であってもイニシャル時に設定
が異なるので、同一ハイウェイ上の異なる位置のタイミ
ングを基板単位で発生することができる。尚、カウンタ
13、タイミングジェネレータ12の他の動作において
は従来と同様である。
【0023】前述した動作をまとめると、1ハイウェイ
に収容される各単一回線基板にバックボードより異なっ
た(固有の)位置情報をあたえ、これとそれらに共通な
同期信号より単一回線基板内のカウンタをその回線対応
部用のデータに同期させている。そして装置内単一位相
ハイウェイの場合には8種類(3ビット)の位置情報、
4相ある場合には32種類(5ビット)の位置情報とす
る。
【0024】単一位相ハイウェイの場合を例にして、以
下説明する。例えば、2.048Mb/sの転送レイトのフレー
ムが32個の8ビットからなるTS(TS:Time Slot )
で1フレームを構成しているとする。さらに1frame は
8KHz 周期とする。8回線でのこのハイウェイを使用す
る場合、位置情報は8種類例えば0〜7用意する。32タ
イムスロットを8に分けるとそれぞれ4TSとなるの
で、4TS(4タイムスロット)刻みのオフセットを設
ける。同期信号がきた時に、0番目の位置は0をカウン
タにセット、1番目の位置は32-4×1 =28を、2番目の
位置は32-4×2 =24を、以下同様にセットする。それに
より、それぞれの回線用のデータを受信したり送信する
とき、それぞれのカウンタは0となり同期が取れる。カ
ウンタにロードする値は1フレーム当たりのタイムスロ
ット数をm、1回線当たりのタイムスロット数をkとす
るならばロード値=m−k×回線NO.となる。
【0025】図2の本発明の第1の実施例においてはハ
イウェイが4相の場合は32種(5ビット)の位置情報を
回線対応部に与える必要がある。この場合それぞれの各
相内のチャンネルは、位置は同期信号からの相対的位置
は同じであるので、各群に異なる同期信号を与えるとに
より、その群内の回路構成は同一にすることができる。
これを第2の実施例に示す。
【0026】例えば、1装置あたりハイウェイが4相あ
るような場合、複数回線について回線共通部21を設け
る。そして、例えば32種類必要なケースでは先ずこの回
線共通部で2ビットの位置情報から1タイムスロット刻
みでずらした同期信号を生成する。それを配下の回線対
応部に出力する。そして回線対応部はその同期信号およ
び3ビットの位置情報をもとに、4タイムスロット刻み
でタイミングを生成する。
【0027】図4は本発明のこの第2の実施例の構成図
である。ハイウェイH1は位相P1であり第1グループ
G1に接続される。第1グループG1は回線対応部10
−1〜10−8よりなり、それぞれ位置情報PS0〜P
S7が加わる。また、ハイウェイH2〜H4においても
同様である。なお、このグループG1〜G4は図2の構
成の回線対応部からなる。
【0028】それぞれのグループG1〜G4は図5に示
す如く回線共通部21で作成される同期信号SYN1〜
SYN4の位相が1タイムスロット分それぞれずれてシ
フトしている。このシフトは位置情報PP0〜PP3に
よって指示される。このような構成とすることにより、
少ない同期信号線で例えば 128チャンネルの回線を交換
接続することができる。尚、前述した方式は、4TS刻
みでタイミングを作成しているがこれに限らず他のタイ
ミングでも同様である。
【0029】本発明においては、 128回線であっても1
本の同期信号で構成することができる。しかし1本あた
り 128回線が接続されたバス構造となっている。このよ
うな個数の回線対応部で共通となる信号線は障害要因が
多く(各回線対応部の入力が障害となりえる)障害率は
高くなり、また、障害時の影響範囲は広い。このため同
一信号であっても別々の信号線や出力ゲートにわけ信頼
性の向上を図る。例えば信頼度上8回線につき1本と
し、16本する。
【0030】一方、単一回線基板方式の場合は小型基板
が用いられ、小型であるがゆえに実装効率のため変則的
な実装方式が用いられる(例えば引き出し形状)。装置
共通部が回線対応部とは別の場所に実装された場合、装
置共通部と回線対応部とを結ぶケーブルが必要となる
が、信頼性を考慮した場合ケーブル線数が多くなってし
まう。同一内容の信号が装置共通部から1本だけ回線対
応部へ接続し、そこでは入力1入力ゲートで受け、複数
のゲートにより回線対応部に分配する。これによりケー
ブルを最小限にしつつ、高信頼性とすることができる。
【0031】図6は実装と引き出し部の関係図、図7は
引き出し部の構成図である。装置共通部22と複数の回
線対応部を有する実装部(引き出し部)23とはケーブ
ル24によって接続している。ハイウェイと同期信号線
においては、1つの回線対応部が故障した場合、そのハ
イウェイ全てが不良となることがある。クロックの入力
回路が不良となった場合、同じくその同一のハイウェイ
の回線対応部内のみ不良とするようにするため、同期信
号をハイウェイ対応で例えば8チャンネル分のハイウェ
イに分割している。バッファ回路25はバッファBF0
によって同期信号をまず取り込み、それをバッファ回路
BF1〜BFnに分割し、それぞれのハイウェイに対応
させて出力している。この場合、1つの回路が故障して
も最大1ハイウェイ分の故障ですみ、被害の拡張を少な
くすることができる。
【0032】
【発明の効果】以上述べた如く本発明によれば、接続線
数を最小限にしつつも高信頼性を保った時多重ハイウェ
イ回線指定方式を得ることができる。
【図面の簡単な説明】
【図1】本発明の原理ブロック図である。
【図2】本発明の第1の実施例の構成図である。
【図3】ロードのタイミングチャートである。
【図4】本発明の第2の実施例の構成図である。
【図5】第2の実施例のタイミングチャートである。
【図6】実装と引き出し部の関係図である。
【図7】引き出し部の構成図である。
【図8】従来の構成図である。
【図9】従来方式のタイミングチャートである。
【図10】4相ハイウェイのタイミングチャートであ
る。
【図11】4相ハイウェイのタイミングチャートであ
る。
【図12】従来の単一回路共通対応図である。
【符号の説明】
1 回線対応部 2 記憶手段 3 タイミング回路 4 回線共通部

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 複数の回線に対応する信号が時多重ハイ
    ウェイにより転送される時分割電子交換機において、 回線に対応して設けられる回線対応部(1)に、時分割
    における回線固有の時位置情報を記憶する記憶手段
    (2)と、該時位置情報から当該回線のタイミングを発
    生するタイミング発生回路(3)とを設けてなることを
    特徴とする時多重ハイウェイ回線指定方式。
  2. 【請求項2】 前記タイミング回路(3)は時多重ハイ
    ウェイが収容する回線分の値をカウントするカウンタを
    備え、前記記憶手段(1)で記憶する時位置情報をロー
    ドしてカウントを開始することを特徴とする請求項1記
    載の時多重ハイウェイ回線指定方式。
  3. 【請求項3】 複数の回線に対応する信号が時多重ハイ
    ウェイにより転送される時分割電子交換機において複数
    の時多重ハイウェイのそれぞれに固有な位置情報から該
    ハイウェイに接続され回線に対応して設けられる回線対
    応部(1)群で必要とされる共通のタイミング信号を加
    える回線共通部(4)を設け、 前記回線対応部(1)は、時分割における回線固有の時
    位置情報を記憶する記憶手段(1)と該時位置情報から
    当該回線のタイミングを発生するタイミング発生回路
    (3)とを有することを特徴とする時多重ハイウェイ回
    線指定方式。
  4. 【請求項4】 装置制御部の出力は1対nの1入力多出
    力のバッファ回路を介して複数の前記回線共通部(4)
    に入力されることを特徴とする請求項3記載の時多重ハ
    イウェイ回線指定方式。
JP3239643A 1991-09-19 1991-09-19 時多重ハイウエイ回線指定方式 Pending JPH0583225A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3239643A JPH0583225A (ja) 1991-09-19 1991-09-19 時多重ハイウエイ回線指定方式
US07/948,044 US5299187A (en) 1991-09-19 1992-09-21 Time-multiplexed highway line designating system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3239643A JPH0583225A (ja) 1991-09-19 1991-09-19 時多重ハイウエイ回線指定方式

Publications (1)

Publication Number Publication Date
JPH0583225A true JPH0583225A (ja) 1993-04-02

Family

ID=17047765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3239643A Pending JPH0583225A (ja) 1991-09-19 1991-09-19 時多重ハイウエイ回線指定方式

Country Status (2)

Country Link
US (1) US5299187A (ja)
JP (1) JPH0583225A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2867814B2 (ja) * 1992-10-19 1999-03-10 日本電気株式会社 デジタルデータ受信回路
JP2002051031A (ja) * 2000-08-04 2002-02-15 Nec Corp 同期データ伝送装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5848592A (ja) * 1981-09-18 1983-03-22 Nippon Telegr & Teleph Corp <Ntt> 複合集線方式
JPS61128641A (ja) * 1984-11-27 1986-06-16 Nec Corp デ−タ分配回路
US4891808A (en) * 1987-12-24 1990-01-02 Coherent Communication Systems Corp. Self-synchronizing multiplexer
JPH0785592B2 (ja) * 1989-01-27 1995-09-13 富士通株式会社 交換機におけるデータ線切替方式

Also Published As

Publication number Publication date
US5299187A (en) 1994-03-29

Similar Documents

Publication Publication Date Title
JP2804975B2 (ja) データの伝送を同期化する方法およびシンクロナイザ
US5857113A (en) Multiprocessor system assigning system function to each processor in accordance with delay function and maintaining the system function assignment after the system is rebooted
EP0214783A2 (en) Digital transmisson including add/drop module
JPH07154883A (ja) 複数個のデータフレーム中に可変データを挿入する装置と方法
JPH0583225A (ja) 時多重ハイウエイ回線指定方式
EP0186912B1 (en) System for controlling a change of sequence order of channel data
JPH0342759B2 (ja)
US5257260A (en) Expanding switching capability of a time division communication system by multiplexing groups of circuits into successions
JPH0356519B2 (ja)
JP3455474B2 (ja) ディジタル交換装置およびその装置のデータ交換方法
WO2004023319A1 (en) Switching arrangement including time-slot buses and several buffers
JPS6248143A (ja) デジタル信号結合装置
JPH06311574A (ja) 網同期制御方法
US5592479A (en) Time switching device having identical frame delay and a method thereof in a full-electronic exchange
JPS60130947A (ja) 通話路同期接続方式
JPS6248142A (ja) デジタル フレ−ム フオ−マツト器
JP2553302B2 (ja) タイムスロット入替装置
JPH01161941A (ja) 汎用モジュール内伝送方式
JPS58151745A (ja) ル−プ式デ−タハイウエイの同期装置
JPH01161931A (ja) 時分割多重通信方式
JPH04199925A (ja) シリアル情報転送方法
JPH06350551A (ja) Tsa回路
JPH09219689A (ja) 電子交換機の通話路系装置とタイムスロット割付方法
JPH04226500A (ja) 頭出し機能付時分割多重トーキー送出装置
JPS63184426A (ja) デ−タ多重・分離方式

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20001003