JPH0356519B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は時分割交換機、より具体的には、回線
と時分割通話路ネツトワークとの間にあつて両者
をインタフエースする端末制御回路を含む時分割
交換機の端末制御装置に関するものである。

（従来の技術） 周知のように時分割交換方式におけるライン回
路やトランク回路などの端末制御回路は、加入者
線または中継線などの回線と時分割通話路ネツト
ワークとの間にあつて、各回線に固有に割り当て
られたタイムスロツトすなわち時分割チヤネルに
おいて通信データを送受信することによつて両者
をインタフエースしている。

たとえば、所定の基本回路数の端末制御回路が
１つのパツケージにモジユールとして搭載された
端末制御回路パツケージでは、それが接続される
時分割通話路ネツトワークから制御に必要な制御
信号を受けて様々なタイミング信号を発生するタ
イミング作成回路もこれに搭載されている。この
ような回路を搭載した端末制御回路パツケージを
必要回線数に応じて搭載し、ネツトワークおよび
回線に接続して交換装置が構成される。

（発明が解決しようとする問題点） しかし現実には、交換装置が導入される局情に
応じて、必ずしも前述の所定の基本回路数の整数
倍の回線数が実装されるとは限らず、種々の条件
に応じて、空きの、すなわち回線が収容されない
かまたは未実装の端末制御回路が生じていた。従
来の交換装置では、そのような空きの端末制御回
路についても時分割ネツトワークのデータハイウ
エイに空きチヤネルが割り当てられていた。

この使用されないチヤネルは、他のパツケージ
の端末制御回路で使用することができないため、
ハイウエイ全体としてのチヤネル使用効率が低下
していた。つまり、空きチヤネルが存在するにも
かかわらず他の端末制御回路にこれを割り当てる
ことができないので、システム全体として収容可
能なチヤネル数が不足する結果を招いていた。

本発明はこのような従来技術の欠点を解消し、
装置全体として高いチヤネル使用効率が実現され
る時分割交換機の端末制御装置を提供することを
目的とする。

（問題点を解決するための手段） 本発明は上述の問題点を解決するために、所定
数以下の端末制御回路と、制御信号を受けて端末
制御回路がハイウエイのチヤネルを時分割使用す
るように端末制御回路を制御するタイミング手段
とが搭載された複数の回路搭載単位と、ハイウエ
イに応動して制御信号を発生する制御信号発生手
段とを含む時分割交換機の端末制御装置におい
て、制御信号は少なくとも、前記所定数に等しい
チヤネル数の期間に同期した第１の同期信号と、
前記所定数と回路搭載単位に搭載された端末制御
回路の数との差に等しいチヤネル数の期間だけ第
１の同期信号から位相がずれた第２の同期信号
と、前記所定数に等しいチヤネル数の期間だけ互
いに位相がずれてタイミング手段を起動するため
の複数の起動信号とを含み、複数の回路搭載単位
にわたつて端末制御回路を所定数で群分けした各
群に含まれる１つの回路搭載単位のタイミング信
号発生手段には、第１の同期信号と起動信号のう
ち対応するものとを供給し、これらの群のうち残
りの回路搭載単位が含まれるものにおいて、残り
の回路搭載単位のタイミング発生手段には第２の
同期信号と前記対応する起動信号とを供給する時
分割交換機の端末制御装置を特徴とする。

（作用） 本発明によれば、所定数より少ない端末制御回
路が搭載された回路搭載単位は、同様の他の回路
搭載単位と共通の群を構成し、それらのうち前者
には第１の同期信号を、また後者には少なくとも
第２の同期信号を供給している。また起動信号
は、各群ごとにそれに含まれる回路搭載単位に共
通に対応するものが供給される。したがつて、こ
のような群分けにより各端末制御回路はチヤネル
に空きが生じないようにハイウエイに収容され、
割り当てられたチヤネルでデータの送受信が行な
われる。したがつて、実装回路数が異なる端末制
御回路搭載単位が同一ハイウエイに混在収容され
ても、空きチヤネルが生ずることがなく、データ
ハイウエイの使用効率が高い。

（実施例） 次に添付図面を参照して本発明による時分割交
換機の端末制御装置の実施例を詳細に説明する。

第２図を参照すると、本発明の実施例に適用さ
れる端末制御回路の搭載単位の例が示されてい
る。この端末制御回路搭載単位の一例として端末
制御回路パツケージ１０は、タイミング作成回路
１２と端末制御回路１４とを有し、これらが１枚
の電子回路基板に搭載されている。端末制御回路
１４は、本実施例では４回路分搭載されている。

タイミング作成回路１２は、端末制御回路パツ
ケージ１０が搭載される時分割交換機の時分割通
信路ネツトワーク（NW）１００（第１図）に接
続され、制御信号CLK，SYN，およびPKGをそ
れぞれ端子２０に受けて様々なタイミング信号を
形成し、出力端子２２，２４，２６および２８に
出力する回路である。

第３図からわかるように、制御信号CLKは、
ネツトワーク１００から送られるネツトワークデ
ータの各ビツトに同期したクロツク信号である。
同SYNは、ネツトワーク１００から送られるネ
ツトワークデータの先頭を示す信号である。また
同PKGは、当パツケージ１０が付勢されている
ことを示す信号である。信号線２２，２４，２６
および２８は、それぞれ対応する端末制御回路１
４がネツトワーク１００とデータを送受信する期
間を規定するデータ送受信同期信号である。な
お、以降の図において、信号は対応する信号線の
参照符号で示すものとする。信号線３０にはビツ
トクロツクが供給される。

これらの信号線２２，２４，２６および２８
は、端末制御回路１４の＃１，＃２，＃３および
＃４にそれぞれ接続され、また信号線３０は各端
末制御回路１４に接続されている。端末制御回路
１４は、たとえばライン回路またはトランク回路
として機能し、その一方のポート３２は、変成器
３４を介して、加入者線または中継線などの回線
３６に接続される。また他方のポート３８は、各
回路１４で共通に端子３８に接続されている。端
子３８は、ネツトワーク１００のハイウエイに接
続され、ハイウエイデータDATAを送受信する。
これからわかるように端末制御回路１４は、タイ
ミング作成回路１２から供給されるタイミング信
号によつてハイウエイデータDATAと回線３６
とをインタフエースする機能を有する。

第３図からわかるように本実施例では、データ
DATAは８ビツトからなり、１つのパツケージ
１０に割り当てられた信号PKGの期間（後述の
T2、第４図）が４つの端末制御回路１４で時分
割使用されている。

第１図を参照すると、このようなパツケージ１
０が６枚実装されてネツトワーク１００に接続さ
れた本発明の実施例が示されている。なお以降に
説明する図において、第２図に示す要素と同じ構
成要素は同一の参照符号で示されている。

この実施例では、同図における左側２枚のパツ
ケージ１０がライン回路（LC）＃１および＃２
として機能し、各パツケージ１０とも４回路実装
されている。すなわちそれらのパツケージ＃１お
よび＃２は、それぞれに含まれる端末制御回路１
４に４回路とも加入者線が収容され、ライン回路
として機能している。またそれらの右側４枚のパ
ツケージ１０は、トランク回路（TRK）＃１〜
＃４として機能し、各パツケージ１０とも２回路
実装されている。すなわちそれらのパツケージ
＃１〜＃４は、それぞれに含まれる２回路の端末
制御回路１４に中継線が収容され、トランク回路
として機能している。

各パツケージ１０のクロツク端子１６は、ネツ
トワーク１００のCLK端子１０２に共通に接続
されている。またパツケージLC＃１，LC＃２，
TRK＃１およびTRK＃３の同期信号端子１８は
ネツトワーク１００のSYNA端子１０４に共通
に接続され、パツケージTRK＃２およびTRK
＃４の同期信号端子１８はネツトワーク１００の
SYNB端子１０６に共通に接続されている。本
実施例ではネツトワーク１００は、第４図に示す
ように、端子１０４にはネツトワーク１００から
送られるネツトワークデータの先頭を示す同期信
号、すなわち主同期信号SYNAを出力し、端子
１０６には信号SYNAを２チヤネル期間T1（第４
図）だけ遅延させた副同期信号SYNBを出力す
るように構成されている。

パツケージLC＃１およびLC＃２のPKG端子２
０は、ネツトワーク１００のPKG１端子１０８
およびPKG２端子１１０にそれぞれ接続されて
いる。パツケージTRK＃１およびTRK＃２の
PKG端子２０は、ネツトワーク１００のPKG３
端子１１２に共通に接続されている。同様にパツ
ケージTRK＃３およびTRK＃４のPKG端子２
０は、ネツトワーク１００のPKG４端子１１４
に共通に接続されている。パツケージ起動信号
PKG１〜PKG４は、第４図に示すように、４チ
ヤネル期間２T1だけ相互に位相がずれたタイミ
ングでネツトワーク１００から供給される。

さらに、各パツケージ１０のデータ端子３８
は、ネツトワーク１００のDATA端子１１６に
共通に接続されている。第４図から明らかなよう
に、本実施例では１ハイウエイ当り１６のチヤネ
ルCH１〜CH１６が割り当てられている。より
詳細には、これらのチヤネルのうち、CH１〜
CH４はライン回路LC＃１に、CH５〜CH８は
ライン回路LC＃２に、CH９およびCH１０はト
ランク回路TRK＃１にCH１１およびCH１２は
トランク回路TRK＃２に、CH１３およびCH１
４はトランク回路TRK＃３に、またCH１５およ
びCH１６はトランク回路TRK＃４にそれぞれ割
り当てられている。

これからわかるように、本実施例では、データ
ハイウエイの１フレームが１６のチヤネルに分割
され、各パツケージ１０は、４つの端末制御回路
１４で１つの群を構成するように群分けされてい
る。したがつて、トランクパツケージTRK＃１
〜TRK＃４は、それら２枚ずつで１群を構成し
ている。つまり、パツケージ起動信号PKG−は
２枚のトランクパツケージで共通に供給され、各
群のうち一方のパツケージには主同期信号
SYNAが、また他方のパツケージには副同期信
号SYNBが供給される。

この例では、４回路実装のパツケージと２回路
実装のパツケージの２種類のパツケージしか存在
しないので、副同期信号SYNBが１種類しかな
く、主同期信号に対する位相差は、各群に収容可
能な端末制御回路１４の数、すなわちこの例では
「４」と、実際に搭載されている端末制御回路１
４の数、すなわちこのトランクパツケージの例で
は「２」との差、すなわち「２」に等しいチヤネ
ル数の期間T1に設定されている。

このようなチヤネル割当ては、本実施例の次の
ような動作にて実現される。ネツトワーク１００
はまず、パツケージ起動信号PKG1を高レベルに
してパツケージLC＃１を起動する。これととも
に同期信号SYNAが付勢され、これに応動して
パツケージLC＃１のタイミング回路１２は、４
つの送受信同期信号２２，２４，２６および２８
を順次高レベルにして端末制御回路１４を＃１か
ら＃４まで順次付勢する。これによつて、このパ
ツケージに実装されている４つの端末制御回路１
４は順次、ハイウエイのチヤネルCH１からCH
４までついて回線３６との間でデータDATAの
送受信を行なう。

次にネツトワーク１００はパツケージ起動信号
PKG２を高レベルにしてLC＃２を起動する。
これとともに同期信号SYNAが付勢され、これ
に応動してパツケージLC＃２は前述のパツケー
ジLC＃１の場合と同様にして、ハイウエイのチ
ヤンネルCH５からCH８までについて回線３６
との間でデータDATAの送受信を行う。

次にネツトワーク１００は、パツケージ起動信
号PKG３を高レベルにしてパツケージTRK＃１
とTRK＃２を起動する。その際まず、パツケー
ジTRK＃１には同期信号SYNAが入力され、さ
らに２チヤネル期間経過後パツケージTRK＃２
には副同期信号SYNBが入力される。まずパツ
ケージTRK＃１では、同期信号SYNAに応動し
てタイミング回路１２が４つの送受信同期信号２
２，２４，２６および２８を順次高レベルにす
る。しかし同パツケージ１０には、本実施例では
２つの端末制御回路１４を＃１および＃２が実装
されている。そこで先の２つの同期信号２２およ
び２４に応動して＃１と＃２の端末制御回路１４
は順次、ハイウエイのチヤネルCH９とCH１０
について回線３６との間でデータDATAの送受
信を行なう。

次にパツケージTRK＃２では、副同期信号
SYNBに応動してタイミング回路１２が４つの
送受信同期信号２２，２４，２６および２８を順
次高レベルにする。同パツケージTRK＃２には、
パツケージTRK＃１と同様に本実施例では２つ
の端末制御回路１４を＃１および＃２が実装され
ている。そこで先の２つの同期信号２２および２
４に応動して＃１と＃２の端末制御回路１４は順
次、ハイウエイのチヤネルCH１１とCH１２に
ついて回線３６との間でデータDATAの送受信
を行なう。

次にネツトワーク１００は、パツケージ起動信
号PKG４を高レベルにしてパツケージTRK＃３
とTRK＃４を起動する。前述と同様にして、パ
ツケージTRK＃３には同期信号SYNAが、また
パツケージTRK＃４には副同期信号SYNBが入
力する。パツケージTRK＃３およびTRK＃４に
はやはり、それぞれ２回路の端末制御回路１４し
か実装されていない。そこで、パツケージTRK
＃１およびTRK＃２の場合と同様にして、パツ
ケージTRK＃３ではチヤネルCH１３およびCH
１４に対して、またパツケージTRK＃４ではチ
ヤネルCH１５およびCH１６に対して回線３６
との間でデータDATAの送受信が行なわれる。

このようにして順次、パツケージLC＃１，LC
＃２，TRK＃１〜TRK＃４に実装されている各
端末制御回路１４についてハイウエイチヤネル
CH１〜CH１６でデータDATAの送受信が行な
われる。

なお、ここで説明した実施例は本発明を説明す
るためのものであつて、本発明は必ずしもこれに
限定されるものではなく、本発明の精神を逸脱す
ることなく当業者が可能な変形および修正は本発
明の範囲に含まれる。

たとえば、図示の実施例では４回路収容された
パツケージLC＃１などと２回路収容されたパツ
ケージTRK＃１などとを同一のハイウエイに混
在収容するものであつた。本発明はこのような数
に限定されず、他のいかなる回路収容数の装置に
も有効に適用される。

たとえば１６回路収容のパツケージ、８回路収
容のパツケージ、６回路収容のパツケージ、４回
路収容のパツケージ、２回路収容のパツケージ、
１回路収容のパツケージ等、任意の収容回路数の
パツケージを混在実装して同一ハイウエイに収容
してもよい。その場合、それらの収容回路数の種
別に応じた種類の副同期信号をネツトワークで形
成し、対応するパツケージに供給するように構成
される。

これらの副同期信号は、搭載するパツケージの
収容回路数の差に応じたチヤネル数の期間だけ主
同期信号を遅延させて形成される。たとえば１６
回路収容のパツケージと８回路収容のパツケージ
を混在させる場合は、８チヤネル期間だけ位相の
シフトした２つの同期信号を供給するように構成
すればよい。また、８回路収容のパツケージと２
回路収容のパツケージを混在させる場合は、主同
期信号に対して６チヤネル期間だけ位相の遅延し
た副同期信号を発生するように構成すればよい。

比較のために、第５図に示す従来の構成例で
は、４枚の端末制御回路パツケージ１０がネツト
ワーク１００に接続され、それらのうちパツケー
ジLC＃１およびLC＃２には端末制御回路１４が
４回路、またパツケージTRK＃１およびTRK
＃２には端末制御回路１４が２回路収容されてい
る。これからわかるように従来の構成では、本発
明の実施例と異なり、各パツケージ１０にはすべ
て１種類の同期信号SYNが供給され、また、２
回路しか実装されていないパツケージTRK＃１
およびTRK＃２についても４回路実装されてい
るパツケージLC＃１およびLC＃２と同様に、そ
れぞれ固有のパツケージ起動信号PKG１〜PKG
４が供給されている。

したがつて、第６図のタイムチヤートからわか
るように、パツケージTRK＃１およびTRK＃２
についてもパツケージLC＃１およびLC＃２と同
様のチヤネル期間T1が割り当てられる。したが
つて、２回路しか実装されていないパツケージ
TRK＃１およびTRK＃２については、チヤネル
CH１１、CH１２およびCH１５，CH１６が空
きのまま放置され、チヤネル効率が低い。本実施
例では、このような空きチヤネルが生ずることな
く、効率的にハイウエイを使用することができ
る。

このように本実施例では、各チヤネルを空きが
生じないようにハイウエイに割り当てることがで
きる。したがつて、実装回路数が異なる端末制御
回路パツケージが同一ハイウエイに混在収容され
ても、空きチヤネルが生ずることがなく、データ
ハイウエイの使用効率が高い。

これによつて、交換システム全体の必要ネツト
ワーク容量を最小にすることができ、ネツトワー
クを構成するハードウエアの量が削減され、ひい
てはそのための制御装置を含むシステム全体の構
成も簡略化される。また、このような空きのない
チヤネル割当てのために、ネツトワークを制御す
る交換制御プログラムも各チヤネルを連続的に取
り扱うことができる。したがつてそのプログラム
構成も簡略化される。

（発明の効果） このように本発明では、各チヤネルを空きが生
じないようにハイウエイに割り当てることができ
る。したがつて、実装回路数が異なる端末制御回
路パツケージを同一ハイウエイに効率的に混在収
容することができ、データハイウエイの使用効率
が高い。

【図面の簡単な説明】

第１図は、第２図に示す端末制御回路パツケー
ジがネツトワークに接続された本発明の実施例を
示すブロツク図、第２図は本発明の実施例に適用
される端末制御回路パツケージの例を示す機能ブ
ロツク図、第３図は、第２図に示す回路の各部に
現われる信号波形を示す波形図、第４図は、第１
図に示す回路の動作を説明するためのタイミング
波形図、第５図は従来技術による端末制御装置の
構成例を示す第１図と同様の図、第６図は、第５
図に示す装置の動作を示す第４図と同様のタイミ
ング波形図である。 主要部分の符号の説明、１０……端末制御回路
パツケージ、１２……タイミング作成回路、１４
……端末制御回路、１８……同期信号端子、２０
……パツケージ起動信号端子、１００……ネツト
ワーク。

Claims (1)

1. 【特許請求の範囲】 １ 回線を制御する所定数以下の端末制御回路
   と、制御信号を受け、該端末制御回路がハイウエ
   イのチヤネルを時分割使用するように該端末制御
   回路を制御するタイミング手段とが搭載された複
   数の回路搭載単位と、 前記ハイウエイに応動して前記制御信号を発生
   する制御信号発生手段とを含む時分割交換機の端
   末制御装置において、 前記制御信号発生手段は、 少なくとも、前記所定数に等しいチヤネル数の
   期間に同期した第１の同期信号と、前記所定数と
   該回路搭載単位に搭載された端末制御回路の数と
   の差に等しいチヤネル数の期間だけ第１の同期信
   号から位相がずれた第２の同期信号と、前記所定
   数に等しいチヤネル数の期間だけ互いに位相がず
   れて前記タイミング手段を起動するための複数の
   起動信号とを前記制御信号として発生し、 該複数の回路搭載単位にわたつて端末制御回路
   を前記所定数で群分けした各群に含まれる１つの
   回路搭載単位のタイミング信号発生手段には、第
   １の同期信号と前記起動信号のうち対応するもの
   とを供給し、 前記群のうち残りの回路搭載単位が含まれるも
   のにおいて、該残りの回路搭載単位のタイミング
   発生手段には第２の同期信号と前記対応する起動
   信号とを供給することを特徴とする時分割交換機
   の端末制御装置。