JPH07154883A - 複数個のデータフレーム中に可変データを挿入する装置と方法 - Google Patents

複数個のデータフレーム中に可変データを挿入する装置と方法

Info

Publication number
JPH07154883A
JPH07154883A JP6214332A JP21433294A JPH07154883A JP H07154883 A JPH07154883 A JP H07154883A JP 6214332 A JP6214332 A JP 6214332A JP 21433294 A JP21433294 A JP 21433294A JP H07154883 A JPH07154883 A JP H07154883A
Authority
JP
Japan
Prior art keywords
time slots
data
sets
frames
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6214332A
Other languages
English (en)
Inventor
John S Helton
スティーブン ヘルトン ジョン
Stephen R Peck
リチャード ペック ステファン
Floyd C Wolverton
クレイグ ウォルバートン フロイド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc, AT&T Corp filed Critical American Telephone and Telegraph Co Inc
Publication of JPH07154883A publication Critical patent/JPH07154883A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0421—Circuit arrangements therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/08—Intermediate station arrangements, e.g. for branching, for tapping-off
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S370/00—Multiplex communications
    • Y10S370/901—Wide area network
    • Y10S370/902—Packet switching
    • Y10S370/903—Osi compliant network
    • Y10S370/907—Synchronous optical network, SONET

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 【目的】 交換装置を介して通信されている各データフ
レーム中に挿入されるべきバイトを生成する為に、２個
のデータ源を具備する装置を提供する。 【構成】 交換装置を制御する手段と、この制御手段に
よって初期設定される際に、前記複数のフレームの全フ
レームの前記複数の組のタイム・スロットの全タイム・
スロットのうち第一の指定されたタイム・スロットに第
一のデータを可変的に挿入する第一の手段と、前記制御
手段によって初期設定される際に、前記複数のフレーム
のうちの第一の指定された一部のフレームの、前記複数
の組のタイム・スロットのうちの第一の指定された一部
のタイム・スロットのうち第二の指定された一部のタイ
ム・スロット中に第二のデータを可変的に挿入する第二
の手段とを有する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、交換装置を介して通
信されているデータの複数個のフレーム中に可変データ
を挿入するための装置及び方法に関し、特に、交換され
たされたデータ・ストリームに付加プロトコル・データ
を挿入する装置及び方法に関する。
【０００２】
【従来の技術】広帯域通信ネットワーク技術では、二つ
の標準、即ち、同期光ネットワーク（synchronous opti
cal network；以下、ＳＯＮＥＴと言う）と同期ディジ
タル階層（synchronous digital hierarchy；以下、Ｓ
ＤＨと言う）とが存在する。ＳＯＮＥＴは米国における
広帯域データ・ネットワーク技術標準であるが、ＳＤＨ
はネットワーク・ノード・インタフェースに対する国際
広帯域標準として受け入れられている。今後、これらの
高速伝送標準に基づくサービスが現在の独自にクロック
されている独立同期網に基づくサービスに取って替わる
ものと思われる。
【０００３】ＳＤＨはネットワーク・ノード・インタフ
ェース、即ち、現行の独立同期信号がこの同期ディジタ
ル階層に適応される交換局に対する上記国際広帯域標準
を規定している。ＳＯＮＥＴは上記ＳＤＨの米合衆国版
下位標準である。ＳＯＮＥＴとＳＤＨとの間には相違が
有り、そのうえ、更にこれら二つの標準は共に発展して
新しい特徴が加えられつつある。ＳＤＨ内では、データ
の基本モジュールは同期トランスポート・モジュール
（synchronous transport module；以下、ＳＴＭ-１と
言う）フレームである。このＳＴＭ-１フレームはＳＤ
Ｈ階層の一次伝送ユニットであり、１５５．５２０Ｍビ
ット／秒の速度で動作する。各ＳＴＭ-１フレームはタ
イム・スロットの組を９組持ち、それら各組が２７０個
のタイム・スロットを持っている。一つのタイム・スロ
ット交換装置内で、一個のＳＴＭ-１フレームが、各ロ
ーが一組のタイム・スロットであり、各カラムはロー全
体で生じる個々のタイム・スロットの全部から成る、デ
ータ・バイトのマトリックスに変換される。この結果、
そのマトリックスは９のロー（行）と２７０のカラム
（列）で構成されるマトリックスとなっている。このＳ
ＴＭ-１フレームは、約５．１８４Ｍビット／秒の速度
のセクション・オーバヘッド（section overhead；以
下、ＳＯＨと言う）と１５０．３３６Ｍビット／秒の速
度のペイロードとで構成される。このＳＴＭ-１フレー
ムの上記ＳＯＨはＳＤＨ管理のための予備であり、上記
ペイロードには顧客によって伝送される情報が包含され
る。
【０００４】ＳＴＭペイロードは,情報をＣＣＩＴＴ勧
告Ｇ．７０９で規定されているような仮想コンテナ（vi
rtual container；以下、ＶＣと言う）の形で保持す
る。従来のディジタル・ネットワークからの独立同期信
号はバイトを挿入すること（これはまた、詰め込み（st
uffing）とも呼ばれる）により、より高いコンテナ・バ
イト伝送速度に適応される。これらの挿入機能は、上記
独立同期信号を同期網クロックへ適応させるするように
設けられている。パス・オーバヘッド（path overhea
d；以下、ＰＯＨと言う）と呼ばれる付加情報が上記コ
ンテナに加えられ、そのコンテナが一個のＶＣに変換さ
れる。上記ＰＯＨには伝送網の制御、監視及び保守を行
うための情報が包含されている。
【０００５】ＳＤＨに充分な融通性を得るために、交換
機は上記ＳＴＭ-１フレームにバイトを挿入する能力を
待たなければならない。上記充分な融通性がＳＤＨによ
って供されているものと想定すると、将来ＳＴＭ-１フ
レームを使用するために置換される必要があるバイトを
予測することは必ずしも可能ではない。更に、上記ＳＴ
Ｍ-１フレームによって予備チャネルが供され、これら
予備チャネルの使用によって将来用途におけるバイトの
挿入を適宜要求することが可能となる。更に、ＶＣのＰ
ＯＨには、一つのＳＴＭ-１マルチフレームのそれぞれ
のＳＴＭ-１フレームに詰め込むためにそれぞれのバイ
トが必要とされる。
【０００６】従来技術による装置では、挿入されるべき
それらバイトには僅かな融通性しか容認されておらず、
しかもそれら挿入されたバイトが各フレームにおいて同
一であることが必要であった。従って、将来ＳＤＨを使
用することを可能にする目的で、バイトの挿入に充分な
融通性を持つ装置に対するはっきりとした要望が存在し
ている。
【０００７】
【発明が解決しようとする課題】本発明は、交換装置を
介して通信されているデータの複数個のフレーム中に可
変データを挿入するための装置及び方法を提供すること
を目的とする。
【０００８】
【課題を解決するための手段】データの複数のフレーム
の各々に挿入されるべきバイトを生成するために二つの
相違するデータ源を具備する装置によって上述の問題が
解決され、技術的な進展が達成される。この装置は、交
換装置を制御する手段と、この制御手段によって初期設
定される際に、前記複数のフレームの全フレームの前記
複数の組のタイム・スロットの全タイム・スロットのう
ち第一の指定されたタイム・スロットに第一のデータを
可変的に挿入する第一の手段と、前記制御手段によって
初期設定される際に、前記複数のフレームのうちの第一
の指定された一部のフレームの、前記複数の組のタイム
・スロットのうちの第一の指定された一部のタイム・ス
ロットのうち第二の指定された一部のタイム・スロット
中に第二のデータを可変的に挿入する第二の手段とを有
する。
【０００９】
【作用】この装置によれば、変更が可能でプログラム可
能なデータ・パターンを多数のフレームに挿入すること
が可能になる利点が有る。コントローラのプログラム制
御の下で、第一のデータ源からのデータを選択的に多数
のフレームのうちの指定されたロー及び指定されたフレ
ーム内の指定されたタイム・スロットに書き込むことが
できる。種々のデータを各フレームの同一のカラムの別
々のローに挿入することができる。更に、それぞれのフ
レームに対し、種々のデータを上記同一のカラムの別々
のローに挿入することができる。さらにまた、同一のデ
ータを或る指定されたフレームの指定された一つのロー
及びカラムに挿入されることができる。第二のデータ源
からのデータを各フレームの一つの指定されたカラムの
各ローに書き込むことができる。
【００１０】
【実施例】図１は本件のＳＤＨプロトコルを実行するデ
ィジタル・アクセス並びにクロス接続システム（digita
l access cross-connect system；以下、ＤＡＣＳと言
う）を示す。データはタイム・スロット交換器（time s
lot interchange；以下、ＴＳＩと言う）１０１〜１０
３により、入力リンク１２０〜１２２から入力光インタ
フェース１１１〜１１３を介して各タイム・スロットに
受け取られるので、上記データは、もしそれらデータの
切り換えのために必要があれば、上記ＴＳＩ１０１〜１
０３により別のタイム・スロットに転送される。上記デ
ータはＴＳＩ１０１〜１０３から時間多重スイッチ（ti
me multiplex switch；以下、ＴＭＳと言う）１０８へ
転送される。続いて、上記データはこのＴＭＳ１０８か
らＴＳＩ１０４〜１０６のうちの適当な一つタイム・ス
ロット交換器へ転送される。ＴＳＩ１０４〜１０６か
ら、上記データは出力光インタフェース１１６〜１１８
を介して出力リンク１２３〜１２５へ転送される。入力
光インタフェース１１１〜１１３は上記ＳＴＭ-１の１
５５Ｍビット／秒の速度のシリアル・データ・ストリー
ムを、図２及び図３を用いて後述するバイト・カラム・
フォーマットに変換される。出力光インタフェース１１
６〜１１８は上記入力光インタフェース１１１〜１１３
と逆の働きを実行する。上記入力光インタフェース１１
１〜１１３及び出力光インタフェース１１６〜１１８に
は電気部品のみを利用することができる。図１に図示さ
れているＤＡＣＳ内のコントローラ１０７はこのＤＡＣ
Ｓの総合制御を行う。
【００１１】図２にＴＳＩ１０１が詳細に図示されてい
る。データがデータ入力バス２１３に受け取られると、
そのデータはカウンタ２０８によるアドレス制御の下で
データ・メモリ２０１に格納される。カウンタ２０８は
入信データのタイム・スロット列を生成する。もしバイ
トが挿入されていなければ、データ出力バス２１２上へ
伝送されたデータは経路選択メモリ２０３から供給され
るアドレスを用いてデータ・メモリ２０１から取り出さ
れたデータである。経路選択メモリ２０３から供給され
るアドレスは、データの各バイトに対し、上記の新規タ
イム・スロットを定める。
【００１２】経路選択メモリ２０３中のアドレス情報は
マイクロプロセッサ２１０によりマイクロプロセッサ・
インタフェース２０４を介して格納される。データ・メ
モリ２０１は二つの部分から成り、その一方の部分には
情報がロードされ、その他方の部分から情報が取り出さ
れるようになっている。経路選択メモリ２０３は稼働状
態にある部分と待機状態にある部分とからなる。稼働状
態にある部分は、入信データに対して現に処理されてい
るタイム・スロット番号を生成しているカウンタ２０８
の内容である、バス２１４上のアドレスによってアクセ
スされる。マイクロプロセッサ２１０はマイクロプロセ
ッサ・インタフェース２０４を介してバス２０６上へ伝
送されるアドレスを利用し、データを経路選択メモリ２
０３の待機部分に書き込む。一旦、マイクロプロセッサ
２１０によって経路選択メモリ２０３の待機部分への適
切な情報の書き込みが完了すると、マイクロプロセッサ
２１０からバス２０６を介して経路選択メモリ２０３へ
合図信号が与えられ、上記待機部分が稼働状態に切り替
えられる。
【００１３】データ源コントローラ２０９によってマル
チプレクサ（以下、ＭＵＸとも言う）２０５が制御さ
れ、三個のメモリのうち、データ出力バス２１２上への
伝送のために利用されることとなるメモリが判定され
る。もしデータがデータ出力バス２１２上へ伝送されて
いる上記データ・ストリーム中に挿入されることになっ
ていれば、このデータは代替メモリ２０２或いは経路選
択メモリ２０３から与えられる。データ源コントローラ
２０９では、代替メモリ２０２及び経路選択メモリ２０
３から受信される情報に応答してこの判断が行なわれ
る。
【００１４】引き続き、バイトが代替メモリ２０２と経
路選択メモリ２０３との何れからか挿入される仕方に関
する説明を進める前に、上記ＳＤＨプロトコルによりデ
ータの伝送が捉えられる方法を検討する必要が有る。先
に述べたように、データはＳＴＭ-１フレームの形態で
伝送される。４個のフレームが先にマルチフレームとし
て言及されている一つのスーパー・フレームに統合され
る。図３はそれら４個のフレームを図示し、特にフレー
ム０の組み立て構成を詳細に表している。一個のフレー
ムはロー３０２の如く９個のローから成っている。各ロ
ーは２７０個のタイム・スロットから成っている。この
ＳＤＨプロトコル内には図３中にカラム３０１で示され
ているカラムの概念が存在している。例えば、フレーム
０内に示されているように、カラム０は全てタイム・ス
ロット０によって構成されている。図２のデータ・メモ
リ２０１には、一時に一つのフレームの一つのローが格
納される。経路選択メモリ２０３は、或るロー中のタイ
ム・スロットをそのローがデータ・メモリ２０１からデ
ータ出力バス２１２上へ出力されているときに交換する
ために必要な制御を行う。各タイム・スロットは一バイ
トのデータまたはプロトコルから成っている。それに反
して、データ・メモリ２０１は、データ出力バス２１２
上へ送出することができる一つのローのみの情報を有し
ており、もし経路選択メモリ２０３の内容がデータとし
て利用されている場合には、データとして使用されるよ
うに指定されている各バイトがそれぞれのフレームの各
ローに反復されている。代替メモリ２０２は本発明によ
り、幾分高い融通性を有している。この融通性は図５に
関連して説明されている。
【００１５】図４は経路選択メモリ２０３のレイアウト
とその経路選択メモリ２０３に格納されているワードの
フォーマットを示している。なお、実際には経路選択メ
モリ２０３は二個の部分で構成されている。その一方の
部分は、経路選択メモリ２０３の内容を変更することが
必要とされるとき、マイクロプロセッサ２１０によって
ロードされる。その他方の部分からはアドレスやデータ
が取り出され、データ・メモリ２０１を制御するため、
或いはデータ出力バス２１２上へ伝送されるために利用
される。
【００１６】図５は代替メモリ２０２の内部の構成を詳
細に示している。図６は図５中のレジスタ・メモリ５０
８のワード・フォーマットを示し、図７の表は図６のワ
ード・フォーマットのフィールド６０１によって規定さ
れる働きを示している。代替メモリ２０２は、図３に図
示されているスーパー・フレームの何れかのロー及びフ
レームの何れかのタイム・スロットに一バイトのデータ
を挿入することができる。この能力を達成するために、
代替メモリ２０２はロー及びフレームを検出し、経路選
択メモリ２０３との相互作用によってタイム・スロット
を検出する。もし代替メモリ２０２が特定のタイム・ス
ロットに対する一バイトのデータを所定のロー及びフレ
ームに挿入することになっていない場合には、アンド・
ゲート５０４により導線２１９を介してデータ源コント
ローラ２０９へ伝送された代替選択信号は偽（ｆａｌｓ
ｅ）である。それに応じて、データ源コントローラ２０
９は経路選択メモリ２０３から図４のデフォルト選択ビ
ット１０の内容を調べた結果を受ける。もしそのデフォ
ルト選択ビット１０が０であれば、上記一バイトのデー
タがデータ・メモリ２０１から取り入れられる。しか
し、もし上記デフォルト選択ビット１０が１であれば、
経路選択メモリ２０３のアドレス／データ・フィールド
４０２の内容がデータ出力バス２１２上へ伝送されるべ
きデータとして使用される。
【００１７】先に述べた如く、データが代替メモリ２０
２から取り入れられているかどうかの判断は上記代替選
択信号を生成するアンド・ゲート５０４によって判定さ
れる。アンド・ゲート５０４は、データが代替メモリ２
０２から取り入れられるべきであることを合図する前
に、真（ｔｒｕｅ）であるべき三条件を必要とする。そ
の第一は,現在のタイム・スロットに対する経路選択メ
モリ２０３の代替アドレス・フィールド４０１が、デー
タが代替メモリ２０２から取り入れられることとなるで
あろうことを指定しなければならない。もしデータが代
替メモリ２０２から取り入れられる必要が有る場合に
は、代替アドレス・フィールド４０１が代替デコーダ５
０２によって解読され、解読信号が導線５２７を介して
アンド・ゲート５０４へ伝送される。
【００１８】アンド・ゲート５０４に対し満たされるべ
き残る二つの条件は、経路選択メモリ２０３からの代替
アドレス・フィールド４０１によってレジスタ・メモリ
５０８からアクセスされる上記ワードによって判定され
る。レジスタ・メモリ５０８に格納されている各ワード
に対するワード・フォーマットは図６に図示されてい
る。フィールド６０１は、アンド・ゲート５０４が導線
５３７を介して動作可能状態にされる前に突き合わせさ
れる必要があるロー番号を、ロー検出器５０９によって
特定する。フィールド６０２は、フレーム検出器５０５
によってアンド・ゲート５０４が導線５３８を介して動
作可能状態にされる前に、フレーム・カウンタ５１１に
関しフレーム検出器５０５により突き合わせされる必要
がある一個または複数個のフレームを規定する。もしこ
れら三条件が満たされると、データが代替メモリ２０２
からマルチプレクサ５１５を介して取り入れられる。
【００１９】次に、代替メモリ２０２を詳細に説明す
る。代替メモリ２０２は二個のメモリ、即ち、レジスタ
・メモリ５０８とデータ・メモリ５１２とを有してい
る。データ・メモリ５１２は１２個のデータ・カラムか
ら成り、各カラムは９個のワードを有している。これら
９個のワードは、各フレームに関して図３に示されてい
る９個のローと直接関わっている。レジスタ・メモリ５
０８はデータ・メモリ５１２の各フレームと関連する一
個のワードを持っている。このワードのフォーマットは
図６に図示されている。各タイム・スロットに対し、経
路選択メモリ２０３は図４に示されているフォーマット
を持つワードにアクセスする。そのワードの代替アドレ
ス・フィールド４０１は、レジスタ・メモリ５０８をア
ドレスするために利用される。なお、代替デコーダ５０
２は、代替アドレス・フィールド４０１によって有効な
カラムが既にアクセスされているかどうかを判定する。
【００２０】一旦、そのワードがレジスタ・メモリ５０
８からアクセスされると、このワードのフィールド６０
２がフレーム検出器５０５によって現在のフレームと突
き合わせされる。フレーム０〜３の何れかの組み合わせ
がフィールド６０２によって指示されるようにすること
ができる。これにより、複数個のフレーム中で、データ
・メモリ５１２の所定のカラムから同一のパターンを反
復する作用に融通性が得られる。ここで、先に述べた如
く、図３に図示されているスーパー・フレーム中には４
個のフレームが存在するだけである。続いて、ロー検出
器５０９により、現在のローがレジスタ・メモリ５０８
からアクセスされているワードのフィールド６０１に特
定されているかどうかを調べるためのチェックが行われ
る。フィールド６０１の機能を規定している図７の表に
示される如く、個々のローがフィールド６０１中に指定
されるようにすることができ、全部のローがこの特定の
タイム・スロットに対して指定されるようにすることが
でき、或いは各ロー及び各フレームが順序づけされるよ
うにすることができる。
【００２１】最初に、個々のローがアドレスされる仕方
を検討する。もし、ロー検出器５０９がフィールド６０
１の内容に応じて、一個のローのみが特定のタイム・ス
ロットに対してデータを出力することになっていること
を検出すると、ロー検出器５０９は、その指定されたロ
ーが出現するときにアンド・ゲート５０４へ真信号を伝
送する。ロー・カウンタ５０１は、連続的にそのロー番
号によってデータ・メモリ５１２をアクセスし続ける。
ロー検出器５０９はこの特定のローのみを検出するの
で、この特定のローを発生させるための情報が代替メモ
リ２０２から伝送される。その情報が伝送されている間
に、その一個或いは複数個のフレームがレジスタ・メモ
リ５０８からアクセスされているワードのフィールド６
０２によって指定される。そのアクセスされたワードか
らのこのフレーム指定は、フレーム検出器５０５によっ
てフレーム・カウンタ５１１の出力と突き合わせされ
る。このフレームの指定は上記スーパー・フレームの４
個のフレームの何れかの組み合わせであることができ
る。フィールド６０１で単独のローが指示されている場
合は、シーケンサ５１０の制御の下でマルチプレクサ５
０３により、経路選択メモリ２０３から現在アクセスさ
れているワードの代替アドレス・フィールド４０１によ
って指定されたデータ・メモリ５１２のカラムである代
替デコーダ５０２の出力が選択される。
【００２２】第二に、フィールド６０１によって全部の
ローが選択されるべきことが特定される箇所、即ち、フ
ィールド６０１中の“１１００”の位置について説明す
る。ロー検出器５０９がこの構成のバイトを受け取る
と、ロー検出器５０９からアンド・ゲート５０４へ連続
的に“１”が伝送し続けられる。フレーム検出器５０５
によってフィールド６０２と合致することが検出された
各フレームについて、代替メモリ２０２からの情報がデ
ータ出力バス２１２上へ伝送されるために使用される。
なお、代替アドレス・フィールド４０１では、フィール
ド６０１中で出力されるべき「全ロー選択」を表示する
ためにレジスタ・メモリ５０８中の有効なワードが選択
されていたに違いなく、その結果、代替デコーダ５０２
からアンド・ゲート５０４へ導線５２７を介して真信号
が出力し続けられる。これらの条件が与えられると、選
択されたカラム中の各ワードは、各ワードがバス５２５
を介して受け取られた適切なロー・アドレスによって選
択されるので、バス２１６上へ出力される。
【００２３】フィールド６０１の第三の機能は、ロー及
びフレームの順序づけを行うことである。もしこの機能
が特定され、且つ、カラム５２２が代替アドレス・フィ
ールド４０１中で特定されると、カラム５１９からの情
報が図３のフレーム０に対して利用され、カラム５２０
からの情報がフレーム１に対して利用され、カラム５２
１からの情報がフレーム２に対して利用され、カラム５
２２からの情報がフレーム３に対して利用される。この
フレーム指定は図３に規定されている。この順序制御は
シーケンサ５１０によって扱われ、またシーケンサ５１
０によってマルチプレクサ５０３が制御されて、その結
果、カラム選択情報が代替デコーダ５０２からではな
く、シーケンサ５１０からマルチプレクサ５１５に取り
入れられる。
【００２４】次に、フィールド６０１のこれら三条件を
以下の各項で幾つかの例によって説明する。もし代替メ
モリ２０２がデータ出力バス２１２上への伝送のために
データを供給する目的に利用されない場合は、経路選択
メモリ２０３からアクセスされているワードの代替アド
レス・フィールド４０１ではデータ・メモリ５１２中の
有効なカラムが特定されない。この結果、アンド・ゲー
ト５０４によって導線２１９上へ伝送された代替選択信
号は偽となる。導線２１９上へ伝送されたこの偽信号に
応答して、データ源コントローラ２０９は図８の表に従
い、図４に示されているように経路選択メモリ２０３か
ら読み出されているワードのデフォルト選択ビット１０
の状態に依存して情報をマイクロプロセッサ２１０かま
たは経路選択メモリ２０３の何れか一方から選択する。
【００２５】次に、カラム５１８のロー２のタイム・ス
ロット２からの一バイトがフレーム０及び２に挿入され
ることなる例を説明する。この例は、図７の表の第一の
機能を示している。マイクロプロセッサ２１０からマイ
クロプロセッサ・インタフェース２０４を介してカラム
５１８と関連するレジスタ・メモリ５０８に下記の情報
を有するワードが書き込まれることによって、この機能
が初期設定される。フィールド６０１は“１１００”と
等しく設定され、且つ、フィールド６０２のフレーム０
とフレーム２のサブ・フィールドに、それぞれ“１”が
置換される。タイム・スロット２と関連する経路選択メ
モリ２０３のワードでは、マイクロプロセッサ２１０か
ら、データ・メモリ５１２のカラム５１８と関連するレ
ジスタ・メモリ５０８にそのワードをアドレスするため
のアドレス情報が、代替アドレス・フィールド４０１に
書き込まれる。
【００２６】上記各条件がフレーム０またはフレーム２
のロー２中のタイム・スロット２である場合を除き、デ
ータ・メモリ２０１中のバイトが利用されるものと想定
すると、マイクロプロセッサ２１０により、０に等しい
デフォルト選択ビット１０がタイム・スロット２によっ
てアドレスされた経路選択メモリ２０３のワード中に設
定される。タイム・スロット２がフレーム０中で出現す
ると、上記フォーマットされたワードが経路選択メモリ
２０３から読み出され、且つ、代替アドレス・フィール
ド４０１によってレジスタ・メモリ５０８がアクセスさ
れる。更に、代替デコーダ５０２によって、そのアクセ
スされたワードに応答して真信号が導線５２７を介して
アンド・ゲート５０４へ与えられる。ロー２が現在処理
されているときは、ロー検出器５０９により、フィール
ド６０１がバス５２５を介して伝送されているロー・カ
ウンタ５０１の出力と突き合わせされる。ロー検出器５
０９から、真信号が導線５３７を介してアンド・ゲート
５０４へ伝送される。フレーム０が現在処理されている
ときは、フレーム検出器５０５により、フレーム・カウ
ンタ５１１の内容と、フレーム０がフィールド６０２中
で稼働状態であるべきことを指示するビットとが突き合
わせされ、真信号がアンド・ゲート５０４へ伝送され
る。これら３個の信号に応答してアンド・ゲート５０４
から、代替選択信号が、マルチプレクサ２０５に代替メ
モリ２０２からのデータが受け入れられるように条件づ
けている図２のデータ源コントローラ２０９へ、真信号
として伝送される。
【００２７】ロー・カウンタ５０１の出力は、ロー２と
関連するデータ・メモリ５１２中の上記ワードをアクセ
スするために使用される。これらのアクセス・バイトに
応答して、マルチプレクサ５１５からマルチプレクサ５
０３の出力によって特定されているカラム５１８からの
ワードが伝送される。シーケンサ５１０はロー２を特定
している代替アドレス・フィールド４０１に応答して、
マルチプレクサ５０３により、導線５３２を介してバス
５２６上の代替デコーダ５０２の出力が選択されるよう
に条件づけが行われる。バス５２５上の各内容はカラム
５１８が選択されるべきことを特定する。同様な働きが
タイム・スロット２、ロー２及びフレーム２に対して実
行される。各タイム・スロット、各ロー及び各フレーム
の他の組み合わせは、全て、カラム５１８のロー２に包
含されているバイトがバス２１６を介してマルチプレク
サ２０５へ転送されるようにすることはない。
【００２８】第二の例は、図６のワード・フォーマット
のフィールド６０１中のコマンドを処理し、その結果、
データ・メモリ５１２中の特定のカラムからデータの全
バイトがデータ出力バス２１２上へ伝送されるようにす
る例である。この例は図８の表に載っている上記第二機
能である。この例では、タイム・スロット０及びフレー
ム０に対して、データが、データ・メモリ５１２からの
各ローに関して、マルチプレクサ２０５を介してデータ
出力バス２１２上へ伝送されるべきことが想定されてい
る。経路選択メモリ２０３中のタイム・スロット０と関
連するワードでは、マイクロプロセッサ２１０により、
カラム５１８のアドレスが代替アドレス・フィールド４
０１に格納される。続いてマイクロプロセッサ２１０に
より、レジスタ・メモリ５０８中のカラム５１８と関連
するワード中に、フィールド６０２のフレーム０のサブ
・フィールド中に一個の“１”を持ち、且つ、フィール
ド６０１中に「全ロー選択」機能を指定するビット“１
１００”を持つワードが格納される。
【００２９】タイム・スロット０及びフレーム０が出現
すると、経路選択メモリ２０３からアクセスされる代替
アドレス・フィールド４０１により、レジスタ・メモリ
５０８中のカラム５１８と関連するワードがアドレスさ
れる。ロー検出器５０９から、フィールド６０１中の
「全ロー選択」指示に応答して、どのようなローがアク
セスされているかに拘らず、真信号がアンド・ゲート５
０４へ伝送される。なお、ロー・カウンタ５０１は或る
特定のローと関連するカラム５１８中の各バイトをアド
レスする。フレーム・カウンタ５１１がフレーム０を指
示しているので、フィールド６０２中のフレーム０が指
定されるのに応答してフレーム検出器５０５から真信号
がアンド・ゲート５０４へ伝送される。カラム５１８を
指定している代替アドレス・フィールド４０１に応答し
て、シーケンサ５１０から信号が導線５３２を介して代
替デコーダ５０２へ伝送される。それに応じて、マルチ
プレクサ５０３に代替デコーダ５０２から伝送されてい
る上記アドレスが受け入れられる。
【００３０】ロー・カウンタ５０１から、バス５２５上
へ伝送されているロー・アドレスの制御の下で、データ
・メモリ５１２からアクセスされた情報がマルチプレク
サ５１５へ転送される。マルチプレクサ５０３の制御の
下で、マルチプレクサ５１５はカラム５１８からのデー
タをバス２１６へ伝送する。データ源コントローラ２０
９は上記代替選択信号を真信号として導線２１９上に受
け取っているので、データ源コントローラ２０９は、マ
ルチプレクサ２０５が図８の表に従って代替メモリ２０
２の出力を選択してデータ出力バス２１２上へ伝送する
ように条件づける。この働きは存在する全タイム・スロ
ット０及びフレーム０に対して実行されることとなる。
各タイム・スロット或いは各フレームの何らかの他の組
み合わせでは上記の働きは実行されないこととなる。
【００３１】次に、代替メモリ２０２が、各ロー及び各
フレームで相違するデータをデータ出力バス２１２上へ
出力するために使用される例を説明する。この能力は図
７の表に「ロー及びフレームを順序づけする」機能とし
て指定されている。或るスーパー・フレームの４個のフ
レームを各々介して順序づけするこの能力は、カラム５
２２を指定する代替アドレス・フィールド４０１及びフ
ィールド６０１中にオール“１”を包含しているカラム
５２２と関連するレジスタ・メモリ５０８中のワードに
制約されている。経路選択メモリ２０３とレジスタ・メ
モリ５０８とが既に適切に初期設定されているときは、
それらの働きは次のようになる。なお、上記順序制御が
フレーム毎に行われることになっている場合は、カラム
５２２に関連するレジスタ・メモリ５０８中のワードが
フィールド６０２に設定された全ビットを持たなければ
ならない。
【００３２】この例では、上記スーパー・フレームの４
個のフレームを各々通じた順序制御は、次に述べるよう
に、タイム・スロット０が出現する際に行われることと
なる。この機能の結果、フレーム０中にタイム・スロッ
ト０が出現する毎に、ロー・カウンタ５０１によってカ
ラム５１９中の各バイトが順次アクセスされ、これらの
バイトがバス２１６上へ出力される。同様に、フレーム
１ではデータが各ローに対し、且つタイム・スロット０
が出現する毎にカラム５２０からアクセスされ、そのデ
ータがバス２１６上へ出力される。同様な働きがそれぞ
れ、カラム５２１と５２２及びフレーム２とフレーム３
に関して実行される。
【００３３】次に、この例を更に詳細に説明する。タイ
ム・スロット０に関連するワードが経路選択メモリ２０
３からアクセスされると、代替アドレス・フィールド４
０１はレジスタ・メモリ５０８へ伝送される。アクセス
・ワード・レジスタ・メモリ５０８のフィールド６０１
には、上記「ロー及びフレームを順序づけする」機能を
指定する“１１１１”が格納される。ロー検出器５０９
によりこの機能を表している“１１１１”が解読され、
解読信号が導線５３６を介してシーケンサ５１０へ伝送
される。シーケンサ５１０はマルチプレクサ５０３を制
御し、マルチプレクサ５０３にバス５３１を介してシー
ケンサ５１０からマルチプレクサ５１５に対するアドレ
ス情報が受け入れられるようにする。シーケンサ５１０
から導線５３２を介してマルチプレクサ５０３へ制御信
号が与えられ、このマルチプレクサ５０３の制御が行わ
れる。
【００３４】更に、ロー検出器５０９から導線５３７を
介してアンド・ゲート５０４へ真信号が伝送される。代
替デコーダ５０２は上記「ロー及びフレームを順序づけ
する」機能を指定しているフィールド６０１に応答し、
導線５２７を介してアンド・ゲート５０４へ真信号を伝
送する。なお、フレーム検出器５０５はバス５２８を介
してレジスタ・メモリ５０８から受け取られたフィール
ド６０２に応答し、上記順序制御に包含されているフレ
ームを判別する。もし全フレームが包含されることにな
っていれば、フィールド６０２はオール“１”に設定さ
れる。フィールド６０２がオール“１”に設定されてい
るものと想定すると、各フレームに対し、フレーム検出
器５０５から導線５３８を介してアンド・ゲート５０４
へ真信号が伝送される。
【００３５】シーケンサ５１０は、上記スーパー・フレ
ームの上記各フレームのカウントを行っているフレーム
・カウンタ５１１に応答し、マルチプレクサ５１５を制
御するためにデータ・メモリ５１２の適当なカラムを選
択するアドレスをマルチプレクサ５０３へ伝送する。例
えば、フレーム・カウンタ５１１がフレーム３を指示し
ている場合は、シーケンサ５１０からカラム５２２を選
択するためのアドレスがバス５３１を介して伝送され
る。
【００３６】タイム・スロット０が出現する各時点で、
バス５２５上のロー・カウンタ５０１の出力がデータ・
メモリ５１２をアクセスするために利用される。そのた
め、タイム・スロット０の出現毎に、マルチプレクサ５
１５によって選択されている上記カラムからアクセスさ
れているローがバス２１６を介してマルチプレクサ２０
５へ伝送され、このマルチプレクサ２０５からデータ出
力バス２１２へ伝送される。データ源コントローラ２０
９は真状態にあるアンド・ゲート５０４によって生成さ
れた代替選択信号に応答し、図８に与えられている表に
従って代替メモリ２０２の出力を選択する。既に述べた
如く、アンド・ゲート５０４の３個の入力が真であり、
この結果上記代替選択信号は真である。
【００３７】上記説明では、フィールド６０２がオール
“１”に設定されているものと想定されているが、この
ことは必須要件ではない。もしフィールド６０２内に特
定のフレームが指定されない場合は、フレーム検出器５
０５がそのフレームについて偽信号を導線５３８を介し
てアンド・ゲート５０４へ伝送する。それに応じて、ア
ンド・ゲート５０４から上記代替選択信号が偽信号とし
て導線５３４へ伝送される。データ源コントローラ２０
９は偽状態にある上記代替選択信号に応答し、経路選択
メモリ２０３からアクセスされているタイム・スロット
０と関連するワードのデフォルト・ビットによって判定
されるように、マルチプレクサ２０５をこのマルチプレ
クサ２０５がデータ・メモリ２０１と経路選択メモリ２
０３のうち何れかの出力を受け入れるように条件づけす
る。
【００３８】
【発明の効果】以上説明したように、本発明は、変更が
可能でプログラム可能なデータ・パターンを多数のフレ
ームに挿入することが可能になる利点が有る。コントロ
ーラのプログラム制御の下で、第一のデータ源からのデ
ータを選択的に多数のフレームのうちの指定されたロー
及び指定されたフレーム内の指定されたタイム・スロッ
トに書き込むことができる。種々のデータを各フレーム
の同一のカラムの別々のローに挿入することができる。
更に、それぞれのフレームに対し、種々のデータを上記
同一のカラムの別々のローに挿入することができる。さ
らにまた、同一のデータを或る指定されたフレームの指
定された一つのロー及びカラムに挿入されることができ
る。第二のデータ源からのデータを各フレームの一つの
指定されたカラムの各ローに書き込むことができる。利
点がある。
【００３９】なお、特許請求の範囲に記載した参照符号
は、発明の容易なる理解のためのもので、その範囲を制
限するように理解されるべきものではない。
【図面の簡単な説明】
【図１】 図１は本発明を実行するための装置を示すブ
ロック・ダイヤグラムである。
【図２】 図２は本発明によるタイム・スロット交換装
置を示すブロック・ダイヤグラムである。
【図３】 図３は多数のフレームの形で図１のタイム・
スロット交換装置を介して通信されているデータの関係
を示す図である。
【図４】 図４は図２の経路選択メモリ及びそのメモリ
中のワードのフォーマットを示す図である。
【図５】 図５は図２の代替メモリを示すブロック・ダ
イヤグラムである。
【図６】 図６は図５のレジスタ・メモリ及びそのメモ
リ中のワードのフォーマットを示す図である。
【図７】 図７は図６のワード・フォーマットのフィー
ルド６０１の機能を規定する表である。
【図８】 図８は図２のデータ源コントローラ２０９の
機能を規定する表である。
【符号の説明】 ９ バンク選択ビット １０ デフォールト選択ビット １５ パリティ・ビット １０１ ＴＳＩ（タイム・スロット交換器） １０２ ＴＳＩ（タイム・スロット交換器） １０３ ＴＳＩ（タイム・スロット交換器） １０４ ＴＳＩ（タイム・スロット交換器） １０５ ＴＳＩ（タイム・スロット交換器） １０６ ＴＳＩ（タイム・スロット交換器） １０７ コントローラ １０８ ＴＭＳ（時間多重スイッチ） １１１ 入力光インタフェース １１２ 入力光インタフェース １１３ 入力光インタフェース １１６ 出力光インタフェース １１７ 出力光インタフェース １１８ 出力光インタフェース １２０ 入力リンク １２１ 入力リンク １２２ 入力リンク １２３ 出力リンク １２４ 出力リンク １２５ 出力リンク ２０１ データ・メモリ ２０２ 代替メモリ ２０３ 経路選択メモリ ２０４ マイクロプロセッサ・インタフェース ２０５ ＭＵＸ（マルチプレクサ） ２０６ バス ２０８ カウンタ ２０９ データ源コントローラ ２１０ マイクロプロセッサ ２１２ データ出力バス ２１３ データ入力バス ２１４ バス ２１５ バス ２１６ バス ２１７ バス ２１８ バス ２１９ 導線 ３０１ カラム ３０２ ロー ３０３ スーパ・フレーム ４０１ 代替アドレス・フィールド ４０２ アドレス／データ・フィールド ５０１ ロー・カウンタ ５０２ 代替デコーダ ５０３ マルチプレクサ ５０４ アンド・ゲート ５０５ フレーム検出器 ５０８ レジスタ・メモリ ５０９ ロー検出器 ５１０ シーケンサ ５１１ フレーム・カウンタ ５１２ データ・メモリ ５１５ マルチプレクサ ５１８ カラム ５１９ カラム ５２０ カラム ５２１ カラム ５２２ カラム ５２５ バス ５２６ バス ５２７ 導線 ５２８ バス ５２９ バス ５３０ バス ５３１ バス ５３２ 導線 ５３３ 導線 ５３４ 導線 ５３６ 導線 ５３７ 導線 ５３８ 導線 ６０１ フィールド ６０２ フィールド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ステファン リチャード ペック アメリカ合衆国、80301 コロラド、ボウ ルダー、ラリアット ウェイ 4410 (72)発明者 フロイド クレイグ ウォルバートン アメリカ合衆国、80020 コロラド、ウェ ストミンスター、ダブル 108番 アベニ ュー 6630

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 所定のプロトコルに従い、交換装置（１
    ０１、１０２、１０３）を介して通信されている複数の
    データフレーム中に可変データを挿入する装置におい
    て、 各データフレームが、前記複数のデータフレームの一部
    によって使用されるのと同様の複数の組のタイム・スロ
    ットである反復する複数の組のタイム・スロットを有
    し、 全ての組のフレームが前記複数の組のタイム・スロット
    の一部の組のタイム・スロットによって使用されるのと
    同様のタイム・スロットである反復する複数のタイム・
    スロットを有しており、この装置が、 前記交換装置（１０１、１０２、１０３）を制御する手
    段（１０７，２１０）と、 この制御手段（２１０）によって初期設定されると、前
    記複数の全フレームの前記複数の組のタイム・スロット
    の全タイム・スロットのうち第一の指定されたタイム・
    スロットに第一のデータを可変的に挿入する第一の手段
    （２０２）と、 前記制御手段（２１０）によって初期設定されると、前
    記複数のフレームのうちの第一の指定されたフレーム
    の、前記複数の組のタイム・スロットのうちの第一の指
    定されたタイム・スロットのうち第二の指定されたタイ
    ム・スロット中に、第二のデータを可変的に挿入する第
    二の手段（２０３）と、 を有することを特徴とする複数個のデータフレーム中に
    可変データを挿入する装置。
  2. 【請求項２】 前記第二の指定された一部のタイム・ス
    ロットが一個のタイム・スロットのみからなることを特
    徴とする、請求項１に記載の装置。
  3. 【請求項３】 前記複数の組のタイム・スロットのうち
    の前記第一の指定された一部の組のタイム・スロット
    が、前記複数の組のタイム・スロットの全部の組のタイ
    ム・スロットであり、 前記第二の手段（２０３）が、 それぞれが前記制御手段（２１０）によって既に格納さ
    れていて前記複数の組のタイム・スロットの個々の組の
    タイム・スロットによって識別される複数のサブ・ユニ
    ットから成る第二データを格納する手段（５０８）と、 前記複数の組のタイム・スロットのうちの個々の組のタ
    イム・スロットによって識別される各サブ・ユニットを
    前記第二の指定されたタイム・スロットのうちの一つの
    タイム・スロットに挿入する手段と、 を有することを特徴とする、請求項２に記載の装置。
  4. 【請求項４】 前記複数の組のタイム・スロットのうち
    の前記第一の指定された組のタイム・スロットが、一組
    のタイム・スロットのみを有することを特徴とする、請
    求項１に記載の装置。
  5. 【請求項５】 前記複数の組のタイム・スロットのうち
    の前記第一の指定された組のタイム・スロットが前記複
    数の組のタイム・スロットの全部の組のタイム・スロッ
    トであることを特徴とする請求項１に記載の装置。
  6. 【請求項６】 前記第二手段（２０３）が、 前記複数のフレームの個々のフレームによって識別さ
    れ、且つ、各々が前記制御手段によって既に格納されて
    いて前記複数の組のタイム・スロットの個々の組のタイ
    ム・スロットによって識別される複数のサブ・セットを
    有する前記第二のデータを格納する手段（５０８）と、 前記第二の指定されたタイム・スロットのうち、前記複
    数のフレームの個々のフレームによって識別される前記
    個々の組のタイム・スロットによって識別される一個の
    タイム・スロットに、各サブ・ユニットを挿入する手段
    と、 を有することを特徴とする請求項５に記載の装置。
  7. 【請求項７】 所定のプロトコルに従い、交換装置（１
    ０１、１０２、１０３）を介して通信されているデータ
    の複数のフレームに可変データを挿入する方法におい
    て、各フレームが前記複数のフレームの一部によって使
    用される場合と同様の複数の組のタイム・スロットであ
    る反復する複数の組のタイム・スロットを有し、且つ、
    全ての組のフレームが前記複数の組のタイム・スロット
    の一部の組のタイム・スロットによって使用される場合
    と同様のタイム・スロットである反復する複数のタイム
    ・スロットを有しており、この方法が、 前記交換装置（１０１、１０２、１０３）を制御するス
    テップと、 この制御ステップによって初期設定される際に、前記複
    数のフレームの全フレームの前記複数の組のタイム・ス
    ロットの全タイム・スロットのうち第一の指定されたタ
    イム・スロットに第一のデータを可変的に挿入するステ
    ップと、 前記制御ステップによって初期設定される際に、前記複
    数のフレームのうちの第一の指定された一部のフレーム
    の、前記複数の組のタイム・スロットのうちの第一の指
    定された一部のタイム・スロットのうち第二の指定され
    た一部のタイム・スロット中に第二のデータを可変的に
    挿入するステップと、を有することを特徴とする複数個
    のデータフレーム中に可変データを挿入する方法。
  8. 【請求項８】 前記第二の指定された一部のタイム・ス
    ロットが一個のタイム・スロットのみからなることを特
    徴とする、請求項７に記載の方法。
  9. 【請求項９】 前記複数の組のタイム・スロットのうち
    の前記第一の指定された一部の組のタイム・スロットが
    前記複数の組のタイム・スロットの全部の組のタイム・
    スロットであり、 前記第二データを挿入するステップが、 それぞれが前記制御ステップによって既に格納されてい
    て前記複数の組のタイム・スロットの個々の組のタイム
    ・スロットによって識別される複数のサブ・ユニットか
    ら成る前記第二データを格納するステップと、 前記複数の組のタイム・スロットのうちの個々の組のタ
    イム・スロットによって識別される各サブ・ユニットを
    前記第二の指定されたタイム・スロットのうちの一つの
    タイム・スロットに挿入するステップと、 を有することを特徴とする、請求項８に記載の方法。
  10. 【請求項１０】 前記複数の組のタイム・スロットのう
    ちの前記第一の指定された組のタイム・スロットが、一
    組のタイム・スロットのみを有することを特徴とする、
    請求項７に記載の方法。
  11. 【請求項１１】 前記複数の組のタイム・スロットのう
    ちの前記第一の指定された組のタイム・スロットが前記
    複数の組のタイム・スロットの全部の組のタイム・スロ
    ットであることを特徴とする請求項７に記載の方法。
  12. 【請求項１２】 前記第二データを挿入するステップ
    が、 前記複数のフレームの個々のフレームによって識別さ
    れ、且つ、各々が前記制御ステップによって既に格納さ
    れていて前記複数の組のタイム・スロットの個々の組の
    タイム・スロットによって識別される複数のサブ・セッ
    トを有する前記第二のデータを格納するステップと、 前記第二の指定されたタイム・スロットのうち、前記複
    数のフレームの個々のフレームによって識別される前記
    個々の組のタイム・スロットによって識別される一個の
    タイム・スロットに、各サブ・ユニットを挿入するステ
    ップと、 を有することを特徴とする請求項１１に記載の方法。
JP6214332A 1993-08-20 1994-08-17 複数個のデータフレーム中に可変データを挿入する装置と方法 Pending JPH07154883A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/109,766 US5416772A (en) 1993-08-20 1993-08-20 Apparatus for insertion of overhead protocol data into a switched data stream
US109766 1993-08-20

Publications (1)

Publication Number Publication Date
JPH07154883A true JPH07154883A (ja) 1995-06-16

Family

ID=22329449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6214332A Pending JPH07154883A (ja) 1993-08-20 1994-08-17 複数個のデータフレーム中に可変データを挿入する装置と方法

Country Status (4)

Country Link
US (1) US5416772A (ja)
EP (1) EP0639904A3 (ja)
JP (1) JPH07154883A (ja)
CA (1) CA2126264C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674753B1 (en) 1998-07-10 2004-01-06 Nec Corporation Switching apparatus of time division multiplexing system for controlling data transmission through message memory shared between plural channels, method for data transmission and information storage medium for the method

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI91348C (fi) * 1992-07-17 1994-06-10 Nokia Telecommunications Oy Menetelmä aikakytkennän toteuttamiseksi sekä aikakytkin
US5742605A (en) * 1994-02-28 1998-04-21 Sprint Communications Co., L.P. Synchronous optical network using a ring architecture
US5650825A (en) * 1995-03-31 1997-07-22 Matsushita Electric Corporation Of America Method and apparatus for sending private data instead of stuffing bits in an MPEG bit stream
US5582279A (en) * 1995-07-12 1996-12-10 Itt Automotive Electrical Systems, Inc. Acceleration reaction clutch with override capability
US5959996A (en) * 1996-09-05 1999-09-28 Lucent Technologies System for interfacing numerous ISDN data connecting to a data network through the telephone network
US7301953B1 (en) 1996-10-22 2007-11-27 Sprint Communications Company L.P. Method and system for transporting a secondary communication signal with a primary communication signal
US7643500B1 (en) 1996-10-22 2010-01-05 Sprint Communications Company L.P. Overhead replication for SONET signals
US6011802A (en) * 1996-10-22 2000-01-04 Sprint Communications Co. L.P. Method and system for conversion and transmission of communication signals
US5793770A (en) * 1996-11-18 1998-08-11 The Regents Of The University Of California High-performance parallel interface to synchronous optical network gateway
EP0887959B1 (en) * 1997-06-27 2005-08-31 STMicroelectronics S.r.l. Circuit architecture for processing multichannel frames of synchronous digital signals with a broadband, particularly for a SONET/SDH standard
US5999543A (en) * 1997-08-29 1999-12-07 Lucent Technologies Inc. Switching network providing multiple timing paths for port circuits
US6088352A (en) * 1997-08-29 2000-07-11 Lucent Technologies Inc. Bit sliced digital cross connect switching system controlled by port units
US6163549A (en) * 1997-08-29 2000-12-19 Lucent Technologies Inc. Synchronizing a central timing unit to an external link via a switching network
US6064669A (en) * 1997-08-29 2000-05-16 Lucent Technologies Inc. Bit sliced digital cross connect switching system
US6005902A (en) * 1997-08-29 1999-12-21 Lucent Technologies Inc. Providing timing to an external system
SG119208A1 (en) * 1999-09-21 2006-02-28 Ntt Docomo Inc Data conversion apparatus signal data conversion method dce gateway and communication apparatus
US7016357B1 (en) * 1999-10-26 2006-03-21 Ciena Corporation Methods and apparatus for arbitrary concatenation in a switch
US7292608B1 (en) 1999-11-30 2007-11-06 Cisco Technology, Inc. Method and apparatus for transferring synchronous optical network/synchronous digital hierarchy(SONET/SDH) frames on parallel transmission links
US6622295B1 (en) 2000-07-05 2003-09-16 Dupont Photomasks, Inc. Network-based photomask data entry interface and instruction generator for manufacturing photomasks
US6965619B2 (en) * 2000-12-04 2005-11-15 Ciena Corporation Flexible multiplexer/demultiplexer and method for transport of optical line data to a wide/metro area link
US20070002871A1 (en) * 2005-06-30 2007-01-04 Nokia Corporation Padding time-slice frames with useful data
JP2009152751A (ja) * 2007-12-19 2009-07-09 Fujitsu Ltd チャネル切替方法及び装置
JP4866942B2 (ja) * 2009-07-09 2012-02-01 富士通テレコムネットワークス株式会社 伝送装置、伝送制御方法およびｏｓｃ処理装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3769607A (en) * 1972-03-08 1973-10-30 Bell Telephone Labor Inc Switched oscillator clock pulse generator
US4382294A (en) * 1981-10-26 1983-05-03 Bell Telephone Laboratories, Incorporated Telephone switching control arrangement
US4546468A (en) * 1982-09-13 1985-10-08 At&T Bell Laboratories Switching network control circuit
US4546475A (en) * 1982-12-06 1985-10-08 At&T Bell Laboratories Parity checking arrangement
JP2520585B2 (ja) * 1983-06-06 1996-07-31 日通工株式会社 時分割通話路における時間スイツチ
US4543651A (en) * 1983-09-12 1985-09-24 At&T Bell Laboratories Duplicated time division switching system
US4755995A (en) * 1985-12-20 1988-07-05 American Telephone And Telegraph Company, At&T Bell Laboratories Program update in duplicated switching systems
US4967405A (en) * 1988-12-09 1990-10-30 Transwitch Corporation System for cross-connecting high speed digital SONET signals
US4979164A (en) * 1989-05-24 1990-12-18 At&T Bell Laboratories Switching system reliability
ES2084667T3 (es) * 1989-10-23 1996-05-16 At & T Corp Metodo y aparato para controlar un sistema de interconexiones digitales desde un sistema de conmutacion.
US5226042A (en) * 1992-02-07 1993-07-06 At&T Bell Laboratories Method for establishing wideband communications through a time division switching system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674753B1 (en) 1998-07-10 2004-01-06 Nec Corporation Switching apparatus of time division multiplexing system for controlling data transmission through message memory shared between plural channels, method for data transmission and information storage medium for the method

Also Published As

Publication number Publication date
CA2126264C (en) 1998-06-09
EP0639904A3 (en) 1996-03-06
US5416772A (en) 1995-05-16
CA2126264A1 (en) 1995-02-21
EP0639904A2 (en) 1995-02-22

Similar Documents

Publication Publication Date Title
JPH07154883A (ja) 複数個のデータフレーム中に可変データを挿入する装置と方法
USRE38820E1 (en) Multi-protocol packet framing over an isochronous network
US4771420A (en) Time slot interchange digital switched matrix
JPH02291745A (ja) フォーマット・コンバータ
US20030043851A1 (en) Transmit virtual concatenation processor
US6430180B1 (en) Method and apparatus for switching data between bitstreams of a time division multiplexed network
US5291485A (en) Method and apparatus for translating differently-sized virtual tributaries organized according to a synchronous optical network (SONET) standard
JP2911540B2 (ja) ソネット受信信号変換装置
US5497370A (en) Network system
US6259703B1 (en) Time slot assigner for communication system
AU651693B2 (en) Space/time switching element for switching network
RU2134024C1 (ru) Устройство и способ обработки элементов данных режима асинхронной передачи в системе коммутации режима асинхронной передачи
JPH07507426A (ja) 同期デジタル遠隔通信システムにおけるエラスティックバッファメモリの充填率を監視する方法及び装置
JPH06205475A (ja) サブレート制御チャネル交換方式
JP3429666B2 (ja) タイムスロット・アサインメント回路
JP2846464B2 (ja) データのスイッチングノード
US6208641B1 (en) Switch with one-bit resolution
JPH06189031A (ja) 伝送装置および受信機
JP3569613B2 (ja) ループ式データ伝送装置
EP0966861A1 (en) Time switch stages and switches
CA2109007C (en) Time slot assigner for communication system
KR100439216B1 (ko) 동기식 전송시스템의 채널 스위치의 읽기/쓰기 어드레스생성장치 및 그 방법
JP2872327B2 (ja) 交換装置及びその制御方法
JPS6219120B2 (ja)
JP3202691B2 (ja) Ｉｓｄｎインタフェース制御用ｌｓｉ