JP2846464B2 - データのスイッチングノード - Google Patents

Description

【発明の詳細な説明】 本発明は多数のデータチャンネルをスイッチングする
ためのノードに関し、特に多重低速度データチャンネル
を切り換えるのに使用されるデジタルネットワーク内の
ノードに関する。

広帯域デジタルチャンネルにおいて、多数のデータチ
ャンネルを１秒あたり400ビットという低いレート（rat
e）で提供することは充分可能である。しかし、低速デ
ータチャンネルがネットワークの他の部分にインターフ
ェースする（他の部分と接続する）ノードでは、選択さ
れたチャンネルとそのネットワークとの間のデータをス
イッチングするためのマルチプレクサを用意する必要が
ある。実際には、従来のマルチプレクサの設計にはネッ
トワークのもつチャンネル搬送能力の全部を実現するこ
とを妨げるネック（bottleneck）があった。例えば、ネ
ットワークの主要データ経路が１秒あたり数十キロビッ
トの帯域幅を有し、かつ低速データ経路が１秒あたり数
百ビットの帯域幅を有する場合、100もの低速データチ
ャンネルを単一ノードを介してネットワークにインター
フェースすることは理論的には可能である。マルチプレ
クサに使用される従来のマトリクススイッチは基本的に
直列装置で、従ってマルチプレクサは主データ経路と同
一の広帯域で機能する必要がある。例えば、EP−Ａ−01
86141及びUS−Ａ−4658152などの一般に知られているマ
ルチプレクサの設計は、この種の帯域幅を実際に提供す
るときに必要とされる速い速度で多数のデータチャンネ
ルを扱いかつスイッチングするためには不十分である。
これら従来文献に記載される設計において、マルチプレ
ックス（多重化）されたフレーム内のデータは高速デー
タインターフェース回路で受信されて、多数の低速イン
ターフェース回路へ分散される。変換マップは、低速イ
ンターフェース回路のアドレス（識別子すなわちアイデ
ンティティ）を引き出すために、到来するデータバイト
のシーケンス番号（sequence number）によりアドレス
され、そのデータは目的地アドレスと共に共通バス上に
置かれる。反対方向では、マップはソース（源）インタ
ーフェース回路の識別子を得るために、外へ向かって送
出されるデータバイトのシーケンス番号によりアドレス
される。この識別子はバス上に置かれ、そのデータバイ
トを受信しバス上に置くことをソース（源）回路に指令
する。高速インターフェース回路は、バスからそれぞれ
のデータバイトを読んで伝送に使用するフレームにアッ
センブル（組立て）してこのフレームを送信する。

本発明によれば、高速データ（リンク）ライン及び低
速データ（ポート）ラインを含む複数のデータライン
と、このデータラインに接続されデータラインの一つか
らのデータを選択された他のデータラインの一つにスイ
ッチするように構成されたスイッチとを具備するデータ
スイッチングノードが提供される。前記スイッチは、共
通のデータバスに並列に接続されかつ共通のデータバス
との間でデータを通信するようにされた多数のスイッチ
ングモジュールと、これもまた共通データバスに接続さ
れかつ共通データバスに制御信号を書込んで前記スイッ
チングモジュールのアドレスを制御するように構成され
た制御手段とを備えた分散型マルチプレクサを有する。
これにより、一つのデータラインに接続されたソース
（源）スイッチングモジュールにより受信されたデータ
は、制御手段からの制御信号に応答して、選択された他
の一つのデータラインに接続された目的地のスイッチン
グモジュールに、共通データバスを介して直接送信され
る。本発明の特徴として、制御手段は前記ソーススイッ
チングモジュールによって受信された前記データを目的
地のスイッチングモジュールのアドレスと関係付け、ま
た目的地のスイッチングモジュールの送出されるマルチ
プレックスされたデータフレームのそれぞれの論理チャ
ンネルと関係付けるようにされ、目的地のスイッチング
モジュールは送出されるデータフレーム内の所定数の自
由時間スロットでその論理チャンネルと関係しかつその
チャンネルに必要な容量の提供するようにされ、更に前
記目的地のスイッチングモジュールは、前記所定数の関
係する時間スロットのシーケンスに依存して、受信した
前記データを前記関係する時間スロット内に挿入してま
とめ送出されるデータフレームとしている。望ましく
は、制御手段はルックアップテーブル（一覧表）手段を
含み、このルックアップテーブル手段は一つのデータラ
インからのデータに関係するアドレス情報に応答するよ
うに構成され、前記目的地のスイッチングモジュールの
アドレスを提供して該目的地のスイッチングモジュール
を動作可能として、バスからのデータを読み、かつデー
タラインの選択された他の一つのデータライン上で送出
されるデータフレーム内でそのデータを出力できるよう
にしている。

本発明は分散型マルチプレクサを提供し、このマルチ
プレクサでは、スイッチング機能は直列ではなく、並列
に行われる。共通バスに沿って分散されたラインインタ
ーフェースモジュールを使用することは一般に知られて
いる。通信に関するIEE国際会議（IEE International C
onference on Communications vol2.1983）についての
レポートのページ932から938にはA.S.Acampora et alに
よって、このようなシステムの一例が開示されている。

この発明の第２の特徴によれば、マルチプレクサを動
作させる方法が提供され、この方法は、複数のチャンネ
ルを受信する段階と、マルチプレックスされた送出され
るデータフレームのインターリーブされた各時間スロッ
ト内でそのチャンネルを送信する段階とを含む。この方
法の特徴として、到来するチャンネルを送出されるデー
タフレームのそれぞれの論理チャンネルに割り当てる段
階と、送出されるデータフレーム内の所定数の自由時間
スロットとその論理チャンネルとを関係付けてそのチャ
ンネルが必要とする容量を提供するようにする段階と、
到来するチャンネルの連続する時間スロット内のそれぞ
れのデータを割り当てられた論理チャンネルと関係付け
る段階と、前記連続する時間スロットのそれぞれの受信
したデータを、前記所定数の関係する時間スロットのシ
ーケンスに依存して、送出されるデータフレームの前記
関係する自由時間スロット内までまとめ上げる段階とを
含む。

本発明の第２の特徴によれば、マルチプレクサを動作
させる方法が提供され、この方法は分散型スイッチング
モジュールを有するマルチプレクサに特に適している。
分散型スイッチング構造の考えられる欠点の一つは、バ
スに沿ってデータを伝送することに関して、アドレス時
の高いオーバーヘッド（すなわち目標以上の負担）があ
ることである。この欠点は、特にバイトインターリーブ
を用いてアドレス時の高いオーバーヘッドを複数のビッ
トで共用することにより克服できる。しかし、従来のマ
ルチプレクサ技術では、バイトインターリーブはマルチ
プレクサの動作速度を低下する傾向がある。なぜなら
ば、送出されるデータのフレームがまとめ上げられて送
信できるようになる前に、少なくともデータの単一フレ
ームの持続時間に等しい遅延があるからである。バイト
インターリーブはフレームの長さを増加し、したがって
この遅延を増加する。本発明は、データチャンネルをデ
ータフレーム内の所定位置ではなく論理チャンネルに関
係付けることによりこの問題を解決する。論理チャンネ
ルは送出されるフレームのバイト位置にフレキシブルに
マップ（写像）され、それによりフレーム内の最初に利
用できる位置が書き込まれ、フレームはこの方法で連続
的に充填される。これにより入力（到来する）及び出力
（送出される）フレームはそれらが実質的に同時となる
程度にオーバーラップでき、したがって従来のマルチプ
レクサ技術に関係する遅延を減少する。

望ましくは、この方法は到来するデータと送出される
データとの間の滑り（スリップ）の発生を検出するステ
ップと、所定数の関係付けられた時間スロットのシーケ
ンスの対応関係を、到来するチャンネルの各データに関
して変えるステップとを含むようにする。

この発明の効果は、期待される時間より先または後に
データがマルチプレクサに到達するときの時間ジッタ
（timing jitter）に関するものである。ジッタは滑り
が発生する有力な原因となり、この滑りはデータ流の一
時的な破壊を生じさせる。この発明のこの特徴により、
滑りが更に発生する確率が実施的に減少することにな
る。

現存するマルチプレクサの欠点は、通常使用されるバ
イト位置にデータチャンネルを厳密にマッピングするこ
とにより生じる。チャンネルを使用する端末がその呼を
完了して、チャンネルがクリアーされたとき、割り当て
を解かれたチャンネルは割り当てを解かれた他のチャン
ネルに通常合併されて空のチャンネル容量のプールを形
成し、そこから新しいチャンネルが割り当てられる。チ
ャンネルをバイト位置に厳密にマッピングすることが必
要なマルチプレクサ戦略によると、新しいチャンネルを
作るための充分な予備容量を持つことができるが、空の
バイト位置の隙間に対してはチャンネルが割り当てられ
ないように設定される。本発明の利点は、チャンネルの
バイト位置への厳密なマッピングは必要なく、従って使
用されていない全てのチャンネル容量は新しいデータチ
ャンネルに割り当てられることである。

この発明によるデータスイッイングノードが、添付図
面を参照してこれより詳細に説明される。

図１はマルチプレクサのブロック図。

図２は図１のマルチプレクサのタイミング図。

図３はデータフレームのフォーマットを示す図。

図４はオーバーラップする入出力フレームを示す図。

図５は直列データ入力部のブロック図。

図６は論理チャンネルのデータフレームへのマッピン
グを示す図。

図7Aは入出力間の滑りエラーを示す図。

図7Bは図7Aの再整列した後のフレームを示す図。

図８は直列データ出力部のブロック図。

図９はルックアップテーブルの一部を詳細に示すブロ
ック図。

低速データチャンネルを高速データネットワークにイ
ンターフェース（接続）するための分散型マルチプレク
サ（distributed multiplexer）は、共通データバス１
に並列に接続される複数のスイッチングモジュール（sw
itching modules）を備えている。制御モジュール２も
バスに接続され、バス１を介して制御信号を送受信する
ように構成されている。コンテンションライン３（資源
を要求し、他と競合することになるライン）はスイッチ
ングモジュールをデージーチェーン（daisy chain）構
成でリンクする。

スイッチングモジュールは、高速モジュール（原文ag
gregate module:高速ラインとのインターフェースとな
るモジュール）Al−Am及び低速モジュール（ポート）P1
−Pnを含む。高速モジュールAl−Amは時分割でマルチプ
レックスされたデータ流を高速データ経路（図示せず）
を介して送受信する。一方ポートPl−Pnはマルチプレッ
クスされていない低速データ流を、対応する低帯域デー
タ経路を介して送受信する。

使用上は、スイッチングモジュールがデータを受信す
るときは、第１にコンテンションライン３を介してコン
テンション信号を送信して、デイジーチェインのような
コンテンション機構（contention mechanism）を使用し
てバス１に対するアクセスを取得するようにする。バス
へのアクセスを取得すると、スイッチングモジュールは
受信したデータを、取扱い中のスイッチングモジュール
（すなわち、ソース装置）を独特の仕方で特定する装置
番号、及び受信したデータのバイトスロット番号と共に
出力する。ソース装置番号及びバイトスロット番号はバ
スを介して制御モジュール２に送信される。制御モジュ
ール２はルックアップテーブル４（図９参照）を含み、
このルックアップテーブル４は実際にはRAMに格納され
ていて、もともとは関係しているマイクロプロセッサを
介して構成されている。ルックアップテーブル４は目的
地の装置番号と、ソース装置番号及びバイトスロット番
号に対応した論理チャンネル番号とを識別し、そしてこ
の情報をバスに出力する。目的地の装置は次に自らを識
別する制御モジュールからの信号を検出し、そしてこの
信号に応答して、ソース装置から送信されたデータを、
制御モジュールにより送信された論理チャンネル番号と
共に読み込む。目的地の装置はポートモジュールの場合
には関係する低速データチャンネルにデータを直接出力
し、代って選択的に、高速モジュールの場合には、バイ
トインターリーブされた時分割マルチプレックスフレー
ムの一部としてデータを出力する。

前述の動作のタイミングを図２に示す。典型的なクロ
ックレートはMHzであり、各クロックサイクルは一般に
持続時間が１マイクロ秒であって、４つのフェーズに分
割される。第１のフェーズにおいて、受信モジュールは
バスに対して要求を主張し（contend）、次のフェーズ
でモジュールはデータを出力し、その次のフェーズでル
ックアップテーブル４は目的地の装置番号及び論理チャ
ンネル番号を出力し、最終フェーズで目的地の装置はそ
の識別子を検出し、サイクルの終りでデータ及び論理チ
ャンネル番号を読み込む。

高速スイッチングモジュールAl−Amはその出力側に出
力バッファ５を有し、この出力バッファ５はリンクされ
たリスト６を使用して、送出されるデータフレーム内の
スロットにバスからのデータをマッピングする動作を制
御する。高速スイッチングモジュールAl−Amは、後に詳
細に説明するマルチプレク用方法を使用する。この方法
は入出力フレーム間の遅延を著しく減少させるので、動
作速度の低下という大きな対価を伴うことなく、システ
ムは全体としてバイトインターリーブが使用できるよう
になる。

データは図３に示されるようにバイトインターリーブ
されたフレームとして高速データ経路で伝送される。各
フレームは８ビットの同期パターン、信号（シグナリン
グ）チャンネル、及び多数のデータバイトを含む。フレ
ーム内の各バイトは400ビット／秒チャンネルに対応
し、従って1200ビット／秒チャンネルには３バイトが割
り当てられ、2400ビット／秒チャンネルには６バイトが
割り当てられるという具合になる。各チャンネルに関係
するバイト位置はチャンネルの論理チャンネル番号（LC
N）によって識別される。64Kbit/秒より遅い速度を有す
る高速複合データチャンネルでは、フレーム長はそれに
比例して短くなる（56Kビットに対して140バイト、48K
ビットに対して120バイト、19200b/秒に対して48バイト
など）。信号（シグナリング）チャンネルは通常フレー
ムヘッダ部であるが、使用されてない１又は複数のいく
つでもよい数のデータチャンネルを含むように拡張でき
る。信号（シグナリング）チャンネルの帯域幅は、従っ
てデータトラヒックに影響を与えずにダイナミック（動
的に）に制御される。図４に模式的に示すように、デー
タのスイッチング制御に論理チャンネルマッピングを使
用することは、入出力フレーム（到来するフレームと送
出されるフレームと）がオーバーラップされ、データを
破壊することなく互いに時間的な進行をすることができ
る。さらに出力（送出される）フレームは連続する処理
においてまとめ上げられて出力されることが可能で、フ
レーム間の遅延Ｄはフレームの持続時間の一部の時間に
減少される。

使用時に、スイッチングモジュールはバスを用いて相
互接続される。データバイトは正しい目的地の装置とチ
ャンネルとを識別（同定）するために必要とされるそれ
ぞれの情報に関連づけられて送信される。この情報は関
係するマルチプレクサに特有のもので、言いかえればそ
こでだけ使用される。論理チャンネル番号に関しては、
これはマルチプレクサ内では特有のものではなく、出力
データフレーム内の論理チャンネルを識別するために対
応する目的地の装置の識別子といつも関係をしている。
説明を加えると、コンテンションプロセス（要求主張プ
ロセス）の第２のフェーズでは、ソースモジュールがバ
スに対して受信したバイトを自身のモジュール識別子と
この受信したバイトのバイト番号とを一緒に送信する。
コンテンションプロセスの第３のフェーズでは、ソース
モジュールは自身のモジュール識別子とこの受信したバ
イトのバイト番号との送信を停止するが、受信したバイ
トの送信は続ける。この第３のフェーズでは、制御モジ
ュールはバスに対して目的地のモジュール識別子と対応
する論理チャンネル番号と送信する。目的地がマルチプ
レックスされた出力である場合、論理チャンネル番号は
データが書き込まれ得るバイト位置の組（セット）を識
別する。つまり、目的地が単一のポートであれば、論理
チャンネル番号には重要性がない。

インターフェースされたライン（すなわち、入力ライ
ンと出力ライン）の状態に関する制御情報は、正常のデ
ータと同様にバスを介して転送される。制御ポートは特
定の論理チャンネル番号を割当てられるが、データチャ
ンネルには使用されない。つまり、インターフェースの
状態にとってはネットワークを通じてデータと共に搬送
され得るようにし、一般に20mS毎に更新される。更に、
インターフェースの状態は別のマイクロプロセッサポー
トを介して入手可能とされ、直接転送機構とは関係なく
読み込まれ、又は設定することができる。コモン・チャ
ンネル・シグナリング（共通チャンネル信号）はこのシ
グナリングチャンネルを使用するネットワークを通じて
インターフェースの状態を転送するときに使用できる。

到来する直列データは８ビット並列フォーマットに変
換される。完全なバイトがまとめ上げられた状態のとき
は、装置ID（識別子）及びバイト位置が、ルックアップ
テーブルへの入力として使われて、前述の方法で目的地
の装置の論理チャンネルとを得るために使用される。ル
ックアップテーブルは直列インターフェース装置または
外部メモリのどちらかに保持することができる。装置が
簡単なポートとして構成されているときは、バイト位置
の値は意味がなく、任意の値にプリセットされる。図９
は所定の装置から対応する論理チャンネル番号及び目的
地の装置番号にバイト位置をマッピングするルックアッ
プテーブル４の部分の詳細を示す。

高速スイッチングモジュールAl−Amの一つを介して受
信されたマルチプレックスされたデータの場合、マルチ
プレックスされた入力（到来する）フレームは同期情報
を含み、それ故フレームの開始を特定できる。データバ
イトは順次読み込まれ、入力（到来する）フレーム内の
それらの位置、つまりそれらのバイトスロット番号と装
置IDとは、ルックアップ（変換）テーブルを介して変換
され、対応する装置と論理チャンネルとはルックアップ
テーブルから読取られる。出力部に関係するフレームバ
ッファ５はFIFO待ち行列として動作し、入力データフレ
ームのタイミングの変動を許容するものとなる。

ルックアップテーブルにより定義されるマッピングを
単に変えることにより、前述の方法は、バイパス、ドロ
ップ及び挿入、交差接続などを含むあらゆる形態のスイ
ッチング動作を実行できる。

図５は高速スイッチングモジュールAmの入力部を示
す。入力部は５つの基本要素から成る。即ち、 （ｉ）ビットレベルタイミング及び非同期／同期変換
器。入力（到来する）直列データが受信クロックを使用
してサンプルされ、非同期モードに設定されているとき
は、CCITT V22を標準に定義されるタイプの、非同期か
ら同期への変換が適用される。

（ii）フレーム同期及び信号（シグナリング）チャンネ
ル抽出。この要素は、受信したデータ流がマルチプレッ
クスされているときのみに利用できる。フレーム同期パ
ターンが検出される（また、校正動作すなわち、同期パ
ターンがｋ個の連続するフレームについて検出されなか
ったときはフレーム同期パターンの位置決めと、その場
所へのロック動作が行われる）。信号（シグナリング）
チャンネルに対応するバイトが抽出され、入力信号チャ
ンネル処理部に導かれる。

（iii）バイト合わせ（バイト整列、byte alignmen
t）。マルチプレクサがバイトインターリーブを使用す
るから、チャンネルが正確に抽出される順番に入力（到
来する）データを整列させることが必要である。この要
素は基本的に直列・並列変換器により構成される。この
変換器はフレーム同期部からのコマンドに従ってリセッ
トできる。

（iv）ラッチ及びバッファ。ラッチはコンテンションプ
ロセス（使用主張）の際、すなわち装置がバスの制御を
得ようと試みる際に、受信したバイトを一時的に記憶す
る。ある装置はコンテンションプロセスの第１のフェー
ズで成功がされるまでに数サイクル待つ必要があること
になる。

（ｖ）バイトスロットカウンタ。受信したフレームがマ
ルチプレックス（多重化）を解かれるように（デマルチ
プレックス）するために、受信したバイトスロット番号
及び装置IDを用意する必要がある。これらのうち、第１
のものは各バイト受信毎に進歩（インクリメント）され
る簡単なカウンタにより用意され、第２のものはシステ
ムの初期化のときにプログラムされる。

高速スイッチングモジュールAl−Amの出力部（図８）
は入力部より複雑だが、マルチプレックスの中心技術を
組み入れている。この部分はデータバイト及び論理チャ
ンネル番号をバスから受信する。この部分の鍵となる動
作は、どこへデータを書き込むかを決定する方法であ
る。

出力バッファは160セット（組又は群）を含み、各セ
ットはデータバイト、リンクされたリストポインタ、読
出しされたフラグ、及び書込まれたフラグを備える。リ
ンクされたリスト場（フィールド）６内で、動作中の論
理チャンネル各々に対して環状の（サーキュラ）リンク
されたリストが存在する。

ここで環状のリンクされたリストもしくは環状にリン
クされたリスト（circular（ly） linked list）の用語
を明確にしておく。リンクされたリストは一群のデータ
アイテム（項目）であって、各データアイテムはそれぞ
れ関連するポインタを備えているものである。このポイ
ンタはリスト内での次のデータアイテムのアドレスであ
る。環状のリンクリストはリンクされた（結ばれた）リ
ストであって、そこでは最後のデータアイテムのポイン
タが第１のデータアイテムのアドレスとなっているの
で、このリストは終りのない（エンドレス）であり、連
続的に前進することができる。ここで言う環状は循環あ
るいはエンドレスを意味している。

現在使用している各論理チャンネルに対しては、リン
クされたリストフィールド６にはそれぞれのリンクされ
たリストが存在する。各リンクされたリスト内には、最
大アドレスポイントをもつメンバから最小アドレスをも
つメンバまでが存在する。この構成ではリンクされたリ
ストはエンドレスであり、環状の（に）リンクされたリ
スト（循環リンクリスト）として知られている。

出力が簡単なポートであれば、リストは単一の論理チ
ャンネルに対応する。別なインデックステーブル（論理
チャンネルポインタテーブル）はそれぞれの論理チャン
ネル番号と関係する書込み（ライト）ポインタを含む。
書込みポインタは、対応する論理チャンネルのデータバ
イトを受信するときに使用されることになるバッファの
位置を識別する。図６は出力（送出される）データフレ
ーム内の文字通りのバイト位置ではなく、リンクされた
リストフィールド６がデータバイトを論理チャンネルに
割り当てるのに使用される方法を概略示す。

出力（送出される）論理チャンネル番号が論理チャン
ネルポインタテーブルをアドレスするために使用され
て、その論理チャンネル番号に対して現在記憶されてい
る対応する書込みポインタに直接アクセスを得られるよ
うにする。現在のポインタは論理チャンネルポインタテ
ーブルから読取られて、その論理チャンネルすなわち、
現在のポインタに対応しているバッファ位置、に対して
次の空いているバッファ位置、へのアクセスに使用され
る。このデータバイトはそのバッファ位置に書込まれ
る。対応する書込まれたフラグがリセット状態からセッ
ト状態に変えられてそのバッファ位置がいまはデータバ
イトを記憶し、かつバッファ位置が読取り可能となって
いることを示す。次の書込みポインタは次にリンクされ
たリストで論理チャンネルに対応しているものから読取
られ、そのポインタが論理チャンネルポインタテーブル
に書込まれて、現在記憶されている書込みポインタを置
き換える。読取りポインタはデータバッファの160のバ
ッファ位置へ継続してアクセスするために生成されて使
用される。各バイトがバッファから読取られるときに
は、対応する書込まれているフラグがセット状態からリ
セット状態に変えられて、バッファ位置が読取られたこ
とといまでは書込みの準備ができていることを示すよう
にしている。

論理チャンネルに書き込まれた第１バイトに関して、
検索処理が、最小遅延に対応する書込ポインタ位置を見
つけるのに使用される。初期化に続く第１フレームの
間、バッファのアンダーフロー（underflow）が発生し
て論理チャンネル出力流内のエラーを招くことがある。

図7Aはこの種の滑りエラー（slip−error）の発生を
示す。“滑り処理（slip−procedure）”は入出力デー
タバイトの相対位置がスライドできるようにするために
使用され、それによりエラーが発生しなくなるまで遅延
を増大する。この処理は関係する論理チャンネルのみに
影響し、他のチャンネルを妨害することはない。図7Bは
再配列後の論理チャンネルマッピングを示す。

バッファの制御論理（ロジック）の他に、図８に示さ
れる出力部は次の要素を含んでいる。

（ｉ）フレーム同期ワードの発生及び信号（シグナリン
グ）チャンネル挿入回路。

（ii）同期／非同期変換に関係した直列の出力部。

（iii）ループバック（loopback）データ挿入。

出力部の他の部分の動作は、入力部の対応する要素と
実質的に反対の動作である。

この発明は、基本的に、入力（到来）用チャンネルの
データワード（データバイト）がスイッチ（マルチプレ
クサ）によって操作されて、出力（送出）用フレームの
所望の時間スロットで伝送される方法に関するものであ
る。ここで留意したいのは、請求項記載の発明は複数の
多重化されたデータフレームについて言及しているとい
うことである。

請求項１が意図する本発明の概念は、多重化プロセス
が論理チャンネル識別子（番号）と関連するデータワー
ドに基づいており、したがって、メンバポインタ（記述
の中ではリンクされたリストポインタとも呼ばれている
ものを、現在のポインタと呼んでいる）によって定めら
れた時間スロット内に伝送される（すなわち、出力用デ
ータフレームの時間スロット内に挿入される）。このメ
ンバポインタは、伝送リンク上のデータフレーム内の論
理チャンネルを定義する時間スロット数についての環状
リンクされたリスト（circular linked list）に関連し
ている。

この種の連続したデータフレームのリンク上での伝送
には出力用フレームのデータワードが書込まれるフレー
ムバッファが含まれることが当業者に知られている。

次に“スリップ”を克服することに関して請求項５及
び９に記述されている本発明について説明する。

図７は多重化（マルチプレックス）された入力用デー
タフレームと多重化された出力用データフレームとの間
の時間関係を示す。データフレームは次々と連続的に生
ずるが、明瞭のために、ここでは１つの入力用データフ
レーム（上側のフレーム）と１つの出力用フレームとそ
れに隣接する出力用フレームの一部（下側のフレーム）
とが示されている。

入力用フレーム内に示す論理チャンネルの時間スロッ
トをA,B,C,D,E及びＦとし、また出力用フレーム内の対
応する論理チャンネルの時間スロットをa,b,c,d,e及び
ｆとする。

図7Bは、入力及び出力用フレームの間の最小時間遅延
の最適な状態を示す。時間スロットａ内で受領したデー
タワードは時間スロットｂに伝送される（データワード
は、ポインタの現在値により指示された時間スロットｂ
に対応する記憶位置に書込まれる）。同様に、Ｂはｃ
に、Ｃはｄに、Ｄはｅに、Ｅはｆに、ＦはＡに送られ
る。

図7Aは図7Bの状態の成立を示しており、開始に続いて
発生する第１のフレーム内のスリップエラーを含んでい
る。スリップエラーは、２つのデータフレームのタイミ
ング（入力用データフレームのタイミングは隣接するス
イッチングノードでの送信機により決定される）におけ
る差異により、通信の際に発生することができ、本発明
の技術は自動的に順応することになる。

図7Aにおいて、時間スロットＡ内でデータワードを受
領すると、現在のポインタが論理チャンネルポインタテ
ーブルから読取られ（このポインタ値は“a"を有す
る）、受領したデータワードが時間スロットａに対応す
る位置に書込まれ、ポインタは時間スロットｂに対応す
る位置を示すように進められる。言い換えればリンクさ
れたリスト内に次のポインタによってオーバライト（書
き加え）がされる。同様に、時間スロットＢ内でデータ
ワードを受領する時は、データワードは時間スロットｂ
に対応する位置に書込まれ、ポインタは時間スロットｃ
に対応する位置を示すようにオーバーライトされる。時
間スロットＣでデータワードを受領すると、データワー
ドは時間スロットｃに対応する位置に書込まれ、ポイン
タは時間スロットｄに対応する位置を示すようにオーバ
ーライトされる。

時間スロットｄに対応する位置が図7Aに示す出力用フ
レーム内でデータワードを伝送するために処理される時
点では、入力用チャンネルの次の時間スロット（時間ス
ロットＤ）はまだ受領されていない。これが、図7Aに示
すように、スリップエラーの意味するところである。

図7Aに見られるように、時間スロットＤでデータワー
ドを受領する際、ポインタはこのデータワードが時間ス
ロットｅ（時間スロットｄではない）に対応する位置に
書込まれるように指示する。つまり、ポインタは書込み
プロセスの動作によってだけ進められるのではなく（す
なわち、書込みコマンドと書込まれたフラグがともに真
値であるときは）、読取るという動作によっても（すな
わち、読取りコマンドと読取られたフラグがともに真値
であるときも）進められることになる。

前述の好適実施例の代りとして、入力（到来する）装
置番号及びバイトスロット番号を出力（送出される）装
置番号及び論理チャンネル番号にマップするために使用
されるルックアップテーブル４は、スイッチングモジュ
ールの間で分散することができる。そこで各スイッチン
グモジュールは目的地の装置番号及び論理チャンネル番
号を含む小さいルックアップテーブルをもつ。この実施
例では、構成要素の数を減らし、バスの容量を改善する
効果を有するが、スイッチングモジュール内に追加のメ
モリ容量を必要とする欠点がある。

この発明を導入するさらに別の手段としては、スイッ
チングモジュールの出力部に属するリンクされたリスト
を保持するのに使用されるメモリが物理的に共通装置内
に配置できるが、出力の制御に関係する論理（ロジッ
ク）はスイッチングモジュール内に依然として配置され
る。この実施例は、標準メモリ集積回路を使用できる可
能性があるという利点を有するものの、滑りが生じたと
きはこの滑りで影響される各スイッチングモジュールが
適切な制御信号をバスを介してメモリ装置に送るという
欠点がある。

実施例の記述では、低速でマルチプレックス（多重
化）されていないデータ流に関係して論理チャンネル番
号について言及したが、この論理チャンネル番号は制御
モジュールによって出力される動作されていない番号を
言及したにすぎず、またこの論理チャンネル番号をポー
ト処理することはない。

最後に、この発明の記述を振り返りながらその特徴を
総括して述べることとする。

スイッチ（すなわちスイッチングノード）は多数の双
方向性のデータ送信ラインを有し、これらのライン上で
スイッチがデータを送受信する。これらのラインのうち
の一部は高速ラインであり、これらは高速モジュールA1
およびAmに接続されている（図１）。残りのラインは低
速ラインであり、こちらはポートP1からPnに接続されて
いる（図１）。データラインは参照番号を表示していな
いが、高速モジュール及びポートモジュールの各々で、
それぞれ入力（到来）用ライン及び出力（送出）用ライ
ンとして示されている。

スイッチングノードのスイッチそのものは、高速モジ
ュールと、ポートモジュールと、制御モジュール（２）
と、共通データバス（１）とで成る分配マルチプレクサ
の形態をとる。これらのモジュールの各々は共通のデー
タバスに接続されている。

高速及びポートモジュールな共通データバスとの間で
データを送受信するようにされている。

制御モジュールは共通データバスに制御信号を送って
スイッチングモジュール内のアドレスを制御するように
されている。

スイッチは、１つのライン（このラインに関係するス
イッチングモジュールはソース（源）スイッチングモジ
ュールと呼ばれる）上に到来するデータを別の１つのラ
イン（このラインに関係するモジュールは目的地スイッ
チングモジュールと呼ばれる）に切り換える機能をも
つ。つまり、スイッチは１つのスイッチングモジュール
でデータを受信し、もう１つのスイッチングモジュール
を通じてデータを送信するということになる。

実施例では、このスイッチングは高速ラインから別の
高速ライン又は低速ラインへのスイッチングであっても
よいし、あるいは低速ラインから別の低速ライン又は高
速ラインへのスイッチングであってもよい。

制御モジュール（２）はソーススイッチングモジュー
ルが共通データバス上にデータを配置するのに応答し
て、共通データバス上に目的地スイッチングモジュール
のアドレスと、マルチプレックスされた出力（送出用）
データフレーム（すなわち高速データライン）内のそれ
ぞれの論理チャンネルの識別子とを配置する。

目的地スイッチングモジュールは、マルチプレックス
された出力（送出用）データフレーム内のチャンネル容
量に必要な所定数の時間スロットを認知する。目的地ス
イッチングモジュールがどのようにしてこの制御情報を
得るかは本発明にとって本質ではないが、一例では、こ
の制御情報がネットワークのオペレータから提供されて
いる。目的地スイッチングモジュールはトラヒックデー
タを受信する時と同じ方法で、共通データバスを介して
制御情報を受信することができる。制御情報は特別の論
理チャンネル番号と関係している。この特別の論理チャ
ンネル番号はマルチプレックスされた出力（送出）用デ
ータフレーム上のトラヒックデータに対する実際の論理
チャンネルを表示するものではないが、共通データバス
上のデータが制御データであり、このデータがスイッチ
ングモジュールに読み込まれてそのはめ込み制御指示に
従って処理されなければならないことを示すものとし
て、目的地スイッチングモジュールによって認識され
る。

図４において、ソーススイッチングモジュールの入力
（到来）用フレーム内のチャンネルであって４時間スロ
ットで時間スロット毎に１バイト（1600ビット／秒）の
ものが、目的地スイッチングモジュールの出力（送出）
用フレームで４時間スロットを有する論理チャンネルに
切り換えられる。

目的地スイッチングモジュールは制御情報を受信して
おり、４つの時間スロットを有する論理チャンネルを確
立してその論理チャンネル番号Ｎを新しく確立されたチ
ャンネルと関係付けるようにする。

図６を参照すると、目的地スイッチングモジュールは
アドレス３を有し、ソーススイッチングモジュールはア
ドレス５を有し（図９参照）、また目的地スイッチング
モジュールは既に４時間スロットを有する論理チャンネ
ル番号４を確立するように指示されていると仮定する。
目的地スイッチングモジュール３は４つの自由時間スロ
ットを選択してデータバッファの位置についてのリンク
されたリストを創製する（図４中の５参照）。図６で
は、論理チャンネル番号（LCN）４のバッファ位置は3,
8,12及び15である。恐らくは、これらが送出用フレーム
のバイト番号（時間スロット）2,7,11及び14と対応する
ことになる。ソーススイッチングモジュール５用の構成
マップ（図９）は次のデータを含む。

これは図９の内容とは異なるが、リンクされたリスト
の使い方をよりよく説明するために改正したものであ
る。

構成マップを参照して、ソーススイッチングモジュー
ル５は以前は共通バス上に０バイトを送っていたが、ソ
ースモジュールは現在は共通バスへのアクセスを獲得し
て該バスに１バイトを送ることに成功していると仮定す
る。

制御モジュールはモジュール５のための構成マップを
バイト１をアドレスとして用いてアドレスし、対応する
LCNと装置メモリにアクセスしてその内容（それぞれ、L
CN4及び装置３）を引き出してこれらの値を共通データ
バスに送る。

目的地スイッチングモジュール３はアドレスラインを
読取り、バス上のアドレスがそれ自身のアドレスと同じ
であることに気付く。モジュール３はバスからのデータ
バイトをLCN4と一緒に読取る。モジュール３は今度はそ
のポインタテーブルを参照し、LCN4を用いてそれにアク
セスしてポインタ３を検索し、データバッファの位置３
にデータバイトを送る。モジュール３はまたLCN4用のリ
ンクされたリストを参照し、位置３が位置８指摘してい
るのを発見し、ポインタテーブルでポインタ３をポイン
タ８に置換える。

やがて、モジュール５は入力フレーム内でバイト４を
受領し、これが共通データバスからモジュール３によっ
てLCN4と一緒に読取られることになる。今度は、モジュ
ール３がそのポインタテーブルにアクセスすると、ポイ
ンタ値８を受領し、従ってデータバッファの位置８内に
入力バイト４を送ることになる。同様に、入力フレーム
のバイト10が位置12に記憶され、入力用フレームのバイ
ト13が位置15に記憶される。

先程示した特定の例では、出力データフレーム内の所
定番号の自由時間スロットはバイト（時間スロット）2,
7,11及び14である。出力フレーム内には他の自由時間ス
ロットが存在していてもよいが、論理チャンネル番号４
を確立する際に、スイッチングモジュール３に送られて
制御データはLCN4に対して４つの時間スロットを割り当
てるようモジュール３に命令する。目的地スイッチング
モジュールが最下位の識別子をもつ４つの自由時間スロ
ットを選択するようにされていることは本発明の好まし
い特徴であり、この特徴は請求項４で取り上げている。

フロントページの続き (72)発明者 ターナー、マイケル・ナイル イギリス国、アイピー２・９ジェイエ ヌ、サフォーク、イプスウイッチ、アン ブルック・ロード 26 (56)参考文献 特開 昭48−43805（ＪＰ，Ａ) 特開 昭61−191133（ＪＰ，Ａ) 特開 昭63−65735（ＪＰ，Ａ) 特開 昭63−272143（ＪＰ，Ａ) 特表 平１−500074（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04Q 11/00

Claims (10)

(57)【特許請求の範囲】
1. 【請求項１】それぞれの入力チャンネルによって搬送さ
   れるデータをそれぞれの出力チャンネルへ導くために、
   時間マルチプレックスされたデータフレームのそれぞれ
   のチャンネルにデータを搬送する複数の双方向性の送信
   リンクを接続するためのデータスイッチングノードにお
   いて、 データライン、アドレスライン及び論理チャンネル識別
   子ラインを有する共通のデータバスと； それぞれの送信リンクと接続するための複数のモジュー
   ルと； 上記バスに接続された制御手段とで成り、 上記各モジュールは、 （ａ）上記バスに接続され、かつそれぞれのバスアドレ
   スを有し、 （ｂ）それぞれの送信リンクのマルチプレックスされた
   入力データフレーム内で受信した連続するデータワード
   をバスに書込むことによってソースモジュールとして動
   作するようにされており、 （ｃ）それぞれの送信リンクのマルチプレックスされた
   出力データフレーム内に含めるためのデータワードをバ
   スから読出すことによって目的地モジュールとして動作
   するようにされており、かつ （ｄ）そのマルチプレックスされた出力データフレーム
   内において、 （ｉ）各マルチプレックスされた出力データフレーム内
   で所定の量の現在使用されていない自由な時間スロット
   を各チャンネルにそれぞれ割り当て、この量はそれぞれ
   のチャンネルに対して要求される容量を提供できるよう
   にしてあり、 （ii）各出力チャンネルに対して、環状すなわち、エン
   ドレスにリンクされたそれぞれのリストを形成し、各リ
   ストは対応する出力チャンネルに対してそれぞれ割り当
   てられた時間スロットの識別子であるメンバを有するも
   のとし、 （iii）上記各リンクされたリストに対してそれぞれの
   メンバポインタを用意し、かつ、 （iv）上記各リンクされたリストと予め定められたそれ
   ぞれの所定の論理チャンネルの識別子とをそれぞれ関係
   付けること、 によってチャンネルを確立するようにされており、 上記制御手段は、 （ｉ）対応する目的地モジュールアドレスと、前記対応
   する目的地モジュールのマルチプレックスされた出力デ
   ータフレーム内の対応するチャンネルの論理チャンネル
   識別子とを生成し、かつ （ii）上記対応する目的地モジュールのアドレスと上記
   対応する論理チャンネルの識別子とをバスに書込むこと
   によって、上記ソースモジュールが受信したデータワー
   ドをバスに書込むのに対応するようにされており、 さらに、各モジュールは、 （ｉ）上記受信したデータワードと上記対応する論理チ
   ャンネル識別子とをバスから読出し、 （ii）この論理チャンネル識別子に対応する環状リンク
   されたリストを識別し、 （iii）この論理チャンネル識別子に対応するそれぞれ
   のメンバポインタの現在値をメモリから引き出して、そ
   れぞれのメンバポインタの現在値により識別されるマル
   チプレックスされた出力データフレームの時間スロット
   内に受信したデータワードを挿入し、かつ （iv）環状リンクされたリストの次のメンバを指示する
   ためにメンバポインタを進めるようにされており、 このようにしてバス上のそれ固有のアドレスの存在に応
   答するようにされているデータスイッチングノード。
2. 【請求項２】各モジュールはまた、ソースモジュールと
   して動作しているときは、その固有のアドレスと、受信
   したデータワードを搬送するそれぞれのチャンネルの識
   別子に関する情報とをバスに書込むようにされ； 制御手段はルックアップテーブルを具備し、ソースモジ
   ュールのアドレスと、受信したデータワードを搬送して
   いるそれぞれのチャンネルの識別子に関する情報との受
   信に応答して、該受信したアドレスと該受信した情報と
   を用いてルックアップテーブルにアクセスし、それによ
   って上記対応する目的地モジュールと、マルチプレック
   スされた出力データフレーム内の対応するチャンネルの
   論理チャンネル識別子とを決定するようにする請求項１
   記載のノード。
3. 【請求項３】上記制御手段はそれぞれのルックアップテ
   ーブルを具備し、各ルックアップテーブルはそれぞれの
   モジュールと関係付けられていて、各モジュールは、ソ
   ースモジュールとして動作しているときは受信したデー
   タワードを搬送するそれぞれのチャンネルの識別子に関
   する情報を用いて関係するルックアップテーブルにアク
   セスし、それにより上記対応する目的地モジュールと、
   マルチプレックスされた出力データフレーム内の対応す
   るチャンネルの論理チャンネル識別子とを決定するよう
   にされた請求項１記載のノード。
4. 【請求項４】マルチプレックスされた出力データフレー
   ム内で現在自由な時間スロットからそのマルチプレック
   スされた出力データフレームと関係するモジュールが、
   ｎの時間スロットを必要とする論理チャンネルに対し
   て、現在自由な時間スロットのｎの最下位時間スロット
   をもつｎの時間スロットを選択して、選択した時間スロ
   ットの識別子を数値順にしかも最高値と最低値とが結ば
   れてエンドレスとなるような環状にリンクされたリスト
   を形成するようにされている請求項１ないし３のいずれ
   か１項記載のノード。
5. 【請求項５】各モジュールは、目的地モジュールとして
   動作しているときは、それぞれのメンバポインタの現在
   値によって識別されるそれぞれのバッファ記憶位置にデ
   ータワードを一時的に記憶し、このバッファ位置は出力
   データフレームに対するマルチプレックスされたデータ
   流を得るために継続して読取られ、またこのモジュール
   はデータワードが一時的記憶のためにこのバッファ位置
   に書込まれる前にこのバッファ位置で読取り動作が試行
   されているのに応答して現在のポインタをそれぞのリン
   クされたリストの次のメンバに移すようにされている請
   求項１ないし４のいずれか１項記載のノード。
6. 【請求項６】複数の入力チャンネル内で搬送されるデー
   タを受信し、時間マルチプレックスされたデータフレー
   ムのそれぞれの出力チャンネル内で上記受信されたデー
   タをそれぞれの受信リンク上で送信するマルチプレクサ
   を動作する方法であって、 上記各送信リンクに対して、 （ｉ）各マルチプレックスされた出力データフレーム内
   で所定の量の自由な時間スロットを各出力チャンネルに
   それぞれ割り当て、この量はそれぞれのチャンネルに対
   して要求される容量を提供できるようにし、 （ii）各出力チャンネルに対して、割り当てられた時間
   スロット識別子で構成されるメンバの環状にリンクされ
   たリストをそれぞれ形成し、 （iii）上記各リンクされたリストに対してそれぞれの
   メンバポインタを用意し、かつ、 （iv）上記各リンクされたリストと所定のれぞれの論理
   チャンネルの識別子とを関係付けることによってそれぞ
   れのマルチプレックスされたデータフレームの出力チャ
   ンネルを確立する段階と； 入力チャンネルの受信したデータワードを、 （ａ）対応する送信リンクを識別するデータバスアドレ
   スとそのそれぞれのマルチプレックスされた出力データ
   フレームと、 （ｂ）対応する出力チャンネルを識別するそれぞれの論
   理チャンネル識別子とに関連付けて共通のデータバス上
   に配置する段階と； 上記各送信リンクに対して、 （ｉ）バスから上記対応する論理チャンネル識別子を読
   出し、 （ii）関連する環状にリンクされたリストと、関連する
   メンバポインタとを識別し、 （iii）受信されたデータワードをバスから読出して、
   それぞれのメンバポインタの現在値により識別されるマ
   ルチプレックスされた出力データフレームの時間スロッ
   ト内に上記データワードを挿入し、かつ （iv）環状にリンクされたリストの次のメンバを指示す
   るためにメンバポインタを進めることによって、対応す
   るデータバスアドレスがバス上に存在することに応答す
   る段階とを含むマルチプレクサを動作させる方法。
7. 【請求項７】上記配置する段階は、 入力チャンネルが受信された送信リンクを識別する第１
   のアドレスをバスに書込む段階と、 バス上の上記第１のアドレスを、そのマルチプレックス
   された出力データフレームが上記対応する出力チャンネ
   ルを含む対応する送信リンクを識別する上記アドレスに
   置き換える段階とを含む請求項６記載の方法。
8. 【請求項８】（ａ）受信したワードを論理チャンネルの
   時間スロット内へ挿入する時を「挿入時」と呼び、 （ｂ）その論理チャンネルに関するリンクしたリストの
   関連するメンバの識別子を「挿入識別子」と呼び （ｃ）そのリンクされたリストの直前のメンバの識別子
   を「マイナス１挿入識別子」と呼び、 （ｄ）「挿入時」において出力のために処理されている
   時間スロットの識別子を「出力識別子」と呼ぶとして、
   その論理チャンネルの時間スロットの少くとも１つに関
   して「出力識別子」が「マイナス１挿入識別子」の値よ
   りも大きいか又は等しいような関係にある請求項６又は
   ７記載の方法。
9. 【請求項９】マルチプレックスされた出力データフレー
   ムの時間スロットがマルチプレックスされた出力データ
   フレーム内で受信されたデータワードがそこに挿入され
   てしまう前に出力用に処理されている場合を検出する段
   階と、それに応答して環状にリンクされたリストの次の
   メンバを指示するようにメンバポインタを進める、段階
   とを含み、 該出力データクレームの時間スロット内へのデータワー
   ドの挿入は２つの部分で実行され、第１の部分ではデー
   タワードがその時間スロットに対応する一時的メモリへ
   書込まれ、また第２の部分ではそのデータワードが出力
   データフレームへ書込むためにその一時的メモリから読
   み出されるものであり、 かつまた、出力データフレームへの挿入のためにデータ
   ワードが引出しのためにその一時的メモリが読み出され
   るときには、受信したデータワードはバスから読み出さ
   れて、その一時的メモリ内に挿入されていない場合には
   メンバポインタが進められるようにされている請求項６
   ないし８のいずれか１項記載の方法。
10. 【請求項１０】上記所定の量はｎであり、割り当てる段
    階は、マルチプレックスされた出力データフレーム内で
    現在自由な時間スロットから、該現在自由な時間スロッ
    トのｎの最下位時間スロット識別子を有するｎの連続す
    る自由な時間スロットを選択する段階を備え、該ｎの選
    択された自由な時間の識別子は該現在自由な時間スロッ
    トのｎの最下位識別子である請求項６ないし９のいずれ
    か１項記載の方法。