SE508876C2 - Digital väljare avsedd att användas i en nod i ett kretskopplat telekommunikationsnät med distribuerad väljarfunktion - Google Patents

Description

508 876 2 Redogörelse för uppfinningen.

Ett syfte med uppfinningen är att åstadkomma en väljare av inledningsvis angivet slag, med vilken merkostnaderna i varje nod avsevärt minskas.

Ett annat syfte är att skydda en dylik väljare mot felaktig påkoppling i det avseendet att en ofrivillig lyssnare inte skall kunna tolka det som sägs.

Ovanstående syften har enligt uppfinningen uppnåtts genom att vid en väljare av inledningsvis definierat slag väljarminnet är anslutningsbart via ett anpassningsorgan till ett överföringsme- dium, som är gemensamt för ett antal noder i nätet, tidluckeräknaren är ansluten via anpassningsorganet för erhållande av ramsynk från det gemensamma överföringsmediet, styrminnet är anordnat att selektera ut tidluckor från det gemensamma överföringsmediet och att generera läsadress till väljarminnet, samt styrminnet och väljarminnet är realiserade med färre antal minnesceller än adressrummet.

Väljarminnet kan därvid enligt en utföringsform vara anordnat mellan anpassningsorganet och en datautgång till noden, och en avkodningslogik vara anordnad mellan tidluckeräknaren och en inbuffert för inkommande data från noden för att styra ut nämnda data via inbufferten och anpassningsorganet på bestämda tids- luckor i det gemensamma överföringsmediet.

Enligt en annan utföringsform kan väljarminnet vara anordnat mellan en dataingång från noden och anpassningsorganet, och en avkodningslogik vara anordnad mellan tidluckeräknaren och en utbuffert för att styra inklockning av data från det gemensamma överföringsmediet i utbufferten, för bestämda tidsluckor på det gemensamma överföringsmediet.

Enligt ytterligare en utföringsform kan väljarminnet vara anordnat att både mottaga inkommande data från noden och vidare- befordra till anpassningsorganet, och att mottaga inkommande data från anpassningsorganet och vidarebefordra till noden.

Företrädesvis innehåller enligt en mycket fördelaktig utför- ingsform varje minnescell hos hos väljarminnet ett krypterings- register och organ för att möjliggöra kryptering av trafik mellan två noder i nätet. Därvid kan organ vara anordnade för att åstadkomma överföring av en unik krypteringsnyckel 508 8.76 3 tillsammans med varje uppkopplingsbegäran från en nod till en annan.

Genom uppfinningen kan styrminnet och väljarminnet vara real- iserade på ett sådant sätt att antalet minnesceller minskas endast till det antal som erfordras i varje nod.

Figurbeskrivning.

Uppfinningen skall nu beskrivas närmare nedan med hjälp av utföringsexempel visade på bifogade ritningar, där fig. 1 i blockschemaform visar en konventionell tidsväljare. fig. 2 i blockschemaform schematiskt visar en del av ett telekommunikationsnät med distribuerade tidsväljare, fig. 3a-c visar blockschemor av utföringsformer av en distri- buerad tidsväljare enligt uppfinningen, fig. 4 schematiskt åskådliggör uppbyggnaden av väljarminne och styrminne medelst minnesceller i tidsväljare enligt fig. 3a-c, fig. 5 likaledes schematiskt åskådliggör uppbyggnaden av en av ett flertal minnesceller ingående i väljarminne och styrminne enligt fig. 4, samt fig. 6 visar en utföringsform av ett krypteringsregister ingående i väljarminnet.

Den i fig. 1 visade konventionella tidsväljaren innefattar ett styrminne KM, ett väljarminne TM och en tidluckeräknare TR.

I väljarminnet skrivs data in cykliskt på en adress som pekas ut av tidluckeräknaren. Vid utläsning av data från väljarminnet översätts tidluckeräknarens TR värde i styrminnet KM innan det blir en adress till väljarminnet TM. Datat läses ut i den ord- ning som bestäms av styrminnet. Via en multiplexor MUX kan en processor uP komma åt att skriva i styrminnet för att uppdatera där befintlig tabell över utläsningsföljden.

Föredragna utföringsformer.

Med hänvisning till det i fig. 2 mycket schematiskt åskådlig- gjorda telekommunikationsnätet, knyter en gemensam databuss 2 ihop ett antal distribuerade tidsväljare 40-4n, som är till- ordnade varsin i nätet ingående nod 0-n.

Med hänvisning till fig. 3a innefattar varje tidsväljare 40- 4n ett styrminne 6, ett väljarminne 8, en tidluckeräknare 10 och en processor 12. Styrminnet 6 är anslutningsbart till tidlucke- räknaren 10 och mikroprocessorn 12 via en multiplexor 14. Väl- 508 876 4 jarminnet 8 är anslutningsbart till styrminnet 6 och tidlucke- räknaren 10 via en multiplexor 16. En inbuffert 18 mottager en till väljaren på en trunk 20 inkommande digital dataström 22.

Utläsning ur väljarminnet 8 sker via en utbuffert 24 på en trunk 26.

I väljarminnet 8 skrivs data in cykliskt på en adress som pekas ut av tidluckeräknaren 10. Vid utläsning av data översätts tidluckeräknarens 10 värde i styrminnet 6 innan det blir en adress till väljarminnet 8. Datat läses ut i den ordning som bestäms av styrminnet 6. Via multiplexorn 14 kan processorn 12 komma åt att skriva i styrminnet för att uppdatera där befintlig tabell över utläsningsordningen.

Väljarminnet 8 är anslutet till den enligt fig. 2 för alla noder gemensamma databussen 2 (eller annat gemensamt medium), vilken ej är synlig i fig. 3a. Anslutningen kan utgöras av en optisk kabel eller annat lämpligt överföringsmedium, och antyds i fig. 3a med dubbelpilar 28,30. På i och för sig känt sätt ingår i bussen data- och ramsynk, varvid en av de anslutna noderna har en oscillator för att generera ramsynk.

Anslutningen till väljarminnet 8 sker närmare bestämt över en bussanpassningsfunktion 32, som anpassar gränssnittet mellan inbufferten 18 och det gemensamma mediet 28,30. Om det gemensam- ma mediet t.ex. utgörs av en buss med data och ramsynk separat, kan funktionen i enklaste fallet enbart utgöras av styrning av en bussdrivare och realiseras förslagsvis tillsammans med in- bufferten 18 och styrning av väljarminnet 8. Via denna erhåller tidluckräknaren 10 ramsynk från databussen 2 på en ledning 34.

En avkodningslogik 36 är anordnad mellan tidluckeräknaren 10 och inbufferten 18. Avkodningslogiken 36 har till uppgift att ombe- sörja att den inkommande tidluckeströmmen 22 skickas ut via inbufferten 18 på bestämda tidluckor i den gemensamma bussen.

Avkodningslogiken 36 kan utgöras av standardkretsar uppbyggda på konventionellt sätt med hjälp av avkodare, och styr tidlucke- räknarens värde så att inbufferten 18 öppnas på rätt tidlucka på den gemensamma bussen och innehållet i inbufferten 18 läggs ut på bussen. Exempel på avkodningslogik för 8 tidsluckor är t.ex. en 3-till-8-avkodare (Texas Instrument 74138).

Sammanfattningsvis bygger således den decentraliserade väljaren på att databussen 2 till väljarminnet 8 är gemensam för 5 alla noder, vilka måste innehålla styrminne 6, väljarminne 8 och tidluckeräknare 10. Grundat på insikten att en nod enbart behö- ver några få tidluckor realiseras enligt föreliggande uppfinning väljarminnen och styrminnen med färre antal minnesceller än vad det finns adresspositioner. Exempel härpå är associativa minnen.

Skrivadressen lagras i minnet och minnesinformation finns endast på dessa positioner. Adressen för minnescellen lagras tillsmmans med datat i varje minnescell. Vid läsning/skrivning i minnet jämförs inkommande adress med innehållet i ett adressregister, som ingår i minnescellen. Vid träff öppnas dataregistret i minnescellen för läsning och skrivning.

Vinsten med denna lösning jämfört med att ha konventionella minnen (en tidlucka/minnescell och spärrfri inkoppling på trunk) ökar med kvoten antalet tidluckor på gemensam buss/tidluckor på trunk.

Styrminnet 6 har två uppgifter, nämligen att selektera ut tidluckor från den gemensamma bussen för skrivning i väljarmin- net 8 (läs/skriv-signal), och att generera läsadressen till väljarminnet 8. Såsom nämnts ovan skickas inkommande tidlucke- ström 22 ut via databufferten 18 på bestämda tidluckor i den gemensamma bussen med hjälp av avkodningslogiken 36. Tidlucke- räknaren 10 synkroniseras till synkroniseringsinformationen på bussen.

För att kunna hantera lediga minnesceller kan även mikropro- cessorn 12 vara anordnad att via anslutning 37 utföra reset på minnesceller i styrminnet 6 och väljarminnet 8, såsom beskrivs nedan med hänvisning till fig. 4 och 5, dvs ledigmarkera minnes- celler. Operationen medför att processorn får möjlighet att initiera adressregistret i minnescellen med ny adress.

I fig. 3b har element med samma benämning som i fig. 3a er- hållit samma hänvisningsnummer som i den senare med tillägg av primtecken. Utföringsformen enligt fig. 3b skiljer sig närmare bestämt från den i fig. 3a genom att väljarminnet 8' är insatt på inkommande trunkström i stället för utgående, vilket medför att inkommande trunkström kan skickas ut på gemensam buss via bussanpassningsfunktionen 32' i godtycklig ordning och godtyck- lig tidslucka. Avkodningslogiken 36' är därvid anordnad att styra inklockning av data i utbufferten 24', vilket sker pa bestämda tidluckor på den gemensamma bussen. 508 876 6 I fig. 3c har element med samma benämning som i fig. 3a erhållit samma hänvisningsnummer som i den senare med tillägg av bisstecken. Vid utföringsformen enligt fig. 3c kan både inkom- mande och utgående trunkström löpa genom väljarminnet 8. Nack- delen är att det behövs dubbelt så många minnespositioner, dvs en i vardera riktningen, jämfört med de båda tidigare utförings- formerna, men behovet av avkodninglogik försvinner.

Figur 4 visar utförandet av väljarminne 8 och styrminne 6 i blockschemform. Varje minne 6,8 innehåller minnesceller 38, vilkas antal är mindre än antalet positioner. En logik 40 finnes för hantering av lediga celler, såsom förklaras närmare nedan.

Vid 42, 44, 46 och 48 antyds adress-, data-, skriv/läs- resp. resetledningar, vilkas funktion kommer att framgå av den följan- de beskrivningen med hänvisning till fig. 5.

Figur 5 visar exempel på utförandet av minnescellerna 38.

Varje minnescell 38 innehåller ett adressregister 50, en adress- jämförare 52, ett dataregister 54, samt optionellt ett krypte- ringsregister 56. Adressregistret 50 definierar adressen för minnescellen. Adressen på den gemensamma adressbussen jämförs medelst adressjämföraren 52 med innehållet i adressregistret 50 och när adressen stämmer överens kan innenehållet i dataregist- ret 54 läsas eller skrivas. För att kunna flytta en minnescell i adressrymden är en resetfunktion åtkomlig via ledningen 48. Om minnescellen pekas ut och en på ledningen 48 uppträdande reset- signal är aktiverad, deaktiveras minnescellen. Om en skrivning sker på en adress, som inte motsvaras av någon minnescell, initieras medelst logiken 40 en ledig cell med motsvarande adress och data läggs in i dataregistret. En "pool" av lediga celler kan t.ex. vara realiserade som en fifo-kö.

I nuvarande standardiseringsprocessen av DQDB och FDDI-II föreslås att enbart 8-bitars data skall transiteras. Ingen redundans finns för skydd mot felaktig påkoppling. Ett enkelt sätt att klara av det hela är att kryptera data och skicka med nyckeln i väljar-ordern. Nyckeln är unik för varje enskilt koppel.

Realiseringen av kryptering i den föreslagna väljarstrukturen i fig. 3c kan exempelvis utföras genom att komplettera minnes- cellen i väljarminnet 8 i fig. 5 med krypteringsregistret 56. I detta fall behövs en minnescell både för utläsning från gemen- 7 sambuss och inskrivning till gemensambuss d.v.s. arkituren följer fig. 3C. Vid uppkoppling mellan två noder via den gemen- samma bussen skrivs samma nyckel in i krypteringsregistret 56 i bägge noderna. Krypteringsregistret kan vara ett återkopplat shiftregister vilket bildar en slumpgeneratorfunktion. Slump- datat förändrar datat så att PCM-et på gemensamma bussen blir omöjligt att förstå utan dechiffrering.

Pig. 6 visar en implementation för kryptering som krypterar och dekrypterar med samma algoritm. Eftersom figuren är själv- förklarande för fackmannen, genom att den innehåller på vederta- get sätt visade komponenter och anslutningar, liksom förklarande text, krävs här ej någon närmare beskrivning av den visade kretsens uppbyggnad. I realiseringen innehåller krypteringsregi- stret 56" samma antal bitar som dataregistret 54" men olika antal är även tänkbart. DO-Dn är data intill minnet. Följande händelsekedja kan ex. utföras vid en uppkoppling mellan sändande nod, nedan kallad A-nod, och mottagande nod, nedan kallad B- nod: - Microprocessorn 12" i A-nod (uP) skriver in utläsadress till väljarminnet 8" i styrminnet 6". Vid inskrivning hämtas en ledig minnescell 38 från poolen av lediga celler i styrminnet 6" och initiering sker av minnescellens adressregister 50 med minnescellens adress och av minnescellens dataregister 54 med läsadress.

- A-noden skapar krypteringssynkronisering genom att skriva in nollor i väljarminnets 8" krypteringsregister 56. Vid in- skrivning hämtas en ledig minnescell från poolen av lediga celler i väljarminnet och initiering sker av minnescellens adressregister 50 med adressen för minnescellen och krypterings- registret initieras med nollor. Signalen "Start av Synk" på ledning 74 aktiveras, vilket medför att dataregistret 54 noll- ställs och ingen shiftning av krypteringsregistret 56 utförs.

Utgående data består endast av nollor, vilket i detta fall utgör synkroniseringsordet.

- A-noden skickar krypteringsnyckel i väljarorder till B-noden. B-noden lagrar den för senare användning.

- B-nodens microprocessor 12" skriver in utläsadress till nodens väljarminne 8" i dess styrminne 6". Vid inskrivning hämtas en ledig minnescell 38 från poolen av lediga celler i 508 876 8 styrminnet 6", cellens adressregister 50 initieras med minnes- cellens adress, och minnescellens dataregister med läsadress.

- B-noden skriver in krypteringsnyckeln i sitt väljarminne 8". Vid inskrivning hämtas en ledig minnescell från poolen av lediga celler i väljarminnet och initiering sker av minnescel- lens adressregister 50 med adressen för cellen och av krypte- ringsregistret 56 med nyckel. Signalen “Start of Synk" på led- ningen 74 aktiveras, vilket betyder att mottagande minnescell väntar på krypteringssynkronisering. Ingen shiftning av krypte- ringsregistret utförs.

- A-noden skriver in nyckel i den aktuella cellens krypte- ringsregister. Efter inskrivning i registret nollställs även dess vippa 70 genom aktivering av "nollställning av synk" på ledning 76. Shiftning av krypteringsregistret påbörjas.

- B-noden upptäcker synkordet och dekrypterar data. Så länge som krypteringsordet skickas utförs ingen shiftning av krypte- ringsregistret. När synkordet tas bort ifrån bussen nollställs vippan 70 automatiskt genom att datat inte innehåller enbart nollor och dekryptering påbörjas.

Claims (6)

Patentkrav.

1. Digital väljare avsedd att användas i en nod i ett krets- kopplat telekommunikationsnät med distribuerad väljarfunktion, vilken väljare innefattar ett väljarminne (8), en tidluckeräknare (10), vilken är anslutningsbar till väljarminnet (8) och anordnad att peka ut en adress i detta för cyklisk inskrivning av till väljaren inkommande data på denna adress, ett styrminne (6) anordnat att styra ordningen för utläsning av data från väljarminnet, kännetecknad av att väljarminnet (8) är anslutningsbart via ett anpassningsorgan (32) till ett överföringsmedium, som är gemensamt för ett antal noder i nätet, tidluckeräknaren (10) är ansluten via anpassningsorganet (32) för erhållande av ramsynk från det gemensamma överföringsmediet, styrminnet (6) är anordnat att selektera ut tidluckor från det gemensamma överföringsmedíet och att generera läsadress till väljarminnet (8), samt styrminnet (6) och väljarminnet (8) är realiserade med färre antal minnesceller än vad det finns adresspositioner.

2. Väljare enligt krav 1, kännetecknad av att väljarminnet (8) är anordnat mellan anpassningsorganet (32) och en datautgång (26) till noden, och att en avkodningslogik (36) är anordnad mellan tidluckeräknaren (10) och en inbuffert (18) för inkomman- de data från noden för att styra ut nämnda data via inbufferten (18) och anpassningsorganet (32) på bestämda tidsluckor i det gemensamma överföringsmediet.

3. Väljare enligt krav 1, kännetecknad av att väljarminnet (8') är anordnat mellan en dataingång (20') från noden och anpassningsorganet (32'), och att en avkodningslogik (36') är anordnad mellan tidluckeräknaren (10') och en utbuffert (24') för att styra inklockning av data från det gemensamma över- föringsmediet i utbufferten, för bestämda tidsluckor på det gemensamma överföringsmediet.

4. Väljare enligt krav 1, kännetecknad av att väljarminnet (8") är anordnat att både mottaga inkommande data från noden och vidarebefordra till anpassningsorganet (32“), och att mottaga 508 sve N inkommande data från anpassningsorganet och vidarebefordra till noden.

5. Väljare enligt något av föregående krav, kännetecknad av att varje minnescell hos hos väljarminnet (8) innehåller ett krypteringsregister (56) och organ för att möjliggöra kryptering av trafik mellan två noder i nätet.

6. Väljare enligt krav 5, kännetecknad av organ för att åstadkomma överföring av en unik krypteringsnyckel tillsammans med varje uppkopplingsbegäran från en nod till en annan.