SE464957B - Saett och anordning foer att koppla datainformation genom en digital vaeljare - Google Patents

Saett och anordning foer att koppla datainformation genom en digital vaeljare

Info

Publication number
SE464957B
SE464957B SE8903779A SE8903779A SE464957B SE 464957 B SE464957 B SE 464957B SE 8903779 A SE8903779 A SE 8903779A SE 8903779 A SE8903779 A SE 8903779A SE 464957 B SE464957 B SE 464957B
Authority
SE
Sweden
Prior art keywords
memory means
selector
reading
data information
control
Prior art date
Application number
SE8903779A
Other languages
English (en)
Other versions
SE8903779D0 (sv
SE8903779L (sv
Inventor
T L Haulin
Original Assignee
Ellemtel Utvecklings Ab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ellemtel Utvecklings Ab filed Critical Ellemtel Utvecklings Ab
Priority to SE8903779A priority Critical patent/SE464957B/sv
Publication of SE8903779D0 publication Critical patent/SE8903779D0/sv
Priority to CA002044273A priority patent/CA2044273C/en
Priority to BR909007013A priority patent/BR9007013A/pt
Priority to DK90850340.2T priority patent/DK0427689T3/da
Priority to ES90850340T priority patent/ES2058881T3/es
Priority to JP3500297A priority patent/JP3034029B2/ja
Priority to AU67556/90A priority patent/AU636687B2/en
Priority to DE69011623T priority patent/DE69011623T2/de
Priority to KR1019910700653A priority patent/KR970005826B1/ko
Priority to IE401890A priority patent/IE64972B1/en
Priority to PCT/SE1990/000665 priority patent/WO1991007857A1/en
Priority to EP90850340A priority patent/EP0427689B1/en
Priority to EG66790A priority patent/EG19095A/xx
Priority to AR90318347A priority patent/AR242329A1/es
Publication of SE8903779L publication Critical patent/SE8903779L/sv
Priority to NO912514A priority patent/NO304540B1/no
Publication of SE464957B publication Critical patent/SE464957B/sv
Priority to FI913330A priority patent/FI98112C/sv

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/08Time only switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Communication Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

10 15 20 25 30 464 957 2 Sättet och anordningen enligt uppfinningen löser det beskrivna problemet genom att ett enda väljarminnesorgan enligt uppfinningen ersätter flera väljarminnes- organ av känt slag. Under ett tidluckeintervall sker därvid flera utläsningar från väljarminnesorganet. Varje utläsning i ett visst tidluckeintervall styrs av ett separat styrminnesorgan. Väljarminnesorganet enligt uppfinningen har en ingång och på denna inkommer datainformation fördelad på inkommande tidsluckor.
Den inkommande datainformationen skrivs på känt sätt in i väljarminnesorganet under en skrivfas av ett tidluckeintervall. Väljarminnesorganet är lämpligen försett med flera utgångar, en för varje läsfas, och under ett tidluckeintervall utläsas datainformation under lika många läsfaser som antal väljarminnesut- gångar. Under varje läsfas styrs utläsningen av ett för läsfasen separat styrminnesorgan. Därför är ett flertal styrminnesorgan kopplade till väljar- minnesorganet så att vart och ett av styrminnensorganen svarar mot en väljarminnesutgång och en läsfas. Under läsfaserna i ett tidluckeintervall utläses datainformation till var och en av utgångarna i tur och ordning varvid utläsningen under vardera läsfasen styrs av motsvarande styrminnesorgan.
Under ett tidsintervall motsvarande en inkommande tidslucka sker således enligt uppfinningen en inskrivning i och flera utläsningar från väljarminnes- organet, vilket medger att ett väljarminnesorgan enligt uppfinningen ersätter ett flertal väljarminnesorgan av känt slag. Fördelarna med att utnyttja väljar- minnesorgan enligt uppfinningen framstår främst vid användande i stora väljar- kärnor då utrymmesbesparingarna blir stora och effektutveoklingen låg om väljarminnesorgan enligt uppfinningen används i stället för kända väljarminnes- organ. Vid utnyttjande av väljarminnesorgan med exempelvis fyra läsfaser per skrivfas sjunker antalet väljarminnesorgan med en faktor fyra jämfört med att utnyttja kända väljarminnesorgan.
FIGURBESKRIVNIBG Sättet och anordningen enligt uppfinningen beskrivs närmare under hänvisning till ritningarna i vilka Figur l visar ett väljarminnesorgan enligt känd teknik, Figur 2 visar hur väljarminnesorgan enligt känd teknik är anordnade i väljarkär- nan i en väljare av T-S-typ, Figur 3 visar ett väljarminnesorgan enligt uppfinningen och 10 15 20 25 30 464 957 3 Figur 4 visar hur väljarminnesorgan enligt uppfinningen ä: nordnade i väljar- kärnan i en väljare av T-S-typ.
FÖREDRAGEN UTFÖRIBGSFORM Figur l visar ett väljarminnesorgan SS av känt slag. Datainformation,_fördelad på inkommande tidsluckor, inkommer till väljarminnesorganet SS på dess ingång IN. Ett antal inkommande tidsluckor bildar en ram. Den inkommande datainfor- mationen skrivs, för varje ram, cykliskt in i väljarminnesorganet SS vid informationen i en viss inkommande tidslucka skrivs in i en minnescell ant-za' en adress som motsvarar tidsluckans nummer.
Den i väljarminnesorganet SS inskrivna datainformationen utläses till en utgång OUT under styrning av styrinformation i ett till väljarminnesorganet SS kopplat styrminnesorgan CS. Datainformationen sorfli- utläses från väljarrfmnesorganet SS fördelas på utgående tidsluckor. Vid utläsningen från väljarmir :organet SS läses styrinformationen i styrminnesorganet CS cykliskt varvid en adress till en minnescell i styrminnesorganet CS korresponderar mot den utgående tidsluckans nummer. Tidsintervallet en tidslucka består i känd teknik således av dels en skrivfas, dels en läsfas.
Väljarminnesorgan av ovan beskrivet känt slag används i digitala väljare för att koppla information från en inkommande tids. .cka till vilken som helst, förut- bestämd, utgående tidslucka. Exempelvis utnyttjas dessa kända väljarminnes- organ i spärrfria digitala väljare av typen T-í-J (Time-Space). Väljarkärnan i en sådan känd väljare visas i figur 2. Väljarkärnan enligt exemplet innefattar sexton väljarminnesorgan SS som funktionsmässigt bildar en matris och fyra stycken I/O-organ som vart och ett till väljarminnesorganen kopplar en inkommande ledning 10,... 13 och en utgående ledning 20,...23. Inskrivning av datainformation i väljarminnesorganen SS sker radvis medan utläsningen av datainformation från väljarminnesorganen sker kolumnvis.
Under skrivfasen av ett tidluckeintervall skrivs datainformation in i väljarmin- nesorganen SS varvid sarama datainformation samtidigt skrivs in i samtliga väljarminnesorgan tillhörande samma rad i matrisen. Under läsfasen av ett tidluckeintervall utläses datainformation från ett av väljarminnesorganen i 10 'IS 20 25 30 464 957 4 vardera kolumnen. Utläsningen styrs av styrinformation i ett till vardera kolumnen hörande styrminnesorgan CS. Styrinformationen styr, för varje ut- gående tidslucka, dels vilket väljarminnesorgan SS i kolumnen som är aktuellt för utläsning, dels vilken minnescell i det aktuella väljarminnesorganet utläs- ning skall ske från. Styrminnesorgan CS nr D styr utläsningen fran kolumn nr Û till I/O-organ nr Û via utgående ledning nr 20, styrminnesorgan CS nr l styr utläsningen från kolumn nr 1 till I/O-organ nr l via utgående ledning nr 21, osv.
Att datainformation i ett väljarminnesorgan kopplas om från en inkommande tidslucka till nagon annan utgående tidslucka ger väljarkärnan dess tidsväljar- egenskap (T-steg). Att det vid utläsningen av datainformation fran en kolumn väljarminnesorgan sker ett val av aktuellt väljarminnesorgan ger väljarkärnan dess rumsväljaregenskap (S-steg).
Vid en utbyggnad av den ovan beskrivna T-S-väljaren med ytterligare I/O-organ med tillhörande ledningar, för hantering av ytterligare datakanaler, sa växer antalet väljarminnesorgan SS av känt slag kraftigt eftersom antalet väljar- minnesorgan är lika med kvadraten pa antalet I/O-organ. Om antalet I/O-organ exempelvis ökas till atta så ökar antalet väljarminnesorgan till sextiofyra.
Antalet styrminnesorgan CS är lika med antalet I/O-organ, och ökar därmed till åtta.
Föreliggande uppfinning löser problemet med att antalet väljarminnesorgan växer sa dramatiskt med antalet I/O-organ genom att ett enda väljarminnes- organ enligt uppfinningen i princip väsentligen ersätter flera väljarminnesorgan av känt slag. Figur 3 visar ett väljarminnesorgan SS enligt uppfinningen. Till väljarminnesorganet SS inkommer datainformatíon fördelad pa inkommande tidsluckor. Datainformationen inkommer pa en ingång IN. Inskrivning av den inkommande datainformationen sker cykliskt, pa samma sätt som inskrivningen i det tidigare beskrivna kända väljarminnesorganet. Inskrivningen sker som tidigare beskrivits under en skrivfas av ett tidluckeintervall.
Väljarminnesorganet enligt uppfinningen är utrustat med ett flertal utgangar OUTÛ,...0UT3, enligt exemplet fyra stycken. Till nämnda väljarminnesorgan SS är kopplat lika manga styrminnesorgan CSlJ,...CS3 svarande mot varsin utgang.
Styrminnesorganen innehåller styrinformation för styrning av utläsningen av Ix 10 15 20 25 30 4641957 5 datainformation från väljarminnesorganet. Utgångarna och styrminnesorganen är enligt exemplet numrerade från 0 till 3. Vart och ett av styrminnesorganen är kopplade för utläsning till motsvarande utgång. Vid utläsning till utgång nr 0 OUTO är styrminnesorgan nr 0 CSO kopplat för att styra utläsningen, vid utläsning till utgång nr l OUTl är styrminnesorgan nr l CSl kopplat för att styra utläsningen, osv. För att åstadkomma att endast ett väljarminnesorgan enligt uppfinningen ersätter flera väljarminnesorgan av känt slag sker under ett tidluckeintervall motsvarande en inkommande tidlucka flera utläsningar efter varandra, en till vardera utgången. En utläsning sker under en läsfas. Enligt exemplet innefattar ett tidluckeintervall fyra läsfaser, varvid under den första läsfasen utläses datainformation till utgång OUT nr 0 under styrning av styrinformation lagrad i styrminnesorgan CS nr 0, under den andra läsfasen av tidluckeintervallet utläses datainformation till utgång nr l under styrning av styrinformation i styrminnesorgan CS nr 1, osv. Under en läsfas styrs själva utläsningen på samma sätt som i känd teknik. Under den första läsfa: 'i av ett tidluckeintervall, exempelvis nr 7, styr styrinformationen i styrminne; .ivgan nr 0, minnescell nr 7, vilken minnescell i väljarminnesorganet datainformation skall utläsas från. Styrinforrnationen innehåller således den adress i väljarmin- nesorganet från vilken dat. formation skall utläsas. Enligt exemplet innefattar tidsintervallet en tidslucka ...iledes dels en skrivfas, dels fyra stycken läsfaser.
Väljarminnesorganet ersätter därmed fyra väljarminnesorgan av känt slag. En fördel med att utnyttja väljarminnesorgan enligt uppfinningen är således att minnesutrymme sparas.
Figur 4 visar väljarkärnan i en T-S-väljare av samma storlek som väljarkärnan i figur 2, men uppbyggd av väljarminnesorgan enligt uppfinningen. Vinsten, i form av sparat minnesutrymme, med att utnyttja väljarminnesorgan enligt uppfin- ningen i stället för väljarminnesorgan av känt slag framstår tydligt vid en jämförelse mellan dessa två väljarkärnor. I väljarkärnan i figur 4 är antalet väljarminnesorgan SS reducerat till fyra dvs till en fjärdedel jämfört med antalet väljarminnesorgan i figur 2. väljarkärnan i figur 4 innefattar liksom den tidigare beskrivna väljarkärnan fyra I/O-organ. Väljarkärnan innefattar fyra stycken väljarminnesorgan SS enligt uppfinningen vilka väljarminnesorgan SS är anordnade i en kolumn, kolumn nr 0.
Varje väljarminnesorgan SS enligt uppfinningen ersätter en rad väljarminnes 10 15 20 25 30 464 957 6 organ av känt slag i den tidigare beskrivna T-S-väljaren. Fran I/O-organen matar datainformation till väljarminnesorganen pa inkommande ledningar 14, 15, 16, 17 och efter tidluckeomkoppling i väljarminnesorganen levereras fran utgangarna OUT U, OUT 2, OUT 2, OUT 3 datainformationen tillbaka till I/O-organen pa utgående dataledningar 24, 25, 26, 27.
Under ett tidluokeintervall motsvarande en inkommande tidlucka, exempelvis nr 7, sker följande i T-S-väljarkärnan i figur 4. Datainformation fran I/O- organen skrivs under skrivfasen in i minnescell nr 7 i motsvarande väljarminnes- organ. Tidluckeintervallet omfattar därefter fyra läsfaser. Under den första läsfasen styr styrinformation i minnescellen med adress nr sju i styrminnes- organ CS nr Û utläsningen fran ett enda av kolumnens väljarminnesorgan till I/O-organ nr U pa den utgående dataledningen 24 som är kopplad till utgang OUT nr 0 på respektive väljarminnesorgan SS. Styrinformationen styr dels vilket av väljarminnesorganen som är aktuellt för utläsning, dels fran vilken minnes- cell i det aktuella väljarminnesorganet utläsning skall ske. Under den andra läsfasen av det exemplifierade tidluckeintervallet sker utläsningen fran ett av väljarminnesorganen under styrning av styrinformation i styrminnesorgan CS nr l. Utläsningen sker da till I/0-organ nr 1 pa den utgående ledningen 25 som är kopplad till utgång OUT nr l pa respektive väljarminnesorgan. Utläsning fran väljarminnesorganen sker pa samma sätt under den tredje och fjärde läsfasen varvid utläsningen under den tredje läsfasen styrs av styrminnesorgan nr 2 och datainformation levereras till I/Û-organ nr 2. Utläsningen under den fjärde läsfasen styrs av styrinformation i styrminnesorgan CS nr 3 varvid datainforma- tion levereras till I/0-organ nr 3. Under tidluckeintervallets läsfaser sker g saledes utläsning till samtliga I/O-organ varvid utläsningen till olika I/O-organ sker under separata läsfaser av tidluckeintervallet.
Det är förstas möjligt att bygga ut väljarkärnan med flera I/O-organ och flera väljarminnesorgan. Om väljarkärnan exempelvis byggs ut med ytterligare fyra I/O-organ sa ökar antalet väljarminnesorgan till sexton funktionellt anordnade i tva kolumner om atta i varje. Inskrivning sker radvis sa att samma datainforma- tion skrivs in i de tva väljarminnesorgan som tillhör samma rad. Datainforma- tionen levereras till väljarminnesorganen fran det mot respektive rad av väljarminnesorgan svarande I/O-organet. Vid utläsningarna utläses datainforma- tion fran den ena kolumnen till fyra av de atta I/O-organen och fran den andra 1G 15 20 25 464 957 7 kolumnen till de övriga fyra I/0-organen. Utläsning från vardera kolumn sker således till fyra I/O-organ svarande mot kolumnen eftersom väljarminnes- organen i respektive kolumn har fyra utgångar och styrs av 'fyra styrminnes- organ under fyra läsfaser av varje tidluckeintervall.
Jämfört med känd teknik måste varje enskild utläsning enligt uppfinningen ske snabbare än en utläsning från kända väljarminnesorgan eftersom ett tidlucke- intervall motsvaranc n inkommande tidlucka omfattar fyra läsfaser istället för som tidigare ena si: en. Denna snabba utläsning möjliggör reduktion av antalet väljarminnesorgan när väljarminnesorgan enligt uppfinningen utnyttjas.
Det ovan exemplifierade väljarminnesorganet har fyra läsfaser per skrivfas och är kopplat till samma antal styrminnesorgan så att det ersätter fyra väljarmin- nesorganen av tidigare känt slag. Det är även möjligt att utforma ett väljarminnesorgan enligt uppfinningen så att detta ersätter ett annat antal väljarminnesorgan av känt slag än fyra. Ett väljarminnesorgan enligt uppfin- ningen kan exempelvis utformas för två eller åtta läsfaser per skrivfas och kopplas till motsvarande antal styrminnesorgan. Det som begränsar antalet styrminnesorgan som kan kopplas till väljarminnesorganat är den kortaste möjliga utläsningstiden ty lika många utläsningar som styrminnesorgan kopplade till ett väljarminnesorgan skall hinnas med under ett tidluckeintervall. Även om det knappast är att föredraga är det tänkbart att med multiplexorer anordna så att ett väljarminnesorgan har färre utgångar än antalet läsfaser och antalet styrminnesorgan kopplade till väljarminnesorganet. Med demultiplexorer kopplade till I/O-organen i en väljare är det tänkbart att flera I/O-organ i tidsmultiplex kan dela på en ledare eller annat dataöverföringsmedium från väljarminnesorganens utgångar.

Claims (6)

    10 464 957 PATENTKRAV
  1. l. Sätt för genomkoppling av datainformation i en digital väljare i ett telekommunikationssystem, vilken datainformation inkommer till ett väljarmin- nesorgan fördelad på tidsluckor, vilken datainformation inskrivs i väljarminnes- organet under skrivfaser hörande till tidluckorna, vilken inskriven datainforma- tion med hjälp av styrminnesorgan utläses från väljarminnesorganet under läsfaser hörande till tidluckorna k ä n n e t e c k n a t av att för utläsningen anordnas två eller flera läsfaser per skrivfas, att utläsningen av datainforma- tion styrs med hjälp av ett för varje läsfas separat styrminnesorgan.
  2. 2. Sätt enligt patentkrav l k ä n n e t e c k n a t av fyra läsfaser och en skrivfas per tidslucka.
  3. 3. Digital väljare för genomkoppling av datainformation, vilken väljare innefattar ett väljarminnesorgan utrustat med en dataingang, till vilket väljar- minnesorgan datainformation inkommer på nämnda dataingàng fördelad pa tidsluckor och i vilket väljarminnesorgan inkommande datainformation inskrivs under skrivfaser hörande till tidsluckorna, till nämnda väljarminnesorgan är kopplat ett styrminnesorgan innehållande styrinformation för styrning av utläs- ning av datainformation fran väljarminnesorganet under läsfaser, k ä n n e- t e c k n a d av flera styrminnesorgan kopplade till nämnda väljarminnesorgan, att datainformation utläsas från nämnda väljarminnesorgan under flera läsfaser per skrivfas, samt att vid utläsningarna vart och ett av styrminnesorganen i tur och ordning under varsin läsfas styr utläsningen av datainformation från väljarminnesorganet.
  4. 4. Digital väljare enligt patentkrav 3 k ä n n e t e c k n a d av att nämnda väljarminnesorgan har minst tvâ utgångar för utläst datainformation, samt att minst tva styrminnesorgan är anordnade att i tur och ordning under varsin läsfas styra utläsningen av datainformation till varsin väljarminnesutgàng.
  5. 5. Digital väljare enligt patentkrav 3 k ä n n e t e c k n a d av ett flertal väljarminnesorgan funktionellt anordnade i en matris, att på i och för sig känt sätt samma datainformation inskrives i olika väljarminnesorgan i samma rad 10 15 20 4 6 4 9 5 7 9 men olika datainformation inskrives i olika väljarminnesorgan i samma kolumn, samt att samma styrminnesorgan styr utläsningen från väljarminnesorganen i samma kolumn under nämnda styrminnesorgans läsfas men olika styrminnes- organ styr utläsningen från väljarminnesorganen i olika kolumner och under olika läsfaser.
  6. 6. Digital väljare enligt patentkrav 5 k ä n n e t e c k n a d därav att väljaren innefattar nämnda flerutgångars väljarminnesorgan SS ordnade i en matris innehållande minst en kolumn, till respektive väljarminnesorgan SS i varje rad i matrisen är kopplat en inkommande ledning 14, 15, 16, 17 fran ett mot raden svarande I/0-organ varvid under skrivfasen av ett tidluckeintervall skrivs datainformation från I/0-organen radvis in i väljarminnesorganen SS, motsvarande utgångar på väljarminnesorganen tillhörande samma kolumn är kopplade till varsitt I/O-organ varvid datainformation utläses kolumnvis fran väljarminnesorganen till I/O-organen, till varje kolumn väljarminnesorgan är kopplat ett flertal styrminnesorgan CS, motsvarande antalet utgångar pà väljarminnesorganen och antalet läsfaser per skrivfas, vilka styrminnesorgan CS innehåller styrinformation för utläsning av datainformation fran väljarminnes- organen i kolumnen under en läsfas för varje styrminnesorgan, varvid vid utläsningen nämnda styrinformation anger från vilket av väljarminesorganen i kolumnen utläsning skall ske, varvid datainformation utläses från respektive kolumn under ett flertal läsfaser av ett tidluckeintervall, under respektive läsfas utläsas datainformation fràn ett av väljarminesorganen i respektive kolumn till den utgång som hör samman med aktuell läsfas under styrning av styrinformation i det mot läsfasen och utgången svarande styrminnesorganet CS.
SE8903779A 1989-11-10 1989-11-10 Saett och anordning foer att koppla datainformation genom en digital vaeljare SE464957B (sv)

Priority Applications (16)

Application Number Priority Date Filing Date Title
SE8903779A SE464957B (sv) 1989-11-10 1989-11-10 Saett och anordning foer att koppla datainformation genom en digital vaeljare
EP90850340A EP0427689B1 (en) 1989-11-10 1990-10-17 A method and apparatus for switching data information through a digital selector
KR1019910700653A KR970005826B1 (ko) 1989-11-10 1990-10-17 디지틀 셀렉터내의 데이타 정보를 연결해서 통하게 하는 방법 및 그 디지틀 셀렉터
PCT/SE1990/000665 WO1991007857A1 (en) 1989-11-10 1990-10-17 A method and apparatus for switching data information through a digital selector
DK90850340.2T DK0427689T3 (da) 1989-11-10 1990-10-17 Fremgangsmåde og apparat til omskiftning af datainformation gennem en digital vælger
ES90850340T ES2058881T3 (es) 1989-11-10 1990-10-17 Un metodo y aparato para conmutar informacion de datos a traves de un selector digital.
JP3500297A JP3034029B2 (ja) 1989-11-10 1990-10-17 ディジタル式選択器を通してデータ情報を切り換えるための方法並びに装置
AU67556/90A AU636687B2 (en) 1989-11-10 1990-10-17 A method and apparatus for switching data information through a digital selector
DE69011623T DE69011623T2 (de) 1989-11-10 1990-10-17 Verfahren und Vorrichtung für Umschaltung von Dateninformation durch einen digitalen Wähler.
CA002044273A CA2044273C (en) 1989-11-10 1990-10-17 Method and apparatus for switching data information through a digital selector
IE401890A IE64972B1 (en) 1989-11-10 1990-10-17 A method and apparatus for switching data information through a digital selector
BR909007013A BR9007013A (pt) 1989-11-10 1990-10-17 Processo para interligar informacoes de dados num seletor digital incorporado num sistema de telecomunicacoes e seletor digital para interligar informacoes de dados
AR90318347A AR242329A1 (es) 1989-11-10 1990-11-08 Un selector digital para obtener informacion de datos a traves de conexiones de una disposicion de telecomunicaciones.
EG66790A EG19095A (en) 1989-11-10 1990-11-08 A method and apparatus for switching data information through a digital selector.
NO912514A NO304540B1 (no) 1989-11-10 1991-06-26 FremgangsmÕte for gjennomkobling av datainformasjon i en digital selektor, samt en digital selektor for slik gjennomkobling
FI913330A FI98112C (sv) 1989-11-10 1991-07-09 Sätt och anordning för att koppla datainformation genom en digital väljare

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE8903779A SE464957B (sv) 1989-11-10 1989-11-10 Saett och anordning foer att koppla datainformation genom en digital vaeljare

Publications (3)

Publication Number Publication Date
SE8903779D0 SE8903779D0 (sv) 1989-11-10
SE8903779L SE8903779L (sv) 1991-05-11
SE464957B true SE464957B (sv) 1991-07-01

Family

ID=20377442

Family Applications (1)

Application Number Title Priority Date Filing Date
SE8903779A SE464957B (sv) 1989-11-10 1989-11-10 Saett och anordning foer att koppla datainformation genom en digital vaeljare

Country Status (16)

Country Link
EP (1) EP0427689B1 (sv)
JP (1) JP3034029B2 (sv)
KR (1) KR970005826B1 (sv)
AR (1) AR242329A1 (sv)
AU (1) AU636687B2 (sv)
BR (1) BR9007013A (sv)
CA (1) CA2044273C (sv)
DE (1) DE69011623T2 (sv)
DK (1) DK0427689T3 (sv)
EG (1) EG19095A (sv)
ES (1) ES2058881T3 (sv)
FI (1) FI98112C (sv)
IE (1) IE64972B1 (sv)
NO (1) NO304540B1 (sv)
SE (1) SE464957B (sv)
WO (1) WO1991007857A1 (sv)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995020302A1 (en) * 1994-01-19 1995-07-27 Telefonaktiebolaget Lm Ericsson Power reduction in time-space switches

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE9201861L (sv) * 1992-06-17 1993-12-20 Ellemtel Utvecklings Ab Kretskopplad väljare innefattande ett kopplingsminne och ett styrminne
SE508876C2 (sv) * 1992-06-24 1998-11-09 Ericsson Telefon Ab L M Digital väljare avsedd att användas i en nod i ett kretskopplat telekommunikationsnät med distribuerad väljarfunktion
US5784369A (en) * 1996-01-26 1998-07-21 Telefonaktiebolaget Lm Ericsson Methods and system for switching time-division-multiplexed digital signals of different rates

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3743788A (en) * 1971-12-02 1973-07-03 Bell Telephone Labor Inc Time coded signalling technique for writing control memories of time slot interchangers and the like
US4570258A (en) * 1984-02-13 1986-02-11 Wang Laboratories, Inc. Exchange switch

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995020302A1 (en) * 1994-01-19 1995-07-27 Telefonaktiebolaget Lm Ericsson Power reduction in time-space switches
GB2300995A (en) * 1994-01-19 1996-11-20 Ericsson Telefon Ab L M Power reduction in time-space switches
US5617414A (en) * 1994-01-19 1997-04-01 Telefonaktiebolaget Lm Ericsson Power reduction in time-space switches
GB2300995B (en) * 1994-01-19 1998-08-19 Ericsson Telefon Ab L M Power reduction in time-space switches

Also Published As

Publication number Publication date
IE64972B1 (en) 1995-09-20
NO912514D0 (no) 1991-06-26
NO304540B1 (no) 1999-01-04
KR970005826B1 (ko) 1997-04-21
EP0427689A1 (en) 1991-05-15
DE69011623D1 (de) 1994-09-22
IE904018A1 (en) 1991-05-22
AU6755690A (en) 1991-06-13
CA2044273C (en) 2000-03-07
DK0427689T3 (da) 1994-12-05
ES2058881T3 (es) 1994-11-01
DE69011623T2 (de) 1994-12-15
AU636687B2 (en) 1993-05-06
FI913330A0 (sv) 1991-07-09
JP3034029B2 (ja) 2000-04-17
JPH04502842A (ja) 1992-05-21
SE8903779D0 (sv) 1989-11-10
NO912514L (no) 1991-06-26
SE8903779L (sv) 1991-05-11
KR920702087A (ko) 1992-08-12
EP0427689B1 (en) 1994-08-17
WO1991007857A1 (en) 1991-05-30
EG19095A (en) 1994-10-30
BR9007013A (pt) 1992-01-28
FI98112C (sv) 1997-04-10
FI98112B (sv) 1996-12-31
CA2044273A1 (en) 1991-05-11
AR242329A1 (es) 1993-03-31

Similar Documents

Publication Publication Date Title
KR970017611A (ko) 다수의 메모리 어레이내에 분포된 다수의 뱅크들을 갖는 동기성 반도체 메모리 장치
EP0042666A1 (en) Time division multiplex telecommunication digital switching module
US4903259A (en) Time-division multiplex switching network
KR890002773A (ko) 디지탈 비데오 신호의 기억 장치 및 그 방법
US5463630A (en) Method of converting a parallel, time-division multiplexed data stream into individual serial data streams and vice versa, and converter therefor
SE464957B (sv) Saett och anordning foer att koppla datainformation genom en digital vaeljare
EP0504710B1 (en) Cross-point type switch using common memories
US5381406A (en) Time switching circuit
JPH04281641A (ja) スイッチ制御装置
JPH0785233B2 (ja) 中間記憶システム
US7016346B1 (en) Apparatus and method for converting data in serial format to parallel format and vice versa
JPS59128586A (ja) 縦横両方向読み出し可能メモリアレイ
SE515735C2 (sv) Sätt samt anordning för att i ett telekommunikationssystem överföra tal- och datainformation
JPH0466156B2 (sv)
EP0848892A1 (en) Switch with one-bit resolution
EP1053657B1 (en) Single point writing of control information
JP2734141B2 (ja) パケットスイッチ
JPS6219120B2 (sv)
IL45879A (en) Method and arrangement for multiplexing slow data channels within standard speed pcm-tdm systems
JP2845781B2 (ja) メモリ書き込み制御回路
JPS6039240B2 (ja) 時分割型音声フアイル
JPS6193740A (ja) 多重化回路
JPS59226593A (ja) 時分割形スイツチ回路
JPH09162900A (ja) 共有メモリ形スイッチ装置
JPH0759096B2 (ja) 時分割スイッチ制御装置

Legal Events

Date Code Title Description
NAL Patent in force

Ref document number: 8903779-0

Format of ref document f/p: F

NUG Patent has lapsed

Ref document number: 8903779-0

Format of ref document f/p: F