JPH0582659A

JPH0582659A - バイアホール構造を用いた配線構造

Info

Publication number: JPH0582659A
Application number: JP24010691A
Authority: JP
Inventors: Yukari Arai; ゆかり新井; Hiroshi Nakamura; 浩中村
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1991-09-20
Filing date: 1991-09-20
Publication date: 1993-04-02

Abstract

(57)【要約】［目的］従来のバイアホール構造を用いた配線構造の
利点を保持しつつ、高集積化した場合にも従来構造の場
合よりもチップ面積の縮小化を図る。［構成］基板表面側の所要の回路構成要素のした側の
イバン領域に、基板を貫通するバイアホールを設ける。
相互接続する構成要素に対応するバイアホールには共通
に配線層を設け、相互接続しない構成要素のバイアホー
ルには、絶縁層を介して配線層を設ける。この基板裏側
での配線層は、基板表面側に設けた構成要素に対して独
立して印加する電位の数に対応した総数だけ設ける。こ
れらの配線層を多層構造で設けるので、これら配線を基
板表面側に設けた場合よりもチップ面積を著しく縮小す
ることが出来る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体装置の配線構
造、特に基板の表面側の素子構成要素を、基板に設けた
バイアホールを介して、基板の裏面側で接続するため
の、バイアホール構造を用いた配線構造に関する。

【０００２】

【従来の技術】この発明の説明に先たち、この従来例に
つき、図２を参照して、簡単に説明する。従来のバイア
ホール構造を用いた配線構造は、基板の裏面側に、一層
の配線を設けた構造のものであり、特に化合物半導体で
構成した高出力素子の分野等で用いられている。

【０００３】図２に示す従来構造は、集積回路における
電界効果トランジスタ（以下、単に、ＦＥＴと称す
る。）のソース接地をバイアホール構造で行なった場合
の例を示す断面図である。この構造では、半導体基板、
例えば、半絶縁性のガリウムひ素基板１０の表面に能動
層が形成されている。そして、素子構成要素である、例
えば、オーミック金属のソース電極１２、ショットキー
金属のゲート電極１４、オーミック金属のドレイン電極
１６を設け、その上側にコンタクトホール２０が開けら
れた層間絶縁膜２２を設け、このコンタクトホール２０
を介して、基板表面側での配線金属２４を設けて、所要
の配線を行なっている。一方、この基板１０に、この基
板を貫通するホールすなわちバイアホール２５を設け、
基板表面に設けた、所要の構成要素、この場合には、ソ
ース電極を、このバイアホール２５に設けた金属等の導
電性材料層を経て、基板１０の裏面側全面に導出し、こ
の導出した導電性材料で、接地を行なっている。

【０００４】このような、バイアホール構造を採ると、
ワイアボンディング等によらずに、基板の裏面側でから
直接接地が可能となる。このため、パターンレイアウト
の自由度が大幅に増大すると同時に、接地インダクタン
スおよび熱抵抗が低減するという利点がある。

【０００５】

【発明が解決しようとする課題】しかしながら、従来構
造では、基板裏面と、バイアホールの内壁とは一体化し
た電極用の導電性金属で被覆されているため、バイアホ
ールを経て配線される各素子の構成要素は、全て同電位
となる。従って、回路素子の集積度が増大すると、基板
の表面側での配線密度および配線長が増大するため、基
板面を占有する素子面積（チップ面積）が大きくなる。
素子形成領域の大面積化を回避するため、基板表面側で
配線層数を増大させることも出来るが、製造工程が複雑
となること、配線禁止領域が存在するために配線パター
ンが冗長化してしまうこと、この冗長化に起因して配線
インピーダンスが高くなってしまうこと等といった別の
問題が生じている。この発明は、上述した従来の問題
点を出来るだけ緩和するためになされたものであり、従
って、この発明の目的は、従来の利点を保持しつつ、高
集積化の場合でも、配線の冗長化を回避でき、チップ面
積の大幅な縮小化が可能で、しかも、製造工程が簡単と
なる、バイアホール構造を用いた配線構造を提供するこ
とにある。

【０００６】

【課題を解決するための手段】この目的の達成を図るた
め、この発明によれば、基板の表面側に設けた素子構成
要素を、基板に設けたバイアホールを経て、基板の裏面
側で配線する、バイアホール構造を用いた配線構造にお
いて、所要の構成要素間の接続を互いに電気的に絶縁し
て行なう、多層配線構造としたことを特徴とする。

【０００７】

【作用】この発明の構造によれば、裏面側に設けた多層
配線層で、バイアホールを介して回路構成素子の各要素
に、それぞれ所要の電位を独立に与えることが可能とな
る。そして、配線を基板の、裏面側で多層構造としてあ
るので、配線禁止領域が無く、従って、配線の冗長化は
回避でき、よって、電源インピーダンスの低下、また、
レイアウトの自由度が増大を図れることはもとより、製
造工程も簡単となるという利点がある。

【０００８】また、この発明の構造では、基板の表面側
での配線に追加して、基板の裏面側での多層配線構造
で、所要の構成要素を選択して接続することが出来るの
で、高集積化した場合にも、チップ面積の拡大をせずに
済むという利点がある。

【０００９】

【実施例】以下、図面を参照して、この発明の実施例に
つき、説明する。なお、この実施例の説明で用いる各図
は、この発明が理解出来る程度に、各構成成分の形状、
大きさおよび配置関係を概略的に示してあるにすぎな
い。

【００１０】図１の（Ａ）および（Ｂ）は、基板の裏面
側の配線構造を２層構造とした半導体装置の実施例を示
す断面図および基板の裏面側から見た、平面的なレイア
ウトを示す図であり、図１の（Ａ）および図１の（Ｂ）
のＡ−Ａ断面図である。

【００１１】この実施例では、基板３０として、例え
ば、半絶縁性のＧａＡｓ基板を用いる。この基板３０の
表面側に種々の所要の能動層を形成してあり、この能動
層が形成されている表面を３２ａとし、裏面を３２ｂと
してそれぞれ示す。この基板３０の表面３２ａ上の所要
箇所に、回路構成要素である所要の金属電極３４ａ，３
４ｂ，３４ｃ，３４ｄ、３４ｅを設けてある。そして、
これら金属電極上に層間絶縁膜３６を設け、この絶縁膜
３６に形成したコンタクトホール３８ａおよび３８ｂを
埋め込むようにして設けた表面側の金属配線層４０で、
２つの金属電極３４ｄおよび３４ｅを相互接続してあ
る。この基板表面側の構造は、従来構造と変わらないの
で、これ以上の詳細な説明は省略する。

【００１２】この発明では、基板３０の裏面側で接続し
ようとする各金属電極３４ａ，３４ｂ，３４ｃの下側の
基板領域に、この基板３０を貫通するバイアホール５０
ａ，５０ｂ，５０ｃ（以上、図１の（Ａ）および（Ｂ）
に示してある。）および５０ｄ（図１の（Ｂ）に示して
ある。）をそれぞれ設けてある。そして、このバイアホ
ール５０ａおよび５０ｂにこれらを埋め込むと共に、基
板の裏面３２ｂ上に、両バイアホール間５０ａおよび５
０ｂを連絡するように、裏面側の第１の導電性材料層５
２を設けて金属電極３４ａおよび３４ｂを相互接続して
ある。この状態を、図１の（Ｂ）図に示してある。

【００１３】一方、金属電極３４ｃとバイアホール５０
ｃを通じて相互接続すべき他方の金属電極は、図１の
（Ａ）および（Ｂ）には示していないが、この後者の金
属電極は図１の（Ｂ）に示すバイアホール５０ｄの上側
に設けられている。従って、この実施例では、第１の導
電性材料層５２とは電気的に分離した第２および第３の
導電性材料層５４および５６を、このバイアホール５０
ｃおよび５０ｄを埋め込むようにして、それぞれ設けて
おく。そして、このバイアホール５０ｃおよび５０ｄを
介して、それぞれの金属電極３４ｃと、図示していない
他方の金属電極とを電気的に接続するため、一旦、基板
３０の裏面側のこれら第１〜３金属電極を少なくとも被
覆する絶縁層６０を設け、この絶縁層６０の所要の箇所
にコンタクトホール６２ａおよび６２ｂを設け、これら
コンタクトホール６２ａおよび６２ｂを第２および第３
導電性材料層５４および５６で埋め込み、しかも、両導
電性材料層５４および５６を電気的に接続するように、
第４導電性材料層６４を設ける。このようにすれば、図
１の（Ｂ）にも示しているように、第１導電性材料層５
２と、第４導電性材料層６４とは、絶縁層６０を介在し
て互いに交差するため、両者が互いに電気的接触をする
恐れは無い。

【００１４】なお、図中６２ｃは、絶縁層６０に設けた
別のコンタクトホールであり、６４はこのコンタクトホ
ール６２ｃを介して第１導電性材料層５２を他の、別の
電極と接続するための、或いは、別の所要の電位点に接
続するための第５導電性材料層である。

【００１５】上述した、第１〜第５の導電性材料層５
２，５４，５６，６４および６６の各配線は互いに同一
の材料で形成してもよいし、或いは、それぞれ異なる材
料で形成してもよい。また、ひとつの導電性材料層を２
種類以上の適当な材料層の多層構造として構成してもよ
い。また、これらの導電性材料としては、金属であって
も、或いは、その他の導電性の良好な材料であってもよ
い。また、形成方法は、通常の蒸着方法はもとより、そ
の他の適当な方法で行なえば良い。

【００１６】このような、バイアホール構造を用いた２
層配線構造であると、第４の導電性材料層すなわち第４
配線６４と、第５の導電性材料層すなわち第５配線６６
には、それぞれ個別の電位を与えることができる。

【００１７】また、上述した実施例では、基板３０の裏
面側の配線層を２層構造としたが、バイアホールの接続
関係とか、さらに多くのバイアホールが設けられている
場合には、配線層は３層以上の層構造となる。その場合
にも、当然のことながら、所要に応じて互いの配線層を
絶縁膜をもって電気的に絶縁させる。

【００１８】また、上述した実施例では、バイアホール
の直下にコンタクトホールを設けない構成としている。
しかしながら、場合によっては、例えば、バイアホール
を埋め込む導電性材料層が、基板の裏面側で、充分に平
坦化されている場合には、バイアホールの直下にコンタ
クトホールを設ける構造としてもよい。その実施例を図
３の（Ａ）および（Ｂ）に示す。図３の（Ａ）は、図１
の（Ａ）と同様な図３の（Ｂ）のＡ−Ａ線断面図であ
り、また、図３の（Ｂ）は図１の（Ｂ）と同様な、基板
の裏面側から見た、平面的なレイアウト図である。な
お、図３の（Ａ）および（Ｂ）において、図１の（Ａ）
および（Ｂ）で説明したと同様な構成成分および構成要
素については同一の番号を付して示してある。このよう
な、構造であっても、配線層が段切れする恐れは無い。

【００１９】また、上述した、図１の（Ａ）および
（Ｂ）の実施例および図２の（Ａ）および（Ｂ）の実施
例では、一部の構成要素、従って、２つの構成要素３４
ａおよび３４ｂをバイアホール５０ａおよび５０ｂを経
て１つの配線層５２で互いに接続している構造となって
いる。しかしながら、そのような構成とせずに、２つの
構成要素を２層以上の配線層を用いて接続するように構
成してもよい。

【００２０】図４は、このような、２つの構成要素を２
層以上の配線層を用いて互いに接続する例を示す断面図
である。同図において、図１の（Ａ）に示した構成成分
および構成要素と同一の番号は、同様な構成成分および
構成要素をそれぞれ示している。この実施例では、先
ず、各バイアホール５２，５４，５６に１層目の埋め込
み配線層、すなわち、第１配線層７０ａ，７０ｂ，７０
ｃをそれぞれ導電性材料で形成する。次に、絶縁層８０
を設け、これにコンタクトホール８２ａ，８２ｂ，８２
ｃをそれぞれ開けてから、第２配線層７２ａ，７２ｂを
設ける。この実施例では、金属電極３４ａおよび３４ｂ
は、第１配線層７０ａ、第２配線８２ａおよび第１配線
層７０ｂを経て相互接続している構造となる。さらに、
絶縁層８４を設け、コンタクトホール８６ａおよび８６
ｂを開け、続いて第３配線層７４ａおよび７４ｂを設け
てる。この実施例の構造では、この第３配線層７４ａを
第２配線層７２ａに接続し、第３配線層７４ｂを第２配
線層７２ｂにそれぞれ接続した構造となっているので、
金属電極３４ａおよび３４ｂは、共通の電位点に接続さ
れるが、金属電極３４ｃとは別の電位点に接続すること
が出来る。もちろん、さらに絶縁層、コンタクトホー
ルおよび配線層を設けて金属電極３４ａ、３４ｂおよび
３４ｃを共通の電位点に接続するように構成することも
出来る。

【００２１】なお、上述した、各実施例では、基板３０
の表面側の配線層を１層構造の配線としたが、設計に応
じて、２層以上の配線構造としてもよい。但し、その場
合には、チップ面積の許容範囲を越えないように留意す
る必要がある。

【００２２】

【発明の効果】上述したこの発明によれば、バイアホー
ル構造を介して素子の構成要素を基板の裏面側で配線す
る際の、その配線を多層構造化している。従って、基板
の裏面側で、基板の表面側に形成されている所要の選ば
れた構成要素を共通な電位点に接続したり、或いは、互
いに独立した複数の電位点に個別接続したりすることが
できる。このため、例えば、集積回路において、ＦＥＴ
のソース接地と、ドレインの電源電圧印加を基板の裏面
側より行なったとすると、従来の利点を保持しつつ、こ
れに加えて、電源配線の冗長化を回避できる。よって、
電源インピーダンスの低下が図られるので、電源電圧の
均一性が向上すると共に、配線のレイアウトの自由度が
一層増大するという利点が得られる。

【００２３】さらに、半導体集積回路全体を見た場合、
理論的には基板の裏面全面にわたって多層配線をめぐら
すことが出来る。すなわち、基板裏面側での配線総数お
よび配線密度は、従来の配線構造と比較して、この発明
の配線構造の方が増大するので、同数の配線を基板表面
側で行なう場合のチップ面積と、基板裏側で行なう場合
のチップ面積とを比較すると、基板裏側に配線を行なっ
たこの発明の場合の方が遥かにチップ面積を縮小するこ
とが出来る。

【００２４】また、この発明によれば、基板裏面側に
は、配線禁止領域がないので、前述したレイアウトの自
由度の増大とともに、製造工程が簡単となる。

【図面の簡単な説明】

【図１】（Ａ）および（Ｂ）は、この発明のバイアホー
ル構造を用いた配線構造の一実施例の説明に供する断面
図およびレイアウト図である。

【図２】（Ａ）および（Ｂ）は、従来のバイアホール構
造を用いた配線構造の説明に供する断面図およびレイア
ウト図である。

【図３】（Ａ）および（Ｂ）は、この発明のバイアホー
ル構造を用いた配線構造の他の実施例の説明に供する断
面図およびレイアウト図である。

【図４】この発明のバイアホール構造を用いた配線構造
の他の実施例の説明に供する断面図である。

【符号の説明】

３０：基板、３２ａ：基板の表面、
３２ｂ：基板の裏面３４ａ，３４ｂ，３４ｃ，３４ｄ，３４ｅ：金属電極３６：層間絶縁膜３８ａ，３８ｂ，６２ａ，６２ｂ，８２ａ，８２ｂ，８
２ｃ，８６ａ，８６ｂ：コンタクトホール４０：金属配線層５０ａ，５０ｂ，５０ｃ：バイアホール５２：第１導電性材料層（配線層）５４：第２導電性材料層（配線層）５６：第３導電性材料層（配線層）６０，８０，８４：絶縁層、６６：第４導電
性材料層（配線層）７０ａ，７０ｂ，７０ｃ：第１配線層７２ａ，７２ｂ：第２配線層７４ａ，７４ｂ：第３配線層。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成３年１１月２５日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】全文

【補正方法】変更

【補正内容】

【書類名】明細書

【発明の名称】バイアホール構造を用いた配線構造

【特許請求の範囲】

【発明の詳細な説明】

【０００１】

【０００２】

【０００４】このような、バイアホール構造を採ると、
ワイアボンディング等によらずに、基板の裏面側で直接
接地が可能となる。このため、パターンレイアウトの自
由度が大幅に増大すると同時に、接地インダクタンスお
よび熱抵抗が低減するという利点がある。

【０００５】一般に回路の素子数が増大すると、基板の
表面側での配線密度および配線長が増大するため、基板
面を占有する素子面積（チップ面積）が大きくなる。素
子形成領域の大面積化を回避するため、基板表面側で配
線層数を増大させることも出来るが、製造工程が複雑と
なること、配線禁止領域が存在するために配線パターン
が冗長化してしまうこと、この冗長化に起因して配線イ
ンピーダンスが高くなってしまうこと等といった問題が
生じている。

【０００６】

【発明が解決しようとする課題】しかしながら、従来構
造では、基板裏面と、バイアホールの内壁とは一体化し
た電極用の導電性金属で被覆されているため、バイアホ
ールを経て配線される各素子の構成要素は、全て同電位
となるので、表面側から裏面側へ移行できる配線層数
は、たかだか一層にすぎないという限界があった。この
発明は、上述した従来の限界を緩和するためになされた
ものであり、従って、この発明の目的は、従来技術にも
共通するバイアホール構造を用いたことによる利点を保
持しつつ、高集積化の場合でも、配線の冗長化を回避で
き、チップ面積の大幅な縮小化が可能で、しかも、製造
工程が簡単となる、バイアホール構造を用いた配線構造
を提供することにある。

【０００７】

【０００８】

【作用】この発明の構造によれば、裏面側に設けた多層
配線層で、バイアホールを介して回路構成素子の各要素
に、それぞれ所要の電位を独立に与えることが可能とな
る。そして、配線を基板の、裏面側でも多層構造として
あるので、素子の形成されていない基板裏面において
は、素子の形成された面にあるような配線禁止領域は無
いことにより配線の冗長化は回避でき、よって、全体と
しては電源インピーダンスの低下、また、レイアウトの
自由度が増大を図れることはもとより配線層数が全体と
して減少した場合製造工程も簡単となるという利点があ
る。

【０００９】また、この発明の構造では、基板の表面側
での配線に追加して、基板の裏面側でも多層配線により
所要の構成要素を選択して接続することが出来るので、
チップ面積を小さくできるという利点がある。

【００１０】

【００１１】図１の（Ａ）および（Ｂ）は、基板の裏面
側の配線構造を２層構造とした半導体装置の実施例を示
す断面図および基板の裏面側から見た、平面的なレイア
ウトを示す図であり、図１の（Ａ）および図１の（Ｂ）
のＡ−Ａ断面図である。

【００１２】この実施例では、基板３０として、例え
ば、半絶縁性のＧａＡｓ基板を用いる。この基板３０の
表面側に種々の所要の能動層を形成してあり、この能動
層が形成されている表面を３２ａとし、裏面を３２ｂと
してそれぞれ示す。この基板３０の表面３２ａ上の所要
箇所に、回路構成要素である所要の金属電極３４ａ，３
４ｂ，３４ｃ，３４ｄ、３４ｅを設けてある。そして、
これら金属電極上に層間絶縁膜３６を設け、この絶縁膜
３６に形成したコンタクトホール３８ａおよび３８ｂを
埋め込むようにして設けた表面側の金属配線層４０で、
２つの金属電極３４ｄおよび３４ｅを相互接続してあ
る。この基板表面側の構造は、従来構造と変わらないの
で、これ以上の詳細な説明は省略する。

【００１３】この発明では、基板３０の裏面側で接続し
ようとする各金属電極３４ａ，３４ｂ，３４ｃの下側の
基板領域に、この基板３０を貫通するバイアホール５０
ａ，５０ｂ，５０ｃ（以上、図１の（Ａ）および（Ｂ）
に示してある。）および５０ｄ（図１の（Ｂ）に示して
ある。）をそれぞれ設けてある。そして、このバイアホ
ール５０ａおよび５０ｂにこれらを埋め込むと共に、基
板の裏面３２ｂ上に、両バイアホール間５０ａおよび５
０ｂを連絡するように、裏面側の第１の導電性材料層５
２を設けて金属電極３４ａおよび３４ｂを相互接続して
ある。この状態を、図１の（Ｂ）図に示してある。

【００１４】一方、金属電極３４ｃとバイアホール５０
ｃを通じて相互接続すべき他方の金属電極は、図１の
（Ａ）および（Ｂ）には示していないが、この後者の金
属電極は図１の（Ｂ）に示すバイアホール５０ｄの上側
に設けられている。従って、この実施例では、第１の導
電性材料層５２とは電気的に分離した第２および第３の
導電性材料層５４および５６を、このバイアホール５０
ｃおよび５０ｄを埋め込むようにして、それぞれ設けて
おく。そして、このバイアホール５０ｃおよび５０ｄを
介して、それぞれの金属電極３４ｃと、図示していない
他方の金属電極とを電気的に接続するため、一旦、基板
３０の裏面側のこれら第１〜３金属電極を少なくとも被
覆する絶縁層６０を設け、この絶縁層６０の所要の箇所
にコンタクトホール６２ａおよび６２ｂを設け、これら
コンタクトホール６２ａおよび６２ｂを第２および第３
導電性材料層５４および５６で埋め込み、しかも、両導
電性材料層５４および５６を電気的に接続するように、
第４導電性材料層６４を設ける。このようにすれば、図
１の（Ｂ）にも示しているように、第１導電性材料層５
２と、第４導電性材料層６４とは、絶縁層６０を介在し
て互いに交差するため、両者が互いに電気的接触をする
恐れは無い。

【００１５】なお、図中６２ｃは、絶縁層６０に設けた
別のコンタクトホールであり、６４はこのコンタクトホ
ール６２ｃを介して第１導電性材料層５２を他の、別の
電極と接続するための、或いは、別の所要の電位点に接
続するための第５導電性材料層である。

【００１６】上述した、第１〜第５の導電性材料層５
２，５４，５６，６４および６６の各配線は互いに同一
の材料で形成してもよいし、或いは、それぞれ異なる材
料で形成してもよい。また、ひとつの導電性材料層を２
種類以上の適当な材料層の多層構造として構成してもよ
い。また、これらの導電性材料としては、金属であって
も、或いは、その他の導電性の良好な材料であってもよ
い。また、形成方法は、通常の蒸着方法はもとより、そ
の他の適当な方法で行なえば良い。

【００１７】このような、バイアホール構造を用いた２
層配線構造であると、第４の導電性材料層すなわち第４
配線６４と、第５の導電性材料層すなわち第５配線６６
には、それぞれ個別の電位を与えることができる。

【００１８】また、上述した実施例では、基板３０の裏
面側の配線層を２層構造としたが、バイアホールの接続
関係とか、さらに多くのバイアホールが設けられている
場合には、配線層は３層以上の層構造となる。その場合
にも、当然のことながら、所要に応じて互いの配線層を
絶縁膜をもって電気的に絶縁させる。

【００１９】また、上述した実施例では、バイアホール
の直上にコンタクトホールを設けない構成としている。
何故ならこれらが相互に上下位置にある場合、その箇所
には表・裏の導電性材料層のみしか存在しないことにな
り、これらの材料層が通常あるように各々数μｍである
と、ここでの強度が保証できないからである。しかしな
がら、場合によっては、例えば、バイアホールを埋め込
む導電性材料層が、基板の裏面側で、充分に平坦化され
ている場合には、導電性材料層は十分な厚さを有してい
るため、バイアホールの直下にコンタクトホールを設け
る構造としてもよい。その実施例を図３の（Ａ）および
（Ｂ）に示す。図３の（Ａ）は、図１の（Ａ）と同様な
図３の（Ｂ）のＡ−Ａ線断面図であり、また、図３の
（Ｂ）は図１の（Ｂ）と同様な、基板の裏面側から見
た、平面的なレイアウト図である。なお、図３の（Ａ）
および（Ｂ）において、図１の（Ａ）および（Ｂ）で説
明したと同様な構成成分および構成要素については同一
の番号を付して示してある。このような、構造であって
も、配線層が段切れする恐れは無い。

【００２０】また、上述した、図１の（Ａ）および
（Ｂ）の実施例および図２の（Ａ）および（Ｂ）の実施
例では、一部の構成要素、従って、２つの構成要素３４
ａおよび３４ｂをバイアホール５０ａおよび５０ｂを経
て１つの配線層５２で互いに接続している構造となって
いる。しかしながら、そのような構成とせずに、２つの
構成要素を２層以上の配線層を用いて接続するように構
成してもよい。

【００２１】図４は、このような、２つの構成要素を２
層以上の配線層を用いて互いに接続する例を示す断面図
である。同図において、図１の（Ａ）に示した構成成分
および構成要素と同一の番号は、同様な構成成分および
構成要素をそれぞれ示している。この実施例では、先
ず、各バイアホール５２，５４，５６に１層目の埋め込
み配線層、すなわち、第１配線層７０ａ，７０ｂ，７０
ｃをそれぞれ導電性材料で形成する。次に、絶縁層８０
を設け、これにコンタクトホール８２ａ，８２ｂ，８２
ｃをそれぞれ開けてから、第２配線層７２ａ，７２ｂを
設ける。この実施例では、金属電極３４ａおよび３４ｂ
は、第１配線層７０ａ、第２配線層７２ａおよび第１配
線層７０ｂを経て相互接続している構造となる。さら
に、絶縁層８４を設け、コンタクトホール８６ａおよび
８６ｂを開け、続いて第３配線層７４ａおよび７４ｂを
設けている。この実施例の構造では、この第３配線層７
４ａを第２配線層７２ａに接続し、第３配線層７４ｂを
第２配線層７２ｂにそれぞれ接続した構造となっている
ので、金属電極３４ａおよび３４ｂは、共通の電位点に
接続されるが、金属電極３４ｃとは別の電位点に接続す
ることが出来る。もちろん、さらに、絶縁層、コンタク
トホールおよび配線層を設けて金属電極３４ａ、３４ｂ
および３４ｃを共通の電位点に接続するように構成する
ことも出来る。

【００２２】なお、上述した、各実施例では、基板３０
の表面側の配線層を１層構造の配線としたが、設計に応
じて、２層以上の配線構造としてもよい。

【００２３】

【発明の効果】上述したこの発明によれば、バイアホー
ル構造を介して素子の構成要素を基板の裏面側で配線す
る際の、その配線を多層構造化している。従って、基板
の裏面側で、基板の表面側に形成されている所要の選ば
れた構成要素を共通な電位点に接続したり、或いは、互
いに独立した複数の電位点に個別接続したりすることが
できる。このため、例えば、集積回路において、ＦＥＴ
のソース接地と、ドレインの電源電圧印加を基板の裏面
側より行なったとすると、従来のバイアホールを有する
構造の利点を保持しつつ、これに加えて、たとえば電源
配線の冗長化を回避できる。よって、電源インピーダン
スの低下が図られるので、電源電圧の均一性が向上する
と共に、配線のレイアウトの自由度が一層増大するとい
う利点が得られる。

【００２４】さらに、半導体集積回路全体を見た場合、
理論的には基板の裏面全面にわたって多層配線をめぐら
すことが出来る。すなわち、基板裏面側での配線総数お
よび配線密度は、従来の配線構造と比較して、この発明
の配線構造の方が増大するので、同数の配線を基板表面
側で行なう場合のチップ面積と、基板裏側で行なう場合
のチップ面積とを比較すると、基板裏側に配線を行なっ
たこの発明の場合の方が遥かにチップ面積を縮小するこ
とが出来る。

【００２５】また、この発明によれば、基板裏面側に
は、配線禁止領域がないので、前述したレイアウトの自
由度の増大とともに、製造工程が簡単となる。

【図面の簡単な説明】

【符号の説明】３０：基板、３２ａ：基板の表面、
３２ｂ：基板の裏面３４ａ，３４ｂ，３４ｃ，３４ｄ，３４ｅ：金属電極３６：層間絶縁膜３８ａ，３８ｂ，６２ａ，６２ｂ，８２ａ，８２ｂ，８
２ｃ，８６ａ，８６ｂ：コンタクトホール４０：金属配線層５０ａ，５０ｂ，５０ｃ：バイアホール５２：第１導電性材料層（配線層）５４：第２導電性材料層（配線層）５６：第３導電性材料層（配線層）６０，８０，８４：絶縁層、６６：第４導電
性材料層（配線層）７０ａ，７０ｂ，７０ｃ：第１配線層７２ａ，７２ｂ：第２配線層７４ａ，７４ｂ：第３配線層。

Claims

【特許請求の範囲】

【請求項１】基板の表面側に設けた素子構成要素を、
基板に設けたバイアホールを経て、基板の裏面側で配線
する、バイアホール構造を用いた配線構造において、所
要の構成要素間の接続を互いに電気的に絶縁して行な
う、多層配線構造としたことを特徴とするバイアホール
構造を用いた配線構造。