JPH0582644A - カスタム集積回路 - Google Patents
カスタム集積回路Info
- Publication number
- JPH0582644A JPH0582644A JP23834391A JP23834391A JPH0582644A JP H0582644 A JPH0582644 A JP H0582644A JP 23834391 A JP23834391 A JP 23834391A JP 23834391 A JP23834391 A JP 23834391A JP H0582644 A JPH0582644 A JP H0582644A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- clock
- clock signal
- integrated circuit
- custom integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 カスタム集積回路において、２相クロック信
号を印加する第一クロック配線と第二クロック配線間の
クロストークによる誤動作を少なくする。 【構成】 第一クロック信号φ1 を印加する第一クロッ
ク配線１２は、配線チャネル１４ａ、１４ｂおよび１４
ｄを用いて素子領域１５にそれぞれ配線し、第二クロッ
ク信号φ2 を印加する第二クロック配線１３は、配線チ
ャネル１４ｂおよび１４ｄを用いてそれぞれ素子領域１
５に配線することにより、隣接平行配線を少なくした構
成とする。
号を印加する第一クロック配線と第二クロック配線間の
クロストークによる誤動作を少なくする。 【構成】 第一クロック信号φ1 を印加する第一クロッ
ク配線１２は、配線チャネル１４ａ、１４ｂおよび１４
ｄを用いて素子領域１５にそれぞれ配線し、第二クロッ
ク信号φ2 を印加する第二クロック配線１３は、配線チ
ャネル１４ｂおよび１４ｄを用いてそれぞれ素子領域１
５に配線することにより、隣接平行配線を少なくした構
成とする。
Description
【０００１】
【産業上の利用分野】本発明は、ゲートアレー方式のセ
ミカスタム集積回路、およびスタンダードセル方式のフ
ルカスタム集積回路（本明細書では両者を合わせて「カ
スタム集積回路」という。）に利用され、特に、２相ク
ロック信号の配線方法を改善したカスタム集積回路に関
する。
ミカスタム集積回路、およびスタンダードセル方式のフ
ルカスタム集積回路（本明細書では両者を合わせて「カ
スタム集積回路」という。）に利用され、特に、２相ク
ロック信号の配線方法を改善したカスタム集積回路に関
する。
【０００２】
【従来の技術】図３は従来のカスタム集積回路の一例の
要部を示す説明図である。図３において、３１は２相の
クロック信号φ1 およびφ2 を発生するクロック発生回
路、３２はクロック信号φ1 に対する第一クロック配
線、３３はクロック信号φ2 に対する第二クロック配
線、３４ａ〜３４ｅは配線チャネル、ならびに３５は回
路ブロックを形成する素子領域である。 図３におい
て、クロック配線３２および３３は同じ配線チャネル３
４ａ〜３４ｅを用いて配線されている。
要部を示す説明図である。図３において、３１は２相の
クロック信号φ1 およびφ2 を発生するクロック発生回
路、３２はクロック信号φ1 に対する第一クロック配
線、３３はクロック信号φ2 に対する第二クロック配
線、３４ａ〜３４ｅは配線チャネル、ならびに３５は回
路ブロックを形成する素子領域である。 図３におい
て、クロック配線３２および３３は同じ配線チャネル３
４ａ〜３４ｅを用いて配線されている。
【０００３】
【発明が解決しようとする課題】この従来のカスタム集
積回路におけるクロック配線方法では、同一配線チャネ
ルで配線されているために、第一クロック配線３２と第
二クロック配線３３とが隣接して平行配線されやすく、
クロストークによる誤動作を生じるなどの課題があっ
た。
積回路におけるクロック配線方法では、同一配線チャネ
ルで配線されているために、第一クロック配線３２と第
二クロック配線３３とが隣接して平行配線されやすく、
クロストークによる誤動作を生じるなどの課題があっ
た。
【０００４】本発明の目的は、前記の課題を解消するこ
とにより、クロストークの発生を軽減できるクロック配
線方式を有するカスタム集積回路を提供することにあ
る。
とにより、クロストークの発生を軽減できるクロック配
線方式を有するカスタム集積回路を提供することにあ
る。
【０００５】
【課題を解決するための手段】本発明は、複数の回路ブ
ロックと、複数の配線チャネルとを含むカスタム集積回
路において、前記回路ブロックに第一クロック信号を印
加するために前記配線チャネルの一部を用いて配線され
た第一クロック配線と、前記回路ブロックに第二クロッ
ク信号を印加するために前記第一クロック配線が用いた
配線チャネルとは異なる配線チャネルを用いて配線され
た第二クロック配線とを含むことを特徴とする。
ロックと、複数の配線チャネルとを含むカスタム集積回
路において、前記回路ブロックに第一クロック信号を印
加するために前記配線チャネルの一部を用いて配線され
た第一クロック配線と、前記回路ブロックに第二クロッ
ク信号を印加するために前記第一クロック配線が用いた
配線チャネルとは異なる配線チャネルを用いて配線され
た第二クロック配線とを含むことを特徴とする。
【０００６】
【作用】２相の第一および第二クロック信号は、それぞ
れ、第一クロック信号は第一クロック配線で、第二クロ
ック信号は第一クロック配線が用いた配線チャネルとは
異なる配線チャネルを用いて配線された第二クロック配
線で、回路ブロックに印加される。
れ、第一クロック信号は第一クロック配線で、第二クロ
ック信号は第一クロック配線が用いた配線チャネルとは
異なる配線チャネルを用いて配線された第二クロック配
線で、回路ブロックに印加される。
【０００７】従って、第一クロック配線と第二クロック
配線とは隣接して平行配線されることは少なくなり、ク
ロストークの発生を軽減することができる。
配線とは隣接して平行配線されることは少なくなり、ク
ロストークの発生を軽減することができる。
【０００８】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００９】図１は本発明の第一実施例の要部を示す説
明図である。
明図である。
【００１０】本第一実施例は、２相の第一クロック信号
φ1 および第二クロック信号φ2 を発生するクロック発
生回路１１と、配線チャネル１４ａ〜１４ｅと、回路ブ
ロックとしての素子領域１５とを含み、さらに、本発明
の特徴とするところの、配線チャネル１４ａ、１４ｃお
よび１４ｅを用いて配線された第一クロック配線１２
と、この第一クロック配線１２とは異なる配線チャネ
ル、すなわち配線チャネル１４ｂおよび１４ｄを用いて
配線された第二クロック配線１３とを含んでいる。
φ1 および第二クロック信号φ2 を発生するクロック発
生回路１１と、配線チャネル１４ａ〜１４ｅと、回路ブ
ロックとしての素子領域１５とを含み、さらに、本発明
の特徴とするところの、配線チャネル１４ａ、１４ｃお
よび１４ｅを用いて配線された第一クロック配線１２
と、この第一クロック配線１２とは異なる配線チャネ
ル、すなわち配線チャネル１４ｂおよび１４ｄを用いて
配線された第二クロック配線１３とを含んでいる。
【００１１】本第一実施例においては、第一クロック配
線１２と第二クロック配線１３とは隣接して平行配線さ
れる部分が少なくなり、クロストークの発生を軽減でき
る。
線１２と第二クロック配線１３とは隣接して平行配線さ
れる部分が少なくなり、クロストークの発生を軽減でき
る。
【００１２】図２は本発明の第二実施例の要部を示す説
明図である。
明図である。
【００１３】本第二実施例は、第一クロック信号φ1 お
よび第二クロック信号φ2 を発生する第一のクロック発
生回路２１と、第一クロック信号φ1 および第二クロッ
ク信号φ2 を発生する第二のクロック発生回路２６と、
配線チャネル２４ａ〜２４ｅと、回路ブロックとしての
素子領域２５とを含み、さらに、本発明の特徴とすると
ころの、クロック発生回路２１に接続され、配線チャネ
ル２４ａおよび２４ｃを用いて配線された第一クロック
配線２２、ならびに配線チャネル２４ｂを用いて配線さ
れた第二クロック配線２３と、クロック発生回路２６に
接続され、配線チャネル２４ｃおよび２４ｅを用いて配
線された第一クロック配線２７、ならびに配線チャネル
２４ｄを用いて配線された第二クロック配線２８とを含
んでいる。
よび第二クロック信号φ2 を発生する第一のクロック発
生回路２１と、第一クロック信号φ1 および第二クロッ
ク信号φ2 を発生する第二のクロック発生回路２６と、
配線チャネル２４ａ〜２４ｅと、回路ブロックとしての
素子領域２５とを含み、さらに、本発明の特徴とすると
ころの、クロック発生回路２１に接続され、配線チャネ
ル２４ａおよび２４ｃを用いて配線された第一クロック
配線２２、ならびに配線チャネル２４ｂを用いて配線さ
れた第二クロック配線２３と、クロック発生回路２６に
接続され、配線チャネル２４ｃおよび２４ｅを用いて配
線された第一クロック配線２７、ならびに配線チャネル
２４ｄを用いて配線された第二クロック配線２８とを含
んでいる。
【００１４】本第二実施例のように、クロック発生回路
が複数個分散配置された場合においても、第一実施例と
同様に本発明を適用することができる。
が複数個分散配置された場合においても、第一実施例と
同様に本発明を適用することができる。
【００１５】
【発明の効果】以上説明したように、本発明は、２相ク
ロック信号のうち第一クロック信号と、第二クロック信
号とを異なる配線チャネルを用いて配線することによ
り、隣接平行配線が少なくなり、クロストーク等による
誤動作が起こりにくくなる効果がある。
ロック信号のうち第一クロック信号と、第二クロック信
号とを異なる配線チャネルを用いて配線することによ
り、隣接平行配線が少なくなり、クロストーク等による
誤動作が起こりにくくなる効果がある。
【図面の簡単な説明】
【図１】本発明の第一実施例の要部を示す説明図。
【図２】本発明の第二実施例の要部を示す説明図。
【図３】従来例の要部を示す説明図。
１１、２１、２６、３１ クロック発生回路 １２、２２、２７、３２ 第一クロック配線 １３、２３、２８、３３ 第二クロック配線 １４ａ〜１４ｅ、２４ａ〜２４ｅ、３４ａ〜３４ｅ
配線チャネル １５、２５、３５ 素子領域
配線チャネル １５、２５、３５ 素子領域
Claims (1)
- 【請求項１】 複数の回路ブロックと、複数の配線チャ
ネルとを含むカスタム集積回路において、 前記回路ブロックに第一クロック信号を印加するために
前記配線チャネルの一部を用いて配線された第一クロッ
ク配線と、前記回路ブロックに第二クロック信号を印加
するために前記第一クロック配線が用いた配線チャネル
とは異なる配線チャネルを用いて配線された第二クロッ
ク配線とを含むことを特徴とするカスタム集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23834391A JPH0582644A (ja) | 1991-09-18 | 1991-09-18 | カスタム集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23834391A JPH0582644A (ja) | 1991-09-18 | 1991-09-18 | カスタム集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0582644A true JPH0582644A (ja) | 1993-04-02 |
Family
ID=17028793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23834391A Pending JPH0582644A (ja) | 1991-09-18 | 1991-09-18 | カスタム集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0582644A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019049498A1 (ja) * | 2017-09-11 | 2019-03-14 | ソニーセミコンダクタソリューションズ株式会社 | 半導体集積回路 |
-
1991
- 1991-09-18 JP JP23834391A patent/JPH0582644A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019049498A1 (ja) * | 2017-09-11 | 2019-03-14 | ソニーセミコンダクタソリューションズ株式会社 | 半導体集積回路 |
| JPWO2019049498A1 (ja) * | 2017-09-11 | 2020-12-17 | ソニーセミコンダクタソリューションズ株式会社 | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6344734A (ja) | 半導体装置 | |
| JPH073840B2 (ja) | 半導体集積回路 | |
| JPH06244282A (ja) | 半導体集積回路装置 | |
| JPH0828421B2 (ja) | 半導体集積回路装置 | |
| JPH0582644A (ja) | カスタム集積回路 | |
| JP2676826B2 (ja) | クロツク分配回路 | |
| JPS60169150A (ja) | 集積回路 | |
| JP2776551B2 (ja) | バスライン方式半導体記憶装置 | |
| JP2560813B2 (ja) | 半導体集積回路 | |
| JP2661337B2 (ja) | 半導体集積回路装置 | |
| JPH09213887A (ja) | 半導体装置 | |
| JPH0680670B2 (ja) | 半導体集積回路装置 | |
| JPH0684915A (ja) | 半導体集積回路 | |
| JPS63312655A (ja) | 半導体集積回路 | |
| JPH0719164Y2 (ja) | Ｉｃの端子構造 | |
| JPH08204135A (ja) | 半導体集積回路 | |
| JPH0237749A (ja) | マスタースライス型半導体装置 | |
| JPS601844A (ja) | 半導体集積回路装置 | |
| JPS6074547A (ja) | 半導体集積回路 | |
| JPS6133536A (ja) | ハードウェア装置 | |
| JP2707705B2 (ja) | マスタースライス方式の半導体集積装置 | |
| JPH06132399A (ja) | 集積回路設計方法及び集積回路 | |
| JPH06326278A (ja) | 半導体集積回路装置 | |
| JPH02254739A (ja) | 集積回路 | |
| JPH0629393A (ja) | 半導体集積回路 |