JPH06132399A - 集積回路設計方法及び集積回路 - Google Patents
集積回路設計方法及び集積回路Info
- Publication number
- JPH06132399A JPH06132399A JP27977392A JP27977392A JPH06132399A JP H06132399 A JPH06132399 A JP H06132399A JP 27977392 A JP27977392 A JP 27977392A JP 27977392 A JP27977392 A JP 27977392A JP H06132399 A JPH06132399 A JP H06132399A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- integrated circuit
- logic
- region
- basic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 配線領域における、配線の集中による配線密
度の上昇を低減する。 【構成】 第１行には基本セルＳ１１〜Ｓ１５が配列さ
れている。第２行には基本セルＳ２１〜Ｓ２５が配列さ
れている。前記基本セルＳ１１〜Ｓ１５と前記基本セル
Ｓ２１〜Ｓ２５との間には、配線領域が設けられてい
る。前記基本セルＳ１２のピンＰ１及びＰ２と前記基本
セルＳ２２のピンＰ３及びＰ４は、前記配線領域へ配線
するための端子となっている。前記基本セルＳ１１〜Ｓ
１５に対して前記基本セルＳ２１〜Ｓ２５が、前記ピン
Ｐ１と前記ピンＰ２との間隔の１／２だけ右方にずらさ
れているので、前記ピンＰ１〜Ｐ４から前記配線領域へ
の配線の、相互の重複ないし接近が低減されている。
度の上昇を低減する。 【構成】 第１行には基本セルＳ１１〜Ｓ１５が配列さ
れている。第２行には基本セルＳ２１〜Ｓ２５が配列さ
れている。前記基本セルＳ１１〜Ｓ１５と前記基本セル
Ｓ２１〜Ｓ２５との間には、配線領域が設けられてい
る。前記基本セルＳ１２のピンＰ１及びＰ２と前記基本
セルＳ２２のピンＰ３及びＰ４は、前記配線領域へ配線
するための端子となっている。前記基本セルＳ１１〜Ｓ
１５に対して前記基本セルＳ２１〜Ｓ２５が、前記ピン
Ｐ１と前記ピンＰ２との間隔の１／２だけ右方にずらさ
れているので、前記ピンＰ１〜Ｐ４から前記配線領域へ
の配線の、相互の重複ないし接近が低減されている。
Description
【０００１】
【産業上の利用分野】本発明は、少なくとも１つ以上の
論理ゲートからなる論理ブロックで、所望の回路が構成
された、所定の配線領域にて前記論理ブロック間の配線
を行う集積回路のレイアウトを設計する集積回路設計方
法に係り、又、少なくとも１つ以上の論理ゲートからな
る、行状又は列状に配列された論理ブロックで、所望の
回路が構成され、且つ、該配列間に設けられた所定の配
線領域にて前記論理ブロック間の配線を行う集積回路に
係り、特に、前記配線領域における、配線の集中による
配線密度の上昇を低減することが可能な集積回路設計方
法及び集積回路に関する。
論理ゲートからなる論理ブロックで、所望の回路が構成
された、所定の配線領域にて前記論理ブロック間の配線
を行う集積回路のレイアウトを設計する集積回路設計方
法に係り、又、少なくとも１つ以上の論理ゲートからな
る、行状又は列状に配列された論理ブロックで、所望の
回路が構成され、且つ、該配列間に設けられた所定の配
線領域にて前記論理ブロック間の配線を行う集積回路に
係り、特に、前記配線領域における、配線の集中による
配線密度の上昇を低減することが可能な集積回路設計方
法及び集積回路に関する。
【０００２】
【従来の技術】電子機器の集積回路化は、電子機器全体
の大きさを小型化することができるだけでなく、電子機
器の信頼性の向上や消費電力の低減などの多くの利点を
有している。集積回路の設計に際しては、非常に多く
の設計工数を要する、従って、設計コストの占める割
合が極めて高い、ＴＡＴ（turn around time）が長く
なってしまう、このため、カスタム化が困難であると
いう課題がある。
の大きさを小型化することができるだけでなく、電子機
器の信頼性の向上や消費電力の低減などの多くの利点を
有している。集積回路の設計に際しては、非常に多く
の設計工数を要する、従って、設計コストの占める割
合が極めて高い、ＴＡＴ（turn around time）が長く
なってしまう、このため、カスタム化が困難であると
いう課題がある。
【０００３】このような集積回路のカスタム化の課題
〜を解決するために、設計工程や製造工程中の少なく
とも一部を共通化して予め準備しておき、これ以外の工
程をカスタム化するという技術がある。このような技術
による集積回路は、セミカスタム方式の集積回路と呼ば
れ、スタンダードセル方式の集積回路やマスタスライス
方式の集積回路などがある。
〜を解決するために、設計工程や製造工程中の少なく
とも一部を共通化して予め準備しておき、これ以外の工
程をカスタム化するという技術がある。このような技術
による集積回路は、セミカスタム方式の集積回路と呼ば
れ、スタンダードセル方式の集積回路やマスタスライス
方式の集積回路などがある。
【０００４】前記スタンダードセル方式の集積回路は、
登録済みのセル（機能ブロック）を集積回路に組み込む
回路に従って配置し、相互配線するという設計方式によ
る集積回路である。前記マスタスライス方式の集積回路
は、配線工程以前で加工される行状又は列状（行列状）
に配列配置されたセル群を共通化し、集積回路に組み込
まれる回路に従って、これ以降の配線工程を行うという
方式の集積回路である。このようなセミカスタム方式の
集積回路によれば、設計時や生産時のＴＡＴやコストの
低減を図ることができ、顧客に合せた設計の集積回路を
提供することができる。
登録済みのセル（機能ブロック）を集積回路に組み込む
回路に従って配置し、相互配線するという設計方式によ
る集積回路である。前記マスタスライス方式の集積回路
は、配線工程以前で加工される行状又は列状（行列状）
に配列配置されたセル群を共通化し、集積回路に組み込
まれる回路に従って、これ以降の配線工程を行うという
方式の集積回路である。このようなセミカスタム方式の
集積回路によれば、設計時や生産時のＴＡＴやコストの
低減を図ることができ、顧客に合せた設計の集積回路を
提供することができる。
【０００５】又、前記マスタスライス方式の集積回路な
ど、多くの集積回路においては、論理ゲートなどによっ
て主として論理回路が組み込まれる領域と、主として配
線に用いられる配線領域とに区分されている。例えば、
前記マスタスライス方式の集積回路では、行状又は列状
に配列された論理ブロックの該配列間に、所定の配線領
域が設けられている。配列されている前記論理ブロック
間の配線は、このような配線領域にて行われている。
又、フルカスタム方式の集積回路であっても、主として
論理回路を組み込む領域と、主として配線を行う配線領
域とに区分することが多い。
ど、多くの集積回路においては、論理ゲートなどによっ
て主として論理回路が組み込まれる領域と、主として配
線に用いられる配線領域とに区分されている。例えば、
前記マスタスライス方式の集積回路では、行状又は列状
に配列された論理ブロックの該配列間に、所定の配線領
域が設けられている。配列されている前記論理ブロック
間の配線は、このような配線領域にて行われている。
又、フルカスタム方式の集積回路であっても、主として
論理回路を組み込む領域と、主として配線を行う配線領
域とに区分することが多い。
【０００６】
【発明が解決しようとする課題】しかしながら、前述の
ように所定の配線領域を用いて組み込まれている前記論
理ブロック間の配線を行う集積回路においては、配線密
度が高すぎて配線ができなかったり、配線が困難となっ
てしまう場合があった。
ように所定の配線領域を用いて組み込まれている前記論
理ブロック間の配線を行う集積回路においては、配線密
度が高すぎて配線ができなかったり、配線が困難となっ
てしまう場合があった。
【０００７】図３は、所定の配線領域にて論理ブロック
間の配線を行う従来の集積回路のレイアウト図である。
間の配線を行う従来の集積回路のレイアウト図である。
【０００８】この図３においては、従来のマスタスライ
ス方式の集積回路の一部分のレイアウトが示されてい
る。
ス方式の集積回路の一部分のレイアウトが示されてい
る。
【０００９】この図３において、第１行には合計５個の
基本セルＳ１１〜Ｓ１５が配列されている。第２行に
は、合計５個の基本セルＳ２１〜Ｓ２５が配列されてい
る。これら第１行と第２行との間は、配線領域となって
いる。該配線領域においては、配線は配線トラックＴ１
〜Ｔ３上に成される。これら配線トラックＴ１〜Ｔ３に
おいて、未配線の部分は破線であり、配線されている部
分は実線となっている。
基本セルＳ１１〜Ｓ１５が配列されている。第２行に
は、合計５個の基本セルＳ２１〜Ｓ２５が配列されてい
る。これら第１行と第２行との間は、配線領域となって
いる。該配線領域においては、配線は配線トラックＴ１
〜Ｔ３上に成される。これら配線トラックＴ１〜Ｔ３に
おいて、未配線の部分は破線であり、配線されている部
分は実線となっている。
【００１０】前記基本セルＳ１２のピンＰ１は、前記配
線トラックＴ１上の配線に接続されている。該基本セル
Ｓ１２のピンＰ２は、前記配線トラックＴ２上の配線に
接続されている。前記基本セルＳ２２のピンＰ３は、前
記基本セルＳ１２の上方への接続の際、前記配線トラッ
クＴ３上の配線を用いて、前記ピンＰ１を迂回してい
る。又、該基本セルＳ２２のピンＰ４についても、前記
基本セルＳ１２の上方への接続の際に、前記配線トラッ
クＴ３上の配線にて前記ピンＰ２を迂回している。
線トラックＴ１上の配線に接続されている。該基本セル
Ｓ１２のピンＰ２は、前記配線トラックＴ２上の配線に
接続されている。前記基本セルＳ２２のピンＰ３は、前
記基本セルＳ１２の上方への接続の際、前記配線トラッ
クＴ３上の配線を用いて、前記ピンＰ１を迂回してい
る。又、該基本セルＳ２２のピンＰ４についても、前記
基本セルＳ１２の上方への接続の際に、前記配線トラッ
クＴ３上の配線にて前記ピンＰ２を迂回している。
【００１１】この図３においては、前記基本セルＳ１２
と前記基本セルＳ２２との間の配線領域については、全
ての配線トラックＴ１〜Ｔ３が用いられてしまってお
り、横方向の配線を更に行うことができなくなってしま
っている。前述のように、論理ブロック間を配線するた
めに用いられる配線領域は限られた面積であり、その配
線密度にも上限があるものである。従って、限られた配
線領域を有効に用いることは従来から課題となってい
る。
と前記基本セルＳ２２との間の配線領域については、全
ての配線トラックＴ１〜Ｔ３が用いられてしまってお
り、横方向の配線を更に行うことができなくなってしま
っている。前述のように、論理ブロック間を配線するた
めに用いられる配線領域は限られた面積であり、その配
線密度にも上限があるものである。従って、限られた配
線領域を有効に用いることは従来から課題となってい
る。
【００１２】本発明は、前記従来の問題点を解決するべ
く成されたもので、配線領域における、配線の集中によ
る配線密度の上昇を低減することができる集積回路設計
方法及び集積回路を提供することを目的とする。
く成されたもので、配線領域における、配線の集中によ
る配線密度の上昇を低減することができる集積回路設計
方法及び集積回路を提供することを目的とする。
【００１３】
【課題を達成するための手段】本願の第１発明の集積回
路設計方法は、少なくとも１つ以上の論理ゲートからな
る論理ブロックで、所望の回路が構成された、所定の配
線領域にて前記論理ブロック間の配線を行う集積回路の
レイアウトを設計する集積回路設計方法において、前記
論理ブロックから前記配線領域への配線を行う当該論理
ブロックの端子からの前記配線領域への配線が互いに重
複ないしは接近しないよう、当該論理ブロックの端子の
位置を、前記配線領域を介して対向する他の前記論理ブ
ロックの端子に対して、前記配線領域での配線方向にず
らすことにより、前記課題を達成したものである。
路設計方法は、少なくとも１つ以上の論理ゲートからな
る論理ブロックで、所望の回路が構成された、所定の配
線領域にて前記論理ブロック間の配線を行う集積回路の
レイアウトを設計する集積回路設計方法において、前記
論理ブロックから前記配線領域への配線を行う当該論理
ブロックの端子からの前記配線領域への配線が互いに重
複ないしは接近しないよう、当該論理ブロックの端子の
位置を、前記配線領域を介して対向する他の前記論理ブ
ロックの端子に対して、前記配線領域での配線方向にず
らすことにより、前記課題を達成したものである。
【００１４】又、本願の第２発明の集積回路は、少なく
とも１つ以上の論理ゲートからなる、行状又は列状に配
列された論理ブロックで、所望の回路が構成され、且
つ、該配列間に設けられた所定の配線領域にて前記論理
ブロック間の配線を行う集積回路において、前記論理ブ
ロックの端子から前記配線領域への配線が、該配線領域
を介して対向する論理ブロック相互で重複ないしは接近
しないように、前記論理ブロックが前記行単位、又は前
記列単位でずらして配列されていることにより、同じく
前記課題を達成したものである。
とも１つ以上の論理ゲートからなる、行状又は列状に配
列された論理ブロックで、所望の回路が構成され、且
つ、該配列間に設けられた所定の配線領域にて前記論理
ブロック間の配線を行う集積回路において、前記論理ブ
ロックの端子から前記配線領域への配線が、該配線領域
を介して対向する論理ブロック相互で重複ないしは接近
しないように、前記論理ブロックが前記行単位、又は前
記列単位でずらして配列されていることにより、同じく
前記課題を達成したものである。
【００１５】
【作用】本願の第１発明及び第２発明は、いずれも、少
なくとも１つ以上の論理ゲートからなる論理ブロック
で、所望の回路が構成された、所定の配線領域にて前記
論理ブロック間の配線が行われる集積回路に関して、前
記配線領域において配線が集中してしまう原因を考察す
ることによって成されたものである。
なくとも１つ以上の論理ゲートからなる論理ブロック
で、所望の回路が構成された、所定の配線領域にて前記
論理ブロック間の配線が行われる集積回路に関して、前
記配線領域において配線が集中してしまう原因を考察す
ることによって成されたものである。
【００１６】前記配線領域の配線には、各論理ブロック
の所定のピンあるいは端子から配線される。例えば、前
記図３の前記基本セルＳ１２において、前記ピンＰ１
は、前記配線トラックＴ１に直角の配線で該配線トラッ
クＴ１上の配線に接続されている。又、前記基本セルＳ
２２について、前記ピンＰ３からの配線は、まず、前記
配線トラックＴ３に直角の配線にて該配線トラックＴ３
上の配線に接続されている。
の所定のピンあるいは端子から配線される。例えば、前
記図３の前記基本セルＳ１２において、前記ピンＰ１
は、前記配線トラックＴ１に直角の配線で該配線トラッ
クＴ１上の配線に接続されている。又、前記基本セルＳ
２２について、前記ピンＰ３からの配線は、まず、前記
配線トラックＴ３に直角の配線にて該配線トラックＴ３
上の配線に接続されている。
【００１７】このようなことから、発明者は、前記配線
領域への配線を行う各論理ブロックの端子付近の配線密
度が比較的高くなるという傾向を見出し着目している。
従って、前記第１発明及び第２発明は、いずれも、ある
論理ブロックから前記配線領域への配線を行う端子から
の前記配線領域への配線が互いに重複ないしは接近しな
いように、これらの端子の位置を、前記配線領域を介し
て対向する他の論理ブロックの端子に対して、前記配線
領域での配線の配線方向にずらすようにしている。
領域への配線を行う各論理ブロックの端子付近の配線密
度が比較的高くなるという傾向を見出し着目している。
従って、前記第１発明及び第２発明は、いずれも、ある
論理ブロックから前記配線領域への配線を行う端子から
の前記配線領域への配線が互いに重複ないしは接近しな
いように、これらの端子の位置を、前記配線領域を介し
て対向する他の論理ブロックの端子に対して、前記配線
領域での配線の配線方向にずらすようにしている。
【００１８】この配線領域での配線方向とは、前記図３
における左右方向など、当該配線領域で論理ブロック間
を配線する方向である。又、この配線領域での配線方向
とは、例えば前記図３のような配線トラックを有する集
積回路では、該配線トラックの方向であり、例えば前記
図３では、前記論理ブロックの端子から当該配線領域に
接続する配線に対して直交する方向である。本発明で
は、このように配線領域を介して対向する論理ブロック
の端子を互いにずらすことによって、配線の集中を低減
し、配線密度の上昇を抑えるようにしている。
における左右方向など、当該配線領域で論理ブロック間
を配線する方向である。又、この配線領域での配線方向
とは、例えば前記図３のような配線トラックを有する集
積回路では、該配線トラックの方向であり、例えば前記
図３では、前記論理ブロックの端子から当該配線領域に
接続する配線に対して直交する方向である。本発明で
は、このように配線領域を介して対向する論理ブロック
の端子を互いにずらすことによって、配線の集中を低減
し、配線密度の上昇を抑えるようにしている。
【００１９】なお、前記第１発明及び前記２発明は、前
記マスタスライス方式の集積回路に限定されるものでは
なく、配線領域が設けられ、該配線領域での配線にて論
理ブロック間の配線がなされるものであればよい。
記マスタスライス方式の集積回路に限定されるものでは
なく、配線領域が設けられ、該配線領域での配線にて論
理ブロック間の配線がなされるものであればよい。
【００２０】
【実施例】以下、図を用いて本発明の実施例を詳細に説
明する。
明する。
【００２１】図１は、前記第１発明及び前記第２発明が
適用された第１実施例のレイアウト図である。
適用された第１実施例のレイアウト図である。
【００２２】この図１においては、前記図３の集積回路
に対応されている、前記第１発明の集積回路設計方法に
て設計された集積回路、又、前記第２発明の集積回路
の、一部分のレイアウト図が示されている。該集積回路
は、マスタスライス方式の集積回路となっている。
に対応されている、前記第１発明の集積回路設計方法に
て設計された集積回路、又、前記第２発明の集積回路
の、一部分のレイアウト図が示されている。該集積回路
は、マスタスライス方式の集積回路となっている。
【００２３】この図１において、第１行には合計５個の
基本セルＳ１１〜Ｓ１５が配列されている。第２行に
は、合計５個の基本セルＳ２１〜Ｓ２５が配列されてい
る。これら基本セルＳ１１〜Ｓ１５と、これら基本セル
Ｓ２１〜Ｓ２５との間の領域は、配線領域となってい
る。前記基本セルＳ１２は合計２本のピンＰ１及びＰ２
を有している。前記基本セルＳ２２は合計２本のピンＰ
３及びＰ４を有している。
基本セルＳ１１〜Ｓ１５が配列されている。第２行に
は、合計５個の基本セルＳ２１〜Ｓ２５が配列されてい
る。これら基本セルＳ１１〜Ｓ１５と、これら基本セル
Ｓ２１〜Ｓ２５との間の領域は、配線領域となってい
る。前記基本セルＳ１２は合計２本のピンＰ１及びＰ２
を有している。前記基本セルＳ２２は合計２本のピンＰ
３及びＰ４を有している。
【００２４】前記第１行の前記基本セルＳ１１〜Ｓ１５
に対して、前記第２行の前記基本セルＳ２１〜Ｓ２５
は、前記ピンＰ１と前記ピンＰ２との間の距離の１／２
（＝前記ピンＰ３と前記ピンＰ４との間の距離の１／
２）だけ右方へとずらされている。従って、前記基本セ
ルＳ１２のピンＰ１及びＰ２は、いずれも、該基本セル
Ｓ１２に対して前記配線領域を介して対向する前記基本
セルＳ２２の前記ピンＰ３及びＰ４に対して、前記配線
領域を介して対向しないようにずらされている。
に対して、前記第２行の前記基本セルＳ２１〜Ｓ２５
は、前記ピンＰ１と前記ピンＰ２との間の距離の１／２
（＝前記ピンＰ３と前記ピンＰ４との間の距離の１／
２）だけ右方へとずらされている。従って、前記基本セ
ルＳ１２のピンＰ１及びＰ２は、いずれも、該基本セル
Ｓ１２に対して前記配線領域を介して対向する前記基本
セルＳ２２の前記ピンＰ３及びＰ４に対して、前記配線
領域を介して対向しないようにずらされている。
【００２５】従って、これらピンＰ１〜Ｐ４に関して、
前記配線領域の配線は互いに重複ないしは接近しないよ
うにされている。このため、本実施例においては、前記
基本セルＳ２２の前記ピンＰ３から前記基本セルＳ１２
の上方への配線は、前記配線トラックＴ１〜Ｔ３上の配
線を用いて前記ピンＰ１を迂回する必要がなくなってい
る。又、前記基本セルＳ２２の前記ピンＰ４から前記基
本セルＳ１２の上方への配線についても、前記配線トラ
ックＴ１〜Ｔ３上の配線を用いて前記ピンＰ２を迂回す
る必要がなくなっている。
前記配線領域の配線は互いに重複ないしは接近しないよ
うにされている。このため、本実施例においては、前記
基本セルＳ２２の前記ピンＰ３から前記基本セルＳ１２
の上方への配線は、前記配線トラックＴ１〜Ｔ３上の配
線を用いて前記ピンＰ１を迂回する必要がなくなってい
る。又、前記基本セルＳ２２の前記ピンＰ４から前記基
本セルＳ１２の上方への配線についても、前記配線トラ
ックＴ１〜Ｔ３上の配線を用いて前記ピンＰ２を迂回す
る必要がなくなっている。
【００２６】従って、本実施例では、前記基本セルＳ１
２と前記基本セルＳ２２との間での前記配線トラックＴ
３上の配線が未使用であり、他の配線に用いることがで
きる。このように本実施例によれば、限られた配線領域
や限られた配線密度を有効に用いて配線を行うことがで
きる。
２と前記基本セルＳ２２との間での前記配線トラックＴ
３上の配線が未使用であり、他の配線に用いることがで
きる。このように本実施例によれば、限られた配線領域
や限られた配線密度を有効に用いて配線を行うことがで
きる。
【００２７】図２は、前記第１発明及び前記第２発明が
適用された第２実施例の集積回路のレイアウト図であ
る。
適用された第２実施例の集積回路のレイアウト図であ
る。
【００２８】この図２においては、前記第１発明の集積
回路設計方法により設計された集積回路、又、前記第２
発明の集積回路が適用された集積回路の、一部のレイア
ウト図が示されている。この図２に示される集積回路
は、前記図３に示される集積回路に対応しており、マス
タスライス方式の集積回路となっている。
回路設計方法により設計された集積回路、又、前記第２
発明の集積回路が適用された集積回路の、一部のレイア
ウト図が示されている。この図２に示される集積回路
は、前記図３に示される集積回路に対応しており、マス
タスライス方式の集積回路となっている。
【００２９】この図２において、第１行には合計５個の
基本セルＳ１１〜Ｓ１５が配列されている。第２行に
は、合計５個の基本セルＳ２１〜Ｓ２５が配列されてい
る。前記基本セルＳ１１〜Ｓ１５と前記基本セルＳ２１
〜Ｓ２５との間には、配線領域が設けられている。該配
線領域では、３つの配線トラックＴ１〜Ｔ３上に配線が
成される。
基本セルＳ１１〜Ｓ１５が配列されている。第２行に
は、合計５個の基本セルＳ２１〜Ｓ２５が配列されてい
る。前記基本セルＳ１１〜Ｓ１５と前記基本セルＳ２１
〜Ｓ２５との間には、配線領域が設けられている。該配
線領域では、３つの配線トラックＴ１〜Ｔ３上に配線が
成される。
【００３０】第１行の前記基本セルＳ１２のピンＰ１、
Ｐ２に対して、第２行の前記基本セルＳ２２のピンＰ
３、Ｐ４の位置は、前記ピンＰ１と前記ピンＰ２との間
の間隔の１／２の距離だけ右方にずらされている。これ
らピンＰ１〜Ｐ４は、第１行の前記基本セルＳ１１〜Ｓ
１５と第２行の前記基本セルＳ２１〜Ｓ２５との間に設
けられた配線領域への配線を行うためのものである。
Ｐ２に対して、第２行の前記基本セルＳ２２のピンＰ
３、Ｐ４の位置は、前記ピンＰ１と前記ピンＰ２との間
の間隔の１／２の距離だけ右方にずらされている。これ
らピンＰ１〜Ｐ４は、第１行の前記基本セルＳ１１〜Ｓ
１５と第２行の前記基本セルＳ２１〜Ｓ２５との間に設
けられた配線領域への配線を行うためのものである。
【００３１】本第２実施例では、前記配線領域を介して
対向する前記基本セルＳ１２のピンＰ１及びＰ２と前記
基本セルＳ２２の前記ピンＰ３及びＰ４とが、それぞれ
の基本セルＳ１１、Ｓ２２におけるピン位置がずらされ
ることによって、前記配線領域での前記ピンＰ１〜Ｐ４
からの配線が互いに重複ないしは接近しないように配慮
されている。従って、本第２実施例によれば、前記配線
領域における配線の集中による配線密度の上昇を低減す
ることができる。
対向する前記基本セルＳ１２のピンＰ１及びＰ２と前記
基本セルＳ２２の前記ピンＰ３及びＰ４とが、それぞれ
の基本セルＳ１１、Ｓ２２におけるピン位置がずらされ
ることによって、前記配線領域での前記ピンＰ１〜Ｐ４
からの配線が互いに重複ないしは接近しないように配慮
されている。従って、本第２実施例によれば、前記配線
領域における配線の集中による配線密度の上昇を低減す
ることができる。
【００３２】この図２に示されるこれらピンＰ１〜Ｐ４
の配線は、従来の前記図３の集積回路における前記ピン
Ｐ１〜Ｐ４の配線に対応するものであるが、これらを比
較して明らかな通り、本第２実施例によれば、限られた
前記配線領域を有効に用いて配線を行うことができてい
る。例えば、前記図２の本第２実施例では、前記ピンＰ
３及びＰ４からの配線は、前記配線トラックＴ３などを
用いて前記ピンＰ１を迂回するとなく、直接前記基本セ
ルＳ１２の上方へと配線することができている。従っ
て、本第２実施例においては、前記基本セルＳ１２と前
記基本セルＳ２２との間の前記配線領域の前記配線トラ
ックＴ３は未使用（未配線）となっており、限られた前
記配線領域を有効に用いることができている。
の配線は、従来の前記図３の集積回路における前記ピン
Ｐ１〜Ｐ４の配線に対応するものであるが、これらを比
較して明らかな通り、本第２実施例によれば、限られた
前記配線領域を有効に用いて配線を行うことができてい
る。例えば、前記図２の本第２実施例では、前記ピンＰ
３及びＰ４からの配線は、前記配線トラックＴ３などを
用いて前記ピンＰ１を迂回するとなく、直接前記基本セ
ルＳ１２の上方へと配線することができている。従っ
て、本第２実施例においては、前記基本セルＳ１２と前
記基本セルＳ２２との間の前記配線領域の前記配線トラ
ックＴ３は未使用（未配線）となっており、限られた前
記配線領域を有効に用いることができている。
【００３３】
【発明の効果】以上説明した通り、前記第１発明及び前
記第２発明によれば、配線領域における配線の集中によ
る配線密度の上昇を低減することができるという優れた
効果を得ることができる。
記第２発明によれば、配線領域における配線の集中によ
る配線密度の上昇を低減することができるという優れた
効果を得ることができる。
【図１】本願の第１発明及び第２発明が適用された第１
実施例のマスタスライス方式の集積回路の一部のレイア
ウト図
実施例のマスタスライス方式の集積回路の一部のレイア
ウト図
【図２】前記第１発明及び前記第２発明が適用された第
２実施例のマスタスライス方式の集積回路の一部を示す
レイアウト図
２実施例のマスタスライス方式の集積回路の一部を示す
レイアウト図
【図３】従来のマスタスライス方式の集積回路の一部の
レイアウト図
レイアウト図
Ｐ１〜Ｐ４…ピン（配線領域への配線を行う端子） Ｓ１１〜Ｓ１５、Ｓ２１〜Ｓ２５…基本セル Ｔ１〜Ｔ３…配線トラック
Claims (2)
- 【請求項１】少なくとも１つ以上の論理ゲートからなる
論理ブロックで、所望の回路が構成された、所定の配線
領域にて前記論理ブロック間の配線を行う集積回路のレ
イアウトを設計する集積回路設計方法において、 前記論理ブロックから前記配線領域への配線を行う当該
論理ブロックの端子からの前記配線領域への配線が互い
に重複ないしは接近しないよう、当該論理ブロックの端
子の位置を、前記配線領域を介して対向する他の前記論
理ブロックの端子に対して、前記配線領域での配線の配
線方向にずらすことを特徴とする集積回路設計方法。 - 【請求項２】少なくとも１つ以上の論理ゲートからな
る、行状又は列状に配列された論理ブロックで、所望の
回路が構成され、且つ、該配列間に設けられた所定の配
線領域にて前記論理ブロック間の配線を行う集積回路に
おいて、 前記論理ブロックの端子から前記配線領域への配線が、
該配線領域を介して対向する論理ブロック相互で重複な
いしは接近しないように、前記論理ブロックが前記行単
位、又は前記列単位でずらして配列されていることを特
徴とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27977392A JPH06132399A (ja) | 1992-10-19 | 1992-10-19 | 集積回路設計方法及び集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27977392A JPH06132399A (ja) | 1992-10-19 | 1992-10-19 | 集積回路設計方法及び集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06132399A true JPH06132399A (ja) | 1994-05-13 |
Family
ID=17615718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27977392A Pending JPH06132399A (ja) | 1992-10-19 | 1992-10-19 | 集積回路設計方法及び集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06132399A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006339305A (ja) * | 2005-05-31 | 2006-12-14 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
-
1992
- 1992-10-19 JP JP27977392A patent/JPH06132399A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006339305A (ja) * | 2005-05-31 | 2006-12-14 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3179800B2 (ja) | 半導体集積回路装置 | |
| JP2668981B2 (ja) | 半導体集積回路 | |
| KR19980024418A (ko) | 반도체 장치, 반도체 집적 회로 장치, 플립플롭 회로, 배타적 논리합 회로, 멀티플렉서 및 가산기 | |
| JPS61198761A (ja) | 半導体集積回路 | |
| US20010005153A1 (en) | Semiconductor integrated circuit | |
| JPH0480538B2 (ja) | ||
| JPS58207666A (ja) | 既拡散集積回路とその接続方法 | |
| JPH0494556A (ja) | 集積回路のセルレイアウト方法 | |
| JP3644138B2 (ja) | 半導体集積回路及びその配置配線方法 | |
| JPH04340252A (ja) | 半導体集積回路装置及びセルの配置配線方法 | |
| US5858817A (en) | Process to personalize master slice wafers and fabricate high density VLSI components with a single masking step | |
| JPH06132399A (ja) | 集積回路設計方法及び集積回路 | |
| JPS61114550A (ja) | 論理回路装置 | |
| JP3353397B2 (ja) | 半導体集積回路 | |
| JP3251028B2 (ja) | マスタースライス型半導体集積回路およびその製造方法 | |
| JP2757445B2 (ja) | 半導体装置 | |
| JPS63273332A (ja) | 半導体集積回路装置の製造方法 | |
| JPH11260925A (ja) | 半導体集積回路装置およびその自動配置配線方法 | |
| JPH01112749A (ja) | 半導体集積回路 | |
| JPS6074547A (ja) | 半導体集積回路 | |
| JP2947219B2 (ja) | スタンダードセル方式の半導体集積回路の配線構造 | |
| JPS6248042A (ja) | マスタ−スライス方式半導体集積回路 | |
| JPH0226046A (ja) | マスター・スライス半導体集積回路装置 | |
| JPH07169838A (ja) | 半導体集積回路装置 | |
| JPH088343A (ja) | 集積回路装置の電源配線 |