JPH057129A - デイジタル信号等化器 - Google Patents
デイジタル信号等化器Info
- Publication number
- JPH057129A JPH057129A JP3148503A JP14850391A JPH057129A JP H057129 A JPH057129 A JP H057129A JP 3148503 A JP3148503 A JP 3148503A JP 14850391 A JP14850391 A JP 14850391A JP H057129 A JPH057129 A JP H057129A
- Authority
- JP
- Japan
- Prior art keywords
- adder
- output
- input
- gain
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 ディジタル信号処理により、容易に信号等化
器のカット特性を構成できるようにする。 【構成】 入力端子１を有する加算器２と、出力端子１
０を有する加算器４を、複数のゲイン補正用調整器３に
より並列に接続する。そしてその複数のゲイン補正用調
整器３の各の出力から、カットオフ周波数付近にレスポ
ンスのピークをもつローパスフィルタ５と、遅延器６
と、ゲイン調整器７とからなる直列回路を、それぞれ加
算器２にフィードバック接続する。そして各ゲイン調整
器７の出力を加算器２の入力に累積加算し、加算器４か
ら出力を取り出す。 【効果】 ローパスフィルタ５が遅延器６による位相変
化を相殺し、遅延器６による影響のないディジタル信号
等化器のカット特性が容易に得られる。
器のカット特性を構成できるようにする。 【構成】 入力端子１を有する加算器２と、出力端子１
０を有する加算器４を、複数のゲイン補正用調整器３に
より並列に接続する。そしてその複数のゲイン補正用調
整器３の各の出力から、カットオフ周波数付近にレスポ
ンスのピークをもつローパスフィルタ５と、遅延器６
と、ゲイン調整器７とからなる直列回路を、それぞれ加
算器２にフィードバック接続する。そして各ゲイン調整
器７の出力を加算器２の入力に累積加算し、加算器４か
ら出力を取り出す。 【効果】 ローパスフィルタ５が遅延器６による位相変
化を相殺し、遅延器６による影響のないディジタル信号
等化器のカット特性が容易に得られる。
Description
【０００１】
【産業上の利用分野】本発明は、オーディオスペクトル
での周波数レスポンスをディジタル信号処理により調整
するディジタル信号等化器に関する。
での周波数レスポンスをディジタル信号処理により調整
するディジタル信号等化器に関する。
【０００２】
【従来の技術】図４は、従来のディジタル信号等化器の
構成を示すものである。図４において、１は入力端子で
あり、第１の加算器２の入力側に接続されている。第１
の加算器２の出力側は並列に複数のディジタルバンドパ
スフィルタ８の入力側へ接続され、さらに第２の加算器
４の入力側に接続されている。各バンドパスフィルタ８
の出力側はそれぞれフィードフォワード方向のゲイン調
整器９の入力側および各遅延器６の入力側に接続されて
いる。各遅延器６は１サンプリング周期分の遅延を行
う。各遅延器６の出力はフィードバック方向の各ゲイン
調整器７に入力され、フィードバック方向のゲイン調整
器７の出力は第１の加算器２に入力され、他の複数のフ
ィードバック方向のゲイン調整器７の出力および入力端
子１からの入力と累積加算される。フィードフォワード
方向のゲイン調整器９の出力は第２の加算器４に入力さ
れており、他のフィードフォワード方向のゲイン調整器
９の出力および第１の加算器２の出力と累積加算され、
出力端子１０に出力される。
構成を示すものである。図４において、１は入力端子で
あり、第１の加算器２の入力側に接続されている。第１
の加算器２の出力側は並列に複数のディジタルバンドパ
スフィルタ８の入力側へ接続され、さらに第２の加算器
４の入力側に接続されている。各バンドパスフィルタ８
の出力側はそれぞれフィードフォワード方向のゲイン調
整器９の入力側および各遅延器６の入力側に接続されて
いる。各遅延器６は１サンプリング周期分の遅延を行
う。各遅延器６の出力はフィードバック方向の各ゲイン
調整器７に入力され、フィードバック方向のゲイン調整
器７の出力は第１の加算器２に入力され、他の複数のフ
ィードバック方向のゲイン調整器７の出力および入力端
子１からの入力と累積加算される。フィードフォワード
方向のゲイン調整器９の出力は第２の加算器４に入力さ
れており、他のフィードフォワード方向のゲイン調整器
９の出力および第１の加算器２の出力と累積加算され、
出力端子１０に出力される。
【０００３】図５は、図４における２次のディジタルバ
ンドパスフィルタ８を、ＩＩＲ型フィルタを用いて実現
した場合の構成を示したものである。図５のように構成
されたバンドパスフィルタ８において、入力端子２０１
への入力はまず乗算器２０に入力され、Ａ0倍された
後、加算器１１に入力される。これと同時に入力端子２
０１への入力は第１の遅延器１２に入力され、第１の遅
延器１２の出力は第２の遅延器１３に入力され、第２の
遅延器１３の出力は乗算器２１に入力され、−Ａ 0倍さ
れた後、加算器１１に入力される。出力端子２０２は第
３の遅延器１４の入力側に接続され、第３の遅延器１４
の出力は乗算器１８に入力され、Ｂ1倍された後、加算
器１１へ入力される。これと同時に第３の遅延器１４の
出力は第４の遅延器１５へ入力され、第４の遅延器１５
の出力は乗算器１９に入力され、Ｂ 2倍された後、加算
器１１に入力される。各乗算器からの出力を加算器１１
で累積加算することによって得られた加算器１１の出力
は出力端子２０２に出力され、バンドパスフィルタの出
力として取り出される。このようにして構成された、図
４における１〜３個の各ディジタルバンドパスフィルタ
８の伝達関数をＨn（Ｚ）とおけば、（数１）として得
ることができる。
ンドパスフィルタ８を、ＩＩＲ型フィルタを用いて実現
した場合の構成を示したものである。図５のように構成
されたバンドパスフィルタ８において、入力端子２０１
への入力はまず乗算器２０に入力され、Ａ0倍された
後、加算器１１に入力される。これと同時に入力端子２
０１への入力は第１の遅延器１２に入力され、第１の遅
延器１２の出力は第２の遅延器１３に入力され、第２の
遅延器１３の出力は乗算器２１に入力され、−Ａ 0倍さ
れた後、加算器１１に入力される。出力端子２０２は第
３の遅延器１４の入力側に接続され、第３の遅延器１４
の出力は乗算器１８に入力され、Ｂ1倍された後、加算
器１１へ入力される。これと同時に第３の遅延器１４の
出力は第４の遅延器１５へ入力され、第４の遅延器１５
の出力は乗算器１９に入力され、Ｂ 2倍された後、加算
器１１に入力される。各乗算器からの出力を加算器１１
で累積加算することによって得られた加算器１１の出力
は出力端子２０２に出力され、バンドパスフィルタの出
力として取り出される。このようにして構成された、図
４における１〜３個の各ディジタルバンドパスフィルタ
８の伝達関数をＨn（Ｚ）とおけば、（数１）として得
ることができる。
【０００４】
【数１】
【０００５】上記ディジタルバンドパスフィルタ８の伝
達関数（数１）を用いれば、図４の構成によって得られ
る、フィードフォワード方向のあるバンドの伝達関数Ｈ
f（Ｚ）は、フィードフォワード方向のゲイン調整器９
の係数をＫfとおけば、（数２）として得ることができ
る。
達関数（数１）を用いれば、図４の構成によって得られ
る、フィードフォワード方向のあるバンドの伝達関数Ｈ
f（Ｚ）は、フィードフォワード方向のゲイン調整器９
の係数をＫfとおけば、（数２）として得ることができ
る。
【０００６】
【数２】
【０００７】また、フィードバック方向のあるバンド伝
達関数Ｈb（Ｚ）は、フィードバック方向のゲイン調整
器７の係数をＫbとおけば、（数３）として得ることが
できる。
達関数Ｈb（Ｚ）は、フィードバック方向のゲイン調整
器７の係数をＫbとおけば、（数３）として得ることが
できる。
【０００８】
【数３】
【０００９】以上の伝達関数をもとに、図４の構成によ
って得られるシステムの伝達関数を求める。図４におけ
る３つのバンドパスフィルタ８に対して、バンド１にお
いてＨ1（Ｚ）、バンド２においてＨ2（Ｚ）、バンド３
においてＨ3（Ｚ）とし、バンドパスフィルタ８の出力
側に接続されているゲイン調整用の乗算器の係数を、フ
ィードバック側のそれぞれに対して、−Ｋb1，−Ｋb2，
−Ｋb3とし、フィードフォワード側のそれぞれのバンド
に対して、Ｋf1，Ｋf2，Ｋf3とすると、図４の構成によ
って得られるシステムの伝達関数Ｈs（Ｚ）は、（数
４）として得られる。
って得られるシステムの伝達関数を求める。図４におけ
る３つのバンドパスフィルタ８に対して、バンド１にお
いてＨ1（Ｚ）、バンド２においてＨ2（Ｚ）、バンド３
においてＨ3（Ｚ）とし、バンドパスフィルタ８の出力
側に接続されているゲイン調整用の乗算器の係数を、フ
ィードバック側のそれぞれに対して、−Ｋb1，−Ｋb2，
−Ｋb3とし、フィードフォワード側のそれぞれのバンド
に対して、Ｋf1，Ｋf2，Ｋf3とすると、図４の構成によ
って得られるシステムの伝達関数Ｈs（Ｚ）は、（数
４）として得られる。
【００１０】
【数４】
【００１１】この伝達関数によれば、あるバンド、例え
ばバンド１をブーストする場合、Ｋ b1を０とし、Ｋf1に
正の数値を与えれば、バンド１をブーストできる。また
バンド１をカットする場合、Ｋf1を０とし、Ｋb1に正の
数値を与えればバンド１をカットできる。そして、伝達
関数Ｈs（Ｚ）においては、分母と分子が対称となって
いるため、Ｋf1とＫb1が同じ値の場合、バンド１におい
てブーストレベルとカットレベルの絶対値はデシベル値
で同じ値となる。すなわちブースト特性，カット特性の
ゲインの周波数レスポンスは、０dBに対して＋ゲイン
と、−ゲインが対称な周波数レスポンスを持つようにな
る。
ばバンド１をブーストする場合、Ｋ b1を０とし、Ｋf1に
正の数値を与えれば、バンド１をブーストできる。また
バンド１をカットする場合、Ｋf1を０とし、Ｋb1に正の
数値を与えればバンド１をカットできる。そして、伝達
関数Ｈs（Ｚ）においては、分母と分子が対称となって
いるため、Ｋf1とＫb1が同じ値の場合、バンド１におい
てブーストレベルとカットレベルの絶対値はデシベル値
で同じ値となる。すなわちブースト特性，カット特性の
ゲインの周波数レスポンスは、０dBに対して＋ゲイン
と、−ゲインが対称な周波数レスポンスを持つようにな
る。
【００１２】以上の動作によって、従来の技術によって
も以下のような利点を有する。１）フィードバック側の
累積加算によって得られる伝達関数とフィードフォワー
ド側の累積加算によって得られる伝達関数は逆数の関係
になっているため、ブースト特性，カット特性のゲイン
の周波数レスポンスは、０dBに対して＋ゲインと、−ゲ
インが対称な周波数レスポンスとなる。
も以下のような利点を有する。１）フィードバック側の
累積加算によって得られる伝達関数とフィードフォワー
ド側の累積加算によって得られる伝達関数は逆数の関係
になっているため、ブースト特性，カット特性のゲイン
の周波数レスポンスは、０dBに対して＋ゲインと、−ゲ
インが対称な周波数レスポンスとなる。
【００１３】２）各バンドの出力が従属接続でなく並列
に加算されているため、複数のバンドにおいて、ブース
ト，カットを行った時に、他のバンドパスフィルタの干
渉を受けにくく、このため、各ゲイン調整器に与えられ
たゲインの値と出力の周波数レスポンスとがよく近似で
きる。
に加算されているため、複数のバンドにおいて、ブース
ト，カットを行った時に、他のバンドパスフィルタの干
渉を受けにくく、このため、各ゲイン調整器に与えられ
たゲインの値と出力の周波数レスポンスとがよく近似で
きる。
【００１４】３）各バンドパスフィルタに用いられる係
数は、各バンドに対して、一通りの組合わせを持てばよ
く、これによりブースト量，カット量は係数を共用する
ことができ、係数の量を少なくすることができる。
数は、各バンドに対して、一通りの組合わせを持てばよ
く、これによりブースト量，カット量は係数を共用する
ことができ、係数の量を少なくすることができる。
【００１５】
【発明が解決しようとする課題】しかしながら、上記従
来の信号等化器は、ディジタル信号処理の特徴から、フ
ィードバック方向への演算には、必ず最低１サンプリン
グの遅延が必要となる。（数４）におけるフィードバッ
ク方向の伝達関数を示す分母に乗算されているＺ -1、す
なわち遅延器による影響により、バンドパスフィルタの
共振周波数が高くなるにつれ、カットしたはずの周波数
レスポンスにおいて図６に示すようなゲインの逆転を生
ずる。したがって従来の技術では、サンプリング周波数
の１／２の近傍の周波数領域では所望の特性であるいわ
ゆるベル型特性をした、ディジタル信号等化器が実現で
きないという課題があった。
来の信号等化器は、ディジタル信号処理の特徴から、フ
ィードバック方向への演算には、必ず最低１サンプリン
グの遅延が必要となる。（数４）におけるフィードバッ
ク方向の伝達関数を示す分母に乗算されているＺ -1、す
なわち遅延器による影響により、バンドパスフィルタの
共振周波数が高くなるにつれ、カットしたはずの周波数
レスポンスにおいて図６に示すようなゲインの逆転を生
ずる。したがって従来の技術では、サンプリング周波数
の１／２の近傍の周波数領域では所望の特性であるいわ
ゆるベル型特性をした、ディジタル信号等化器が実現で
きないという課題があった。
【００１６】本発明は、このような従来の課題点を解決
するものであり、カット時における周波数レスポンスが
低域から高域の広い周波数範囲において、各ゲイン調整
器に与えたゲインの値と出力の、周波数レスポンスがよ
く近似できる優れたディジタル信号等化器を構成できる
ようにすることを目的とするものである。
するものであり、カット時における周波数レスポンスが
低域から高域の広い周波数範囲において、各ゲイン調整
器に与えたゲインの値と出力の、周波数レスポンスがよ
く近似できる優れたディジタル信号等化器を構成できる
ようにすることを目的とするものである。
【００１７】
【課題を解決するための手段】本発明は上記目的を達成
するために、第１の手段として、入力端子を有する第１
の加算器の出力側と出力端子を有する第２の加算器の入
力側との間に複数のゲイン補正用調整器を並列に接続
し、前記複数のゲイン補正用調整器の出力側と前記第１
の加算器の他の入力側との間にカットオフ周波数付近に
レスポンスのピークをもつローパスフィルタと遅延器と
ゲイン調整器とからなる複数の直列回路を接続し、各ゲ
イン調整器の出力を第１の加算器で入力とともに累積加
算し、第２の加算器の出力側より出力を取り出すもので
ある。
するために、第１の手段として、入力端子を有する第１
の加算器の出力側と出力端子を有する第２の加算器の入
力側との間に複数のゲイン補正用調整器を並列に接続
し、前記複数のゲイン補正用調整器の出力側と前記第１
の加算器の他の入力側との間にカットオフ周波数付近に
レスポンスのピークをもつローパスフィルタと遅延器と
ゲイン調整器とからなる複数の直列回路を接続し、各ゲ
イン調整器の出力を第１の加算器で入力とともに累積加
算し、第２の加算器の出力側より出力を取り出すもので
ある。
【００１８】また第２の手段として、上記第１の手段に
加えて、複数のゲイン補正用調整器の出力側と第２の加
算器の他の入力側との間にバンドパスフィルタとフィー
ドフォワード方向のゲイン調整器とからなる複数の直列
回路を接続し、各ゲイン調整器の出力をゲイン補正用調
整器の出力と第２の加算器で累積加算し、第２の加算器
の出力側より出力を取り出すものである。
加えて、複数のゲイン補正用調整器の出力側と第２の加
算器の他の入力側との間にバンドパスフィルタとフィー
ドフォワード方向のゲイン調整器とからなる複数の直列
回路を接続し、各ゲイン調整器の出力をゲイン補正用調
整器の出力と第２の加算器で累積加算し、第２の加算器
の出力側より出力を取り出すものである。
【００１９】
【作用】上記のような構成により本発明は、次のような
作用を有する。すなわち、第１の手段では、ローパスフ
ィルタの係数をカットオフ周波数付近でピークをもった
周波数特性とすることにより、このピークをもったロー
パスフィルタの出力をフィードバックし、遅延器を介し
て入力と加算し、さらにゲイン補正用調整器によって乗
算するとローパスフィルタのピーク部分がノッチフィル
タの逆ベル型特性として作用し、従来例においてゲイン
逆転が生じた部分が、ローパスフィルタの通過域特性と
遅延器による位相特性により補正され、所望の逆ベル型
に近似した特性をもつノッチフィルタを形成できる。
作用を有する。すなわち、第１の手段では、ローパスフ
ィルタの係数をカットオフ周波数付近でピークをもった
周波数特性とすることにより、このピークをもったロー
パスフィルタの出力をフィードバックし、遅延器を介し
て入力と加算し、さらにゲイン補正用調整器によって乗
算するとローパスフィルタのピーク部分がノッチフィル
タの逆ベル型特性として作用し、従来例においてゲイン
逆転が生じた部分が、ローパスフィルタの通過域特性と
遅延器による位相特性により補正され、所望の逆ベル型
に近似した特性をもつノッチフィルタを形成できる。
【００２０】また第２の手段では、前述のピークをもっ
たローパスフィルタのフィードバックによる作用と併
せ、さらにバンドパスフィルタの出力をフィードフォワ
ード方向に累積加算させることにより、＋側ゲインにベ
ル型特性をもったフィルタが構成できる。
たローパスフィルタのフィードバックによる作用と併
せ、さらにバンドパスフィルタの出力をフィードフォワ
ード方向に累積加算させることにより、＋側ゲインにベ
ル型特性をもったフィルタが構成できる。
【００２１】
【実施例】（実施例１）図１は、本発明の第１の実施例
の構成を示すものである。図１において、図４と同じ構
成要素に対しては同じ符号を付する。図１において、１
は入力端子であり、第１の加算器２の入力側に接続され
ている。第１の加算器２の出力は並列接続された複数の
ゲイン補正用調整器３に入力され、ゲイン補正用調整器
３の出力側は、カットオフ周波数付近にピークをもった
ローパスフィルタ５の入力側および第２の加算器４の入
力側にそれぞれ接続され、第２の加算器４の出力側は出
力端子１０に接続され、ディジタル信号等化器の出力と
して取り出されている。
の構成を示すものである。図１において、図４と同じ構
成要素に対しては同じ符号を付する。図１において、１
は入力端子であり、第１の加算器２の入力側に接続され
ている。第１の加算器２の出力は並列接続された複数の
ゲイン補正用調整器３に入力され、ゲイン補正用調整器
３の出力側は、カットオフ周波数付近にピークをもった
ローパスフィルタ５の入力側および第２の加算器４の入
力側にそれぞれ接続され、第２の加算器４の出力側は出
力端子１０に接続され、ディジタル信号等化器の出力と
して取り出されている。
【００２２】またそれぞれのピークをもったローパスフ
ィルタ５の出力側はそれぞれ各遅延器６の入力側に接続
されていて、各遅延器６は１サンプリング周期分の遅延
を行う。各遅延器６の出力側はそれぞれゲイン調整器７
の入力側に接続され、各ゲイン調整器７の出力は第１の
加算器２に入力され、他のゲイン調整器７の出力と入力
信号とで累積加算される。
ィルタ５の出力側はそれぞれ各遅延器６の入力側に接続
されていて、各遅延器６は１サンプリング周期分の遅延
を行う。各遅延器６の出力側はそれぞれゲイン調整器７
の入力側に接続され、各ゲイン調整器７の出力は第１の
加算器２に入力され、他のゲイン調整器７の出力と入力
信号とで累積加算される。
【００２３】図３は図１におけるローパスフィルタ５
を、ＩＩＲ型フィルタを用いて実現した場合の構成を示
したものである。各ローパスフィルタ５は、図３に示す
ように乗算器と加算器と遅延器により構成されている。
図３において、図５と同じ構成要素に対しては、同じ符
号を付する。図３において、入力端子１０１への入力は
まず乗算器１６に入力され、Ｄ0倍された後、加算器１
１に入力される。これと同時に入力端子１０１への入力
は第１の遅延器１２に入力され、第１の遅延器１２の出
力は乗算器１７に入力され、Ｄ1倍された後、加算器１
１に入力される。
を、ＩＩＲ型フィルタを用いて実現した場合の構成を示
したものである。各ローパスフィルタ５は、図３に示す
ように乗算器と加算器と遅延器により構成されている。
図３において、図５と同じ構成要素に対しては、同じ符
号を付する。図３において、入力端子１０１への入力は
まず乗算器１６に入力され、Ｄ0倍された後、加算器１
１に入力される。これと同時に入力端子１０１への入力
は第１の遅延器１２に入力され、第１の遅延器１２の出
力は乗算器１７に入力され、Ｄ1倍された後、加算器１
１に入力される。
【００２４】出力端子１０２は第３の遅延器１４の入力
側に接続され、第３の遅延器１４の出力は乗算器１８に
入力され、Ｂ1倍された後、加算器１１へ入力される。
それと同時に第３の遅延器１４の出力は第４の遅延器１
５へ入力され、第４の遅延器１５の出力は乗算器１９に
入力され、Ｂ2倍された後、加算器１１に入力される。
各乗算器からの出力を加算器１１で累積加算することに
よって得られた加算器１１の出力は出力端子１０２に出
力され、ローパスフィルタの出力として取り出される。
側に接続され、第３の遅延器１４の出力は乗算器１８に
入力され、Ｂ1倍された後、加算器１１へ入力される。
それと同時に第３の遅延器１４の出力は第４の遅延器１
５へ入力され、第４の遅延器１５の出力は乗算器１９に
入力され、Ｂ2倍された後、加算器１１に入力される。
各乗算器からの出力を加算器１１で累積加算することに
よって得られた加算器１１の出力は出力端子１０２に出
力され、ローパスフィルタの出力として取り出される。
【００２５】次に、その動作について説明する。図１の
構成によって得られるディジタル信号等化器のフィード
バック方向の伝達関数をＨB（Ｚ）とおいた時、Ｈ
B（Ｚ）が、従来例の構成によって得られる信号等化器
のブースト特性を示すフィードフォワード側の伝達関数
Ｈf（Ｚ）（数２）に対して、
構成によって得られるディジタル信号等化器のフィード
バック方向の伝達関数をＨB（Ｚ）とおいた時、Ｈ
B（Ｚ）が、従来例の構成によって得られる信号等化器
のブースト特性を示すフィードフォワード側の伝達関数
Ｈf（Ｚ）（数２）に対して、
【００２６】
【数５】
【００２７】という関係にある場合、図１の構成によっ
て得られる信号等化器のカット特性は、従来例の構成に
よって得られる信号等化器のブースト特性に比した時、
そのレスポンスが０dBに対して完全対称な特性が実現さ
れる。そこで、図１に示すディジタル信号等化器に含ま
れるあるバンドの伝達関数ＨB（Ｚ）を求める。
て得られる信号等化器のカット特性は、従来例の構成に
よって得られる信号等化器のブースト特性に比した時、
そのレスポンスが０dBに対して完全対称な特性が実現さ
れる。そこで、図１に示すディジタル信号等化器に含ま
れるあるバンドの伝達関数ＨB（Ｚ）を求める。
【００２８】図１の構成要素であるフィルタ５を、図３
のように構成されるフィルタＨLPF（Ｚ）と仮定し、そ
の伝達関数を（数６）のように定義する。
のように構成されるフィルタＨLPF（Ｚ）と仮定し、そ
の伝達関数を（数６）のように定義する。
【００２９】
【数６】
【００３０】（数６）のようなフィルタと、ゲイン補正
用調整器３にｇ2という係数を与え、またゲイン調整器
７にゲイン１を与えることによって得られる図１におけ
るフィードバック方向の構成による、あるバンドの伝達
関数ＨB（Ｚ）は、（数７）のように得られる。
用調整器３にｇ2という係数を与え、またゲイン調整器
７にゲイン１を与えることによって得られる図１におけ
るフィードバック方向の構成による、あるバンドの伝達
関数ＨB（Ｚ）は、（数７）のように得られる。
【００３１】
【数７】
【００３２】ここで、先に説明したように、（数５）を
満足するように各係数Ｄ0，Ｄ1およびｇ2を求めると、
満足するように各係数Ｄ0，Ｄ1およびｇ2を求めると、
【００３３】
【数８】
【００３４】
【数９】
【００３５】
【数１０】
【００３６】となる。このようにして求めた係数を用い
たフィルタＨLPF（Ｚ）は、カットオフ周波数付近でピ
ークをもったローパスフィルタとなり、このようなフィ
ルタを図１のようにフィードバックすることによって得
られたディジタル信号等化器の伝達関数ＨB（Ｚ）は、
ノッチフィルタの特性を示し、また（数５）の関係か
ら、ＨB（Ｚ）によって得られる周波数特性は、図４の
フィードフォワード方向の構成の伝達関数Ｈf（Ｚ）に
よって得られる＋側ゲインの周波数特性と０dBに対し
て、完全対称な−側ゲインでの逆ベル型特性となり、ま
た、遅延器を含むことによって、フィードバック方向の
システムの伝達関数が構成されているので、遅延器の影
響によるゲインの逆転を生じることのないディジタル信
号等化器を構成できる。
たフィルタＨLPF（Ｚ）は、カットオフ周波数付近でピ
ークをもったローパスフィルタとなり、このようなフィ
ルタを図１のようにフィードバックすることによって得
られたディジタル信号等化器の伝達関数ＨB（Ｚ）は、
ノッチフィルタの特性を示し、また（数５）の関係か
ら、ＨB（Ｚ）によって得られる周波数特性は、図４の
フィードフォワード方向の構成の伝達関数Ｈf（Ｚ）に
よって得られる＋側ゲインの周波数特性と０dBに対し
て、完全対称な−側ゲインでの逆ベル型特性となり、ま
た、遅延器を含むことによって、フィードバック方向の
システムの伝達関数が構成されているので、遅延器の影
響によるゲインの逆転を生じることのないディジタル信
号等化器を構成できる。
【００３７】（実施例２）図２は、本発明の第２の実施
例の構成を示すものである。第２の実施例は、上記第１
の実施例によるディジタル信号等化器のフィードフォワ
ード方向に、バンドパスフィルタおよび乗算器を用いた
手段を併せ設けたもので、ゲイン補正用調整器３の出力
は、フィードバック方向のローパスフィルタ５に入力さ
れるとともに、各バンドパスフィルタ８および第２の加
算器４に入力されている。各バンドパスフィルタ８の出
力は各フィードフォワード方向のゲイン調整器９に入力
されている。そして各ゲイン調整器９の出力は第２の加
算器４に入力され、ゲイン補正用調整器３の出力と累積
加算され、第２の加算器４の出力を本信号等化器の出力
として取り出す。
例の構成を示すものである。第２の実施例は、上記第１
の実施例によるディジタル信号等化器のフィードフォワ
ード方向に、バンドパスフィルタおよび乗算器を用いた
手段を併せ設けたもので、ゲイン補正用調整器３の出力
は、フィードバック方向のローパスフィルタ５に入力さ
れるとともに、各バンドパスフィルタ８および第２の加
算器４に入力されている。各バンドパスフィルタ８の出
力は各フィードフォワード方向のゲイン調整器９に入力
されている。そして各ゲイン調整器９の出力は第２の加
算器４に入力され、ゲイン補正用調整器３の出力と累積
加算され、第２の加算器４の出力を本信号等化器の出力
として取り出す。
【００３８】以上の構成により、上記第１の実施例の構
成による動作に加え、フィードフォワード方向の構成が
信号のブースト特性として動作し、結果として、信号の
ブースト特性，カット特性をもったディジタル信号等化
器としての効果が得られる。
成による動作に加え、フィードフォワード方向の構成が
信号のブースト特性として動作し、結果として、信号の
ブースト特性，カット特性をもったディジタル信号等化
器としての効果が得られる。
【００３９】
【発明の効果】上記実施例より明らかなように本発明
は、第１の手段により遅延器による位相変化を相殺する
ようなピークをもったローパスフィルタを、従来の信号
等化器におけるバンドパスフィルタの代わりに設けるこ
とにより、カット特性の逆転現象が解消され、従来の技
術によるディジタル信号等化器による効果に加え、ディ
ジタル信号処理によって、容易にノッチフィルタを構成
することができる。
は、第１の手段により遅延器による位相変化を相殺する
ようなピークをもったローパスフィルタを、従来の信号
等化器におけるバンドパスフィルタの代わりに設けるこ
とにより、カット特性の逆転現象が解消され、従来の技
術によるディジタル信号等化器による効果に加え、ディ
ジタル信号処理によって、容易にノッチフィルタを構成
することができる。
【００４０】また第２の手段により、第１の手段に加
え、フィードフォワード方向に、バンドパスフィルタを
用いた手段を追加することにより、信号のブースト特性
が得られ、第１の手段による効果に加え、ディジタル信
号処理によって容易にディジタル信号等化器を構成でき
るという効果を有する。
え、フィードフォワード方向に、バンドパスフィルタを
用いた手段を追加することにより、信号のブースト特性
が得られ、第１の手段による効果に加え、ディジタル信
号処理によって容易にディジタル信号等化器を構成でき
るという効果を有する。
【図１】本発明の第１の実施例におけるディジタル信号
等化器の構成を示すブロック図
等化器の構成を示すブロック図
【図２】本発明の第２の実施例におけるディジタル信号
等化器の構成を示すブロック図
等化器の構成を示すブロック図
【図３】本発明の実施例におけるディジタル信号等化器
に用いられるピークをもったローパスフィルタの構成を
示すブロック図
に用いられるピークをもったローパスフィルタの構成を
示すブロック図
【図４】従来のディジタル信号等化器の構成を示すブロ
ック図
ック図
【図５】同ディジタル信号等化器に用いられたバンドパ
スフィルタの構成を示すブロック図
スフィルタの構成を示すブロック図
【図６】同ディジタル信号等化器において発生するゲイ
ンの逆転現象を示す波形図
ンの逆転現象を示す波形図
１ 入力端子
２ 第１の加算器
３ ゲイン補正用調整器
４ 第２の加算器
５ ローパスフィルタ
６ 遅延器
７ ゲイン調整器
８ バンドパスフィルタ
９ フィードフォワード方向のゲイン調整器
１０ 出力端子
Claims (2)
- 【請求項１】入力端子を有する第１の加算器の出力側と
出力端子を有する第２の加算器の入力側との間に複数の
ゲイン補正用調整器を並列に接続し、前記複数のゲイン
補正用調整器の出力側と前記第１の加算器の他の入力側
との間にカットオフ周波数付近にレスポンスのピークを
もつローパスフィルタと遅延器とゲイン調整器とからな
る複数の直列回路を接続したディジタル信号等化器。 - 【請求項２】複数のゲイン補正用調整器の出力側と第２
の加算器の他の入力側との間にバンドパスフィルタとフ
ィードフォワード方向のゲイン調整器とからなる複数の
直列回路を接続した請求項１記載のディジタル信号等化
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14850391A JP2932761B2 (ja) | 1991-06-20 | 1991-06-20 | ディジタル信号等化器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14850391A JP2932761B2 (ja) | 1991-06-20 | 1991-06-20 | ディジタル信号等化器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH057129A true JPH057129A (ja) | 1993-01-14 |
| JP2932761B2 JP2932761B2 (ja) | 1999-08-09 |
Family
ID=15454220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14850391A Expired - Fee Related JP2932761B2 (ja) | 1991-06-20 | 1991-06-20 | ディジタル信号等化器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2932761B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006345154A (ja) * | 2005-06-08 | 2006-12-21 | Hitachi Global Storage Technologies Netherlands Bv | フィルタ回路、及びそれを含むディスク装置 |
-
1991
- 1991-06-20 JP JP14850391A patent/JP2932761B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006345154A (ja) * | 2005-06-08 | 2006-12-21 | Hitachi Global Storage Technologies Netherlands Bv | フィルタ回路、及びそれを含むディスク装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2932761B2 (ja) | 1999-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100374395B1 (ko) | 디지탈화된신호용등화장치 | |
| US6988116B2 (en) | Method of designing polynomials for controlling the slewing of adaptive digital films | |
| JPH0766685A (ja) | ディジタル・グラフィックイコライザ | |
| US4220926A (en) | Noise detector employing plural delay circuits | |
| JPS6288414A (ja) | 時間と共に変化する周波数におけるエネルギ−を抑制するフイルタ− | |
| JPH057129A (ja) | デイジタル信号等化器 | |
| US20030130751A1 (en) | New filter bank for graphics equalizer implementation | |
| JPH01227516A (ja) | デジタル伝送方法およびデジタル伝送装置 | |
| JPH0557767B2 (ja) | ||
| JP2003032082A (ja) | デジタルフィルタ | |
| JP2509165B2 (ja) | オ−ルパスフイルタ | |
| JPH1051269A (ja) | ローパスフィルタ | |
| JPH0230909Y2 (ja) | ||
| JP4214391B2 (ja) | デジタル・フィルタの設計方法 | |
| JP3297326B2 (ja) | ディジタルフイルター装置 | |
| JPH07303027A (ja) | 調整可能な振幅−周波数応答を有する回路装置 | |
| JP3635201B2 (ja) | 帯域調整型の帯域通過型フィルター | |
| JP2629705B2 (ja) | 音質調整装置 | |
| JPH04207213A (ja) | 等化器 | |
| JPS636799Y2 (ja) | ||
| US5489871A (en) | Method and circuit for reducing distortion in a filtered signal | |
| RU2114506C1 (ru) | Устройство подавления помех для приемников широкополосных сигналов | |
| JPH0328588Y2 (ja) | ||
| JPS58111424A (ja) | ノツチフイルタ | |
| JPS5923484B2 (ja) | ト−ン・コントロ−ル回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |