JP3297326B2 - ディジタルフイルター装置 - Google Patents
ディジタルフイルター装置Info
- Publication number
- JP3297326B2 JP3297326B2 JP30175096A JP30175096A JP3297326B2 JP 3297326 B2 JP3297326 B2 JP 3297326B2 JP 30175096 A JP30175096 A JP 30175096A JP 30175096 A JP30175096 A JP 30175096A JP 3297326 B2 JP3297326 B2 JP 3297326B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- input signal
- output
- coefficient
- filter device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Feedback Control In General (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、張力制御システム
などに利用されるディジタルフイルター装置に係わり、
特にノイズの低減化に用いられるフイルターの位相遅れ
を低減するディジタルフイルター装置に関する。
などに利用されるディジタルフイルター装置に係わり、
特にノイズの低減化に用いられるフイルターの位相遅れ
を低減するディジタルフイルター装置に関する。
【０００２】
【従来の技術】フイルターは、入力信号を取り込んで所
要のデータ処理を実行するアナログ計算機だけでなく、
ディジタル計算機にも広く用いられている。ここで、フ
イルターとは、入力信号のある特定の周波数成分を減衰
させずに通過させて出力するが、それ以外の周波数成分
の場合には減衰させて出力する機能をもつ装置をいう。
図５はかかるフイルター１に対する入力信号と出力信号
との関係を示す図である。
要のデータ処理を実行するアナログ計算機だけでなく、
ディジタル計算機にも広く用いられている。ここで、フ
イルターとは、入力信号のある特定の周波数成分を減衰
させずに通過させて出力するが、それ以外の周波数成分
の場合には減衰させて出力する機能をもつ装置をいう。
図５はかかるフイルター１に対する入力信号と出力信号
との関係を示す図である。
【０００３】ところで、フイルター１には、入力信号の
低周波数成分を通過させ、高周波数成分を減衰させる低
域通過フイルター（ローパスフイルターともいう）、入
力信号の高周波数成分を通過させ、低周波数成分を減衰
させる高域通過フイルター（ハイパスフイルターともい
う）、ある特定の周波数範囲の成分を通過させる帯域通
過フイルター（バンドパスフイルターともいう）、さら
にある特定の周波数範囲の成分を減衰させる帯域阻止フ
イルターなどがある。
低周波数成分を通過させ、高周波数成分を減衰させる低
域通過フイルター（ローパスフイルターともいう）、入
力信号の高周波数成分を通過させ、低周波数成分を減衰
させる高域通過フイルター（ハイパスフイルターともい
う）、ある特定の周波数範囲の成分を通過させる帯域通
過フイルター（バンドパスフイルターともいう）、さら
にある特定の周波数範囲の成分を減衰させる帯域阻止フ
イルターなどがある。
【０００４】図６は低域通過フイルターの周波数応答例
を示す図である。このフイルターは、同図から明らかな
ように遮断周波数ωc より低い周波数領域の入力信号を
減衰させずに通過させるが、遮断周波数ωc より高い周
波数領域の入力信号を減衰させる周波数応答となる。
を示す図である。このフイルターは、同図から明らかな
ように遮断周波数ωc より低い周波数領域の入力信号を
減衰させずに通過させるが、遮断周波数ωc より高い周
波数領域の入力信号を減衰させる周波数応答となる。
【０００５】図７は高域通過フイルターの周波数応答例
を示す図である。このフイルターは、遮断周波数ωc よ
り高い周波数領域の入力信号を減衰させずに通過させる
が、遮断周波数ωc より低い周波数領域の入力信号を減
衰させる周波数応答となる。
を示す図である。このフイルターは、遮断周波数ωc よ
り高い周波数領域の入力信号を減衰させずに通過させる
が、遮断周波数ωc より低い周波数領域の入力信号を減
衰させる周波数応答となる。
【０００６】図８は帯域通過フイルターの周波数応答例
を示す図である。このフイルターは、ある特定の周波数
帯域の入力信号を通過させ、それ以外の周波数領域の入
力信号を減衰させる周波数応答となる。
を示す図である。このフイルターは、ある特定の周波数
帯域の入力信号を通過させ、それ以外の周波数領域の入
力信号を減衰させる周波数応答となる。
【０００７】図９は帯域阻止フイルターの周波数応答例
を示す図である。このフイルターは、ある特定の周波数
帯域の入力信号を減衰させ、それ以外の周波数領域の入
力信号を通過させる応答となる。
を示す図である。このフイルターは、ある特定の周波数
帯域の入力信号を減衰させ、それ以外の周波数領域の入
力信号を通過させる応答となる。
【０００８】一般に、フイルターは、抵抗，リアクタン
ス，コンデンサなどを用いたアナログ回路でも構成でき
るが、パラメータの変更が容易であるという利点から、
小電力信号やディジタル信号を取り扱うディジタル計算
機上でもフイルター機能をもったディジタルフイルター
が多く用いられている。また、計装制御システムでは、
入力信号に重畳されるノイズが高周波数であることか
ら、このノイズ成分を除去して適切な信号を取り込む必
要性から低域通過フイルターがよく使用される。
ス，コンデンサなどを用いたアナログ回路でも構成でき
るが、パラメータの変更が容易であるという利点から、
小電力信号やディジタル信号を取り扱うディジタル計算
機上でもフイルター機能をもったディジタルフイルター
が多く用いられている。また、計装制御システムでは、
入力信号に重畳されるノイズが高周波数であることか
ら、このノイズ成分を除去して適切な信号を取り込む必
要性から低域通過フイルターがよく使用される。
【０００９】何れにせよ、ディジタル計算機や計装制御
システムでは、低域通過フイルターに限らず、ノイズが
重畳されている入力信号の種々の周波数成分のうち、高
域周波数成分の入力信号を分離して取り出す高域通過フ
イルター、ある特定の周波数範囲の入力信号を分離して
取り出す帯域通過フイルターなども使用される。その中
でも、一次遅れフイルター、二次遅れフイルターは構造
が簡単であって計算量も少ないことから、多くの分野で
使用されている。
システムでは、低域通過フイルターに限らず、ノイズが
重畳されている入力信号の種々の周波数成分のうち、高
域周波数成分の入力信号を分離して取り出す高域通過フ
イルター、ある特定の周波数範囲の入力信号を分離して
取り出す帯域通過フイルターなども使用される。その中
でも、一次遅れフイルター、二次遅れフイルターは構造
が簡単であって計算量も少ないことから、多くの分野で
使用されている。
【００１０】ちなみに、一次遅れディジタルフイルター
は、下式のような一次遅れ系の伝達関数を、ディジタル
計算機で処理可能な離散値系に変換したものである。 １／（１＋Ｔ1 ・ｓ） …（３） また、二次遅れディジタルフイルターは、下式のような
二次共振系の伝達関数を、同じくディジタル計算機で処
理可能な離散値系に変換したものである。
は、下式のような一次遅れ系の伝達関数を、ディジタル
計算機で処理可能な離散値系に変換したものである。 １／（１＋Ｔ1 ・ｓ） …（３） また、二次遅れディジタルフイルターは、下式のような
二次共振系の伝達関数を、同じくディジタル計算機で処
理可能な離散値系に変換したものである。
【００１１】 ωn 2 ／（１＋２ζωn ・ｓ＋ωn 2 ） …（４） 上式において、Ｔ1 ：時定数、ｓ：ラプラス演算子、
ζ：減衰係数、ωn ：共振周波数である。
ζ：減衰係数、ωn ：共振周波数である。
【００１２】
【発明が解決しようとする課題】従って、以上のように
フイルターは、ノイズを除去したり、不要な周波数成分
の信号を除去する意味から目的に合った機能のものが使
用されるが、ここで問題となるのは、フイルターの出力
信号の位相が入力信号の位相と比較して遅れるといった
不具合があり、これが特に計装制御システムなどで問題
となってくる。因みに、一次遅れフイルターでは位相が
最大９０°、二次遅れフイルターでは位相が最大１８０
°遅れることになる。
フイルターは、ノイズを除去したり、不要な周波数成分
の信号を除去する意味から目的に合った機能のものが使
用されるが、ここで問題となるのは、フイルターの出力
信号の位相が入力信号の位相と比較して遅れるといった
不具合があり、これが特に計装制御システムなどで問題
となってくる。因みに、一次遅れフイルターでは位相が
最大９０°、二次遅れフイルターでは位相が最大１８０
°遅れることになる。
【００１３】図１０は一次遅れフイルターの周波数応答
例を示す図である。そのうち、同図（ａ）はゲイン線
図、同図（ｂ）は位相線図を示す。このゲイン線図は、
ゲインが遮断周波数１０rad/s 付近から高い周波数で減
衰し、１０5 rad/s で−７０dbまで減衰する。このと
き、遮断周波数より高い周波数で減衰すると同時に、同
図（ｂ）に示すごとく高周波領域で位相が９０°遅れと
なって表れる。
例を示す図である。そのうち、同図（ａ）はゲイン線
図、同図（ｂ）は位相線図を示す。このゲイン線図は、
ゲインが遮断周波数１０rad/s 付近から高い周波数で減
衰し、１０5 rad/s で−７０dbまで減衰する。このと
き、遮断周波数より高い周波数で減衰すると同時に、同
図（ｂ）に示すごとく高周波領域で位相が９０°遅れと
なって表れる。
【００１４】図１１は二次遅れフイルターの周波数応答
例を示す図である。そのうち、同図（ａ）はゲイン線
図、同図（ｂ）は位相線図を示す。このゲイン線図は、
ゲインが遮断周波数１０rad/s 付近から高い周波数で減
衰し、１０4 rad/s で−１００db付近まで減衰する。つ
まり、一次遅れフイルターよりも急激に減衰する。この
とき、同図（ｂ）に示すように高周波数領域では、位相
が１８０°の遅れとなり、図１０（ｂ）に示す位相の遅
れよりも大きな遅れとなっている。
例を示す図である。そのうち、同図（ａ）はゲイン線
図、同図（ｂ）は位相線図を示す。このゲイン線図は、
ゲインが遮断周波数１０rad/s 付近から高い周波数で減
衰し、１０4 rad/s で−１００db付近まで減衰する。つ
まり、一次遅れフイルターよりも急激に減衰する。この
とき、同図（ｂ）に示すように高周波数領域では、位相
が１８０°の遅れとなり、図１０（ｂ）に示す位相の遅
れよりも大きな遅れとなっている。
【００１５】ここで、位相が１８０°遅れるということ
は、例えば１８０°遅れる周波数領域において入力信号
が＋２と−２の交互の値をとっているとき、その出力信
号がその逆の値，すなわち−２と＋２の値で出力される
ことに等しく、全く異なった意味をもつ信号となる。
は、例えば１８０°遅れる周波数領域において入力信号
が＋２と−２の交互の値をとっているとき、その出力信
号がその逆の値，すなわち−２と＋２の値で出力される
ことに等しく、全く異なった意味をもつ信号となる。
【００１６】なお、フイルターを抵抗，コンデンサーな
どのアナログ素子で構成しても、ディジタル計算機で処
理可能なディジタル素子で構成しても、ゲインの減衰、
位相遅れの傾向は変わらない。ただ、ディジタルフイル
ターの場合、ある演算周期Ｔ（秒）で入力信号を取り込
んで必要な演算を実行するので、周期Ｔより短かい周期
の信号の場合には自然に減少する。これは、低域通過フ
イルターにとって高周波領域の信号が自然に減衰するこ
とからも明らかである。
どのアナログ素子で構成しても、ディジタル計算機で処
理可能なディジタル素子で構成しても、ゲインの減衰、
位相遅れの傾向は変わらない。ただ、ディジタルフイル
ターの場合、ある演算周期Ｔ（秒）で入力信号を取り込
んで必要な演算を実行するので、周期Ｔより短かい周期
の信号の場合には自然に減少する。これは、低域通過フ
イルターにとって高周波領域の信号が自然に減衰するこ
とからも明らかである。
【００１７】計装制御システムでは、センサー信号のノ
イズ低減などのためにフイルターが用いられるが、この
フイルターによる位相遅れが制御性能の劣化をもたら
し、ひいては制御動作が不安定となる心配がある。その
ためには、位相遅れは少ない方が望ましいが、フイルタ
ーを使用する限り位相遅れは必ず発生するといった相矛
盾する関係にあり、その位相遅れの改善が要望されてい
る。
イズ低減などのためにフイルターが用いられるが、この
フイルターによる位相遅れが制御性能の劣化をもたら
し、ひいては制御動作が不安定となる心配がある。その
ためには、位相遅れは少ない方が望ましいが、フイルタ
ーを使用する限り位相遅れは必ず発生するといった相矛
盾する関係にあり、その位相遅れの改善が要望されてい
る。
【００１８】本発明は上記実情に鑑みてなされたもの
で、位相遅れの低減化を実現するディジタルフイルター
装置を提供することにある。また、本発明の他の目的
は、計装制御システムなど，実機の適用に際し、制御性
能の向上を図り、高性能制御および安定操業を実現可能
とするディジタルフイルター装置を提供することにあ
る。
で、位相遅れの低減化を実現するディジタルフイルター
装置を提供することにある。また、本発明の他の目的
は、計装制御システムなど，実機の適用に際し、制御性
能の向上を図り、高性能制御および安定操業を実現可能
とするディジタルフイルター装置を提供することにあ
る。
【００１９】
【課題を解決するための手段】請求項１に対応する発明
は、上記課題を解決するために、特定の周波数以上の周
波数領域の入力信号または特定の周波数以下の周波数領
域の入力信号を、演算周期Ｔごとに減衰させるディジタ
ルフィルター装置において、フィルター装置出力を１演
算周期遅延させて得られる１演算周期前の出力ｙ｛（ｎ
−１）Ｔ｝に係数ａ１を乗算し出力する出力遅延手段
と、現在時刻ｎＴの入力信号ｕ（ｎＴ）に係数ａ２を乗
算し、出力する信号入力手段と、前記入力信号ｕ（ｎ
Ｔ）を１演算周期遅延させて得られる１演算周期前の入
力信号ｕ｛（ｎ−１）Ｔ｝に係数ａ３を乗算して出力す
る入力遅延手段と、これら各手段の出力を加算し補正ゲ
インＫを乗じることにより、下式で表わされるｎ番目の
演算周期である現在時刻ｎＴの出力ｙ（ｎＴ）を取り出
す手段とを備えたディジタルフィルター装置である。
は、上記課題を解決するために、特定の周波数以上の周
波数領域の入力信号または特定の周波数以下の周波数領
域の入力信号を、演算周期Ｔごとに減衰させるディジタ
ルフィルター装置において、フィルター装置出力を１演
算周期遅延させて得られる１演算周期前の出力ｙ｛（ｎ
−１）Ｔ｝に係数ａ１を乗算し出力する出力遅延手段
と、現在時刻ｎＴの入力信号ｕ（ｎＴ）に係数ａ２を乗
算し、出力する信号入力手段と、前記入力信号ｕ（ｎ
Ｔ）を１演算周期遅延させて得られる１演算周期前の入
力信号ｕ｛（ｎ−１）Ｔ｝に係数ａ３を乗算して出力す
る入力遅延手段と、これら各手段の出力を加算し補正ゲ
インＫを乗じることにより、下式で表わされるｎ番目の
演算周期である現在時刻ｎＴの出力ｙ（ｎＴ）を取り出
す手段とを備えたディジタルフィルター装置である。
【００２０】 ｙ（ｎＴ）＝Ｋ［ａ１・ｙ｛（ｎ−１）Ｔ｝＋ａ２・ｕ（ｎＴ） ＋ａ３・ｕ｛（ｎ−１）Ｔ｝ … （５） なお、ラプラス演算子ｓを用いたアナログ系伝達関数で
ある Ｋ・｛（１＋Ｔ2ｓ）／（１＋Ｔ1ｓ）｝（Ｔ1≧０，Ｔ2≧０） … （６） と等しい性能を実現するために、前記係数ａ１は演算周
期Ｔと時定数Ｔ1とで表し、前記係数ａ2は演算周期Ｔと
時定数Ｔ1，Ｔ2とで表し、前記係数ａ３は演算周期Ｔと
時定数Ｔ1，Ｔ2とで表し、また前記（６）式のＫと
Ｔ 1 ，Ｔ 2 との値は、入力信号における遮断周波数ωｃよ
り高い周波数領域の周波数成分を減衰させるために、Ｋ
は１に設定し、Ｔ 1 は前記遮断周波数ωｃの逆数１／ω
ｃに近い値を設定し、かつ、Ｔ 1 はＴ 2 より大きく設定
し、Ｔ 1 はＴ 2 の７倍以下に設定する。
ある Ｋ・｛（１＋Ｔ2ｓ）／（１＋Ｔ1ｓ）｝（Ｔ1≧０，Ｔ2≧０） … （６） と等しい性能を実現するために、前記係数ａ１は演算周
期Ｔと時定数Ｔ1とで表し、前記係数ａ2は演算周期Ｔと
時定数Ｔ1，Ｔ2とで表し、前記係数ａ３は演算周期Ｔと
時定数Ｔ1，Ｔ2とで表し、また前記（６）式のＫと
Ｔ 1 ，Ｔ 2 との値は、入力信号における遮断周波数ωｃよ
り高い周波数領域の周波数成分を減衰させるために、Ｋ
は１に設定し、Ｔ 1 は前記遮断周波数ωｃの逆数１／ω
ｃに近い値を設定し、かつ、Ｔ 1 はＴ 2 より大きく設定
し、Ｔ 1 はＴ 2 の７倍以下に設定する。
【００２１】従って、請求項１に対応する発明は、以上
のような手段を講じたことにより、ラプラス演算子ｓを
用いた伝達関数（６）式と等しい性能を実現するため
に、係数ａ1は演算周期Ｔと時定数Ｔ1とで表し、前記係
数ａ2は演算周期Ｔと時定数Ｔ1，Ｔ2とで表し、前記係
数ａ３は演算周期Ｔと時定数Ｔ1，Ｔ2とで表すととも
に、前記（５）式のように構成すれば、従来と同程度の
簡単な演算で所要のフィルター機能を実現でき、入力信
号に対する出力信号の位相遅れを低減化でき、さらに前
記Ｔ，時定数Ｔ 1 ，Ｔ 2 を前述するように設定することに
より、従来より位相遅れを少なくした低域通過フィルタ
ー装置を実現可能となる。
のような手段を講じたことにより、ラプラス演算子ｓを
用いた伝達関数（６）式と等しい性能を実現するため
に、係数ａ1は演算周期Ｔと時定数Ｔ1とで表し、前記係
数ａ2は演算周期Ｔと時定数Ｔ1，Ｔ2とで表し、前記係
数ａ３は演算周期Ｔと時定数Ｔ1，Ｔ2とで表すととも
に、前記（５）式のように構成すれば、従来と同程度の
簡単な演算で所要のフィルター機能を実現でき、入力信
号に対する出力信号の位相遅れを低減化でき、さらに前
記Ｔ，時定数Ｔ 1 ，Ｔ 2 を前述するように設定することに
より、従来より位相遅れを少なくした低域通過フィルタ
ー装置を実現可能となる。
【００２２】
【００２３】請求項２に対応する発明は、請求項1に記
載されるＫとＴ1，Ｔ2との値として、入力信号における
遮断周波数ωｃより低い周波数領域の周波数成分を減衰
させるために、ＫはＴ1／Ｔ2に設定し、Ｔ1は前記遮断
周波数ωｃの逆数１／ωｃに近い値を設定し、かつ、Ｔ
2はＴ1より大きく設定し、Ｔ2はＴ1の７倍以下に設定す
る。
載されるＫとＴ1，Ｔ2との値として、入力信号における
遮断周波数ωｃより低い周波数領域の周波数成分を減衰
させるために、ＫはＴ1／Ｔ2に設定し、Ｔ1は前記遮断
周波数ωｃの逆数１／ωｃに近い値を設定し、かつ、Ｔ
2はＴ1より大きく設定し、Ｔ2はＴ1の７倍以下に設定す
る。
【００２４】このような手段を講じることにより、従来
より位相遅れの少ない高域通過フィルターを実現可能で
ある。請求項３に対応する発明は、請求項１のＫとＴ
1，Ｔ2の値をもつディジタルフィルター装置と請求項２
のＫとＴ1，Ｔ2の値をもつディジタルフィルター装置と
を直列に組合せることにより、特定の周波数範囲の入力
信号を減衰または増幅する帯域通過または帯域阻止機能
をもったディジタルフィルター装置を実現できる。
より位相遅れの少ない高域通過フィルターを実現可能で
ある。請求項３に対応する発明は、請求項１のＫとＴ
1，Ｔ2の値をもつディジタルフィルター装置と請求項２
のＫとＴ1，Ｔ2の値をもつディジタルフィルター装置と
を直列に組合せることにより、特定の周波数範囲の入力
信号を減衰または増幅する帯域通過または帯域阻止機能
をもったディジタルフィルター装置を実現できる。
【００２５】
【発明の実施の形態】以下、請求項１，２に係わるディ
ジタルフイルター装置の一実施形態について図１を参照
して説明する。同図に示すディジタルフイルター装置１
０は、特定の周波数以上の周波数領域の入力信号を演算
周期Ｔごとに減衰させる低域通過用フイルター機能や特
定の周波数以下の周波数領域の入力信号を演算周期Ｔご
とに減衰させる高域通過用フイルター機能をもつもので
ある。
ジタルフイルター装置の一実施形態について図１を参照
して説明する。同図に示すディジタルフイルター装置１
０は、特定の周波数以上の周波数領域の入力信号を演算
周期Ｔごとに減衰させる低域通過用フイルター機能や特
定の周波数以下の周波数領域の入力信号を演算周期Ｔご
とに減衰させる高域通過用フイルター機能をもつもので
ある。
【００２６】具体的には、フイルター装置出力ｙ（ｎ
Ｔ）を１演算周期Ｔだけ遅延させる遅延要素１１および
この遅延要素１１で遅延されて得られる１演算周期前の
出力ｙ｛（ｎ−１）Ｔ｝に係数ａ1 を乗算出力する係数
手段１２とからなる出力遅延手段と、現在時刻ｎＴの入
力信号ｕ（ｎＴ）に係数手段１３の係数ａ2 を乗算し出
力する信号入力手段と、前記入力信号ｕ（ｎＴ）を１演
算周期遅延する遅延要素１４およびこの遅延要素１４で
遅延されて得られる１演算周期前の入力信号ｕ｛（ｎ−
１）Ｔ｝に係数ａ3 を乗算する係数手段１５からなる入
力遅延手段と、これら係数手段１２，１３，１５の出力
を加算出力する加算手段１６と、この加算手段１６の出
力にフイルターの入出力ゲインを調整するための補正ゲ
インＫを乗算しフイルター装置出力とする補正ゲイン手
段１７とによって構成されている。
Ｔ）を１演算周期Ｔだけ遅延させる遅延要素１１および
この遅延要素１１で遅延されて得られる１演算周期前の
出力ｙ｛（ｎ−１）Ｔ｝に係数ａ1 を乗算出力する係数
手段１２とからなる出力遅延手段と、現在時刻ｎＴの入
力信号ｕ（ｎＴ）に係数手段１３の係数ａ2 を乗算し出
力する信号入力手段と、前記入力信号ｕ（ｎＴ）を１演
算周期遅延する遅延要素１４およびこの遅延要素１４で
遅延されて得られる１演算周期前の入力信号ｕ｛（ｎ−
１）Ｔ｝に係数ａ3 を乗算する係数手段１５からなる入
力遅延手段と、これら係数手段１２，１３，１５の出力
を加算出力する加算手段１６と、この加算手段１６の出
力にフイルターの入出力ゲインを調整するための補正ゲ
インＫを乗算しフイルター装置出力とする補正ゲイン手
段１７とによって構成されている。
【００２７】すなわち、このディジタルフイルター装置
は、第ｎ番目の演算周期である現在時刻ｎＴにおけるデ
ィジタルフイルター装置の出力ｙ（ｎＴ）を取り出すた
めに、１演算周期前における出力ｙ｛（ｎ−１）Ｔ｝
と、ディジタルフイルター装置への入力信号の現在時刻
ｎＴにおける値ｕ（ｎＴ）と、１演算周期前における入
力信号の値ｕ｛（ｎ−１）Ｔ｝と、各係数手段１２，１
３，１５の係数ａ1 ，ａ2 ，ａ3 と、補正ゲイン手段１
７の補正ゲインＫとを用いて、 ｙ（ｎＴ）＝Ｋ［ａ1 ・ｙ｛（ｎ−１）Ｔ｝＋ａ2 ・ｕ（ｎＴ） ＋ａ3 ・ｕ｛（ｎ−１）Ｔ｝］ …（７） で表されるように構成する。
は、第ｎ番目の演算周期である現在時刻ｎＴにおけるデ
ィジタルフイルター装置の出力ｙ（ｎＴ）を取り出すた
めに、１演算周期前における出力ｙ｛（ｎ−１）Ｔ｝
と、ディジタルフイルター装置への入力信号の現在時刻
ｎＴにおける値ｕ（ｎＴ）と、１演算周期前における入
力信号の値ｕ｛（ｎ−１）Ｔ｝と、各係数手段１２，１
３，１５の係数ａ1 ，ａ2 ，ａ3 と、補正ゲイン手段１
７の補正ゲインＫとを用いて、 ｙ（ｎＴ）＝Ｋ［ａ1 ・ｙ｛（ｎ−１）Ｔ｝＋ａ2 ・ｕ（ｎＴ） ＋ａ3 ・ｕ｛（ｎ−１）Ｔ｝］ …（７） で表されるように構成する。
【００２８】さらに、この（７）式で表すディジタルフ
イルター装置を構成する補正ゲイン手段１７の補正ゲイ
ンＫおよび係数手段１２，１３，１５の係数ａ1 ，ａ
2 ，ａ3 は、ラプラス演算子ｓを用いたアナログ系（連
続系）の伝達関数となる Ｋ・｛（１＋Ｔ2 ｓ）／（１＋Ｔ1 ｓ）｝（Ｔ1 ≧０，Ｔ2 ≧０）…（８） と等しい性能を実現する観点から、次のような値を設定
する。つまり、ａ1 は演算周期Ｔと時定数Ｔ1 とで表
し、ａ2 は演算周期Ｔと時定数Ｔ1 ，Ｔ2 とで表し、ａ
3 は演算周期Ｔと時定数Ｔ1 ，Ｔ2 とで表すものとす
る。具体的には、 ａ1 ＝Ｔ1 ／（Ｔ＋Ｔ1 ） …（９） ａ2 ＝（Ｔ＋Ｔ2 ）／（Ｔ＋Ｔ1 ） …（１０） ａ3 ＝−Ｔ2 ／（Ｔ＋Ｔ1 ） …（１１） で表す。
イルター装置を構成する補正ゲイン手段１７の補正ゲイ
ンＫおよび係数手段１２，１３，１５の係数ａ1 ，ａ
2 ，ａ3 は、ラプラス演算子ｓを用いたアナログ系（連
続系）の伝達関数となる Ｋ・｛（１＋Ｔ2 ｓ）／（１＋Ｔ1 ｓ）｝（Ｔ1 ≧０，Ｔ2 ≧０）…（８） と等しい性能を実現する観点から、次のような値を設定
する。つまり、ａ1 は演算周期Ｔと時定数Ｔ1 とで表
し、ａ2 は演算周期Ｔと時定数Ｔ1 ，Ｔ2 とで表し、ａ
3 は演算周期Ｔと時定数Ｔ1 ，Ｔ2 とで表すものとす
る。具体的には、 ａ1 ＝Ｔ1 ／（Ｔ＋Ｔ1 ） …（９） ａ2 ＝（Ｔ＋Ｔ2 ）／（Ｔ＋Ｔ1 ） …（１０） ａ3 ＝−Ｔ2 ／（Ｔ＋Ｔ1 ） …（１１） で表す。
【００２９】以下、前記（９）式〜（１１）式を導出す
る手順について説明する。先ず、前記（８）式を変形す
ると、下式のようになる。 （１＋Ｔ1 ・ｓ）ｙ＝（１＋Ｔ2 ・ｓ）ｕ …（１２） ここで、ラプラス変換領域と時間領域との関係は以下の
ようになる。
る手順について説明する。先ず、前記（８）式を変形す
ると、下式のようになる。 （１＋Ｔ1 ・ｓ）ｙ＝（１＋Ｔ2 ・ｓ）ｕ …（１２） ここで、ラプラス変換領域と時間領域との関係は以下の
ようになる。
【００３０】Ｓｙ＝ｄｙ／ｄｔ，Ｓｕ＝ｄｕ／ｄｔ そこで、このような式をディジタル形で表現するため、
この時間微分を演算周期Ｔ［sec ］を用いて差分形で表
すと、次のようになる。
この時間微分を演算周期Ｔ［sec ］を用いて差分形で表
すと、次のようになる。
【００３１】 ｄｙ／ｄｔ＝［ｙ（ｎＴ）・ｙ｛（ｎ−１）Ｔ］／Ｔ …（１３） ｄｕ／ｄｔ＝［ｕ（ｎＴ）・ｕ｛（ｎ−１）Ｔ］／Ｔ …（１４） ここで、（１３）式、（１４）式を（１２）式に代入す
ると、 ｙ（ｎＴ）＋Ｔ1 ・［ｙ（ｎＴ）・ｙ｛（ｎ−１）Ｔ｝］／Ｔ ＝ｕ（ＫＴ）＋Ｔ2 ・［ｕ（ｎＴ）・ｕ｛（ｎ−１）Ｔ｝］／Ｔ…（１５） となる。従って、ディジタルフイルターは、次式で表す
ことができる。
ると、 ｙ（ｎＴ）＋Ｔ1 ・［ｙ（ｎＴ）・ｙ｛（ｎ−１）Ｔ｝］／Ｔ ＝ｕ（ＫＴ）＋Ｔ2 ・［ｕ（ｎＴ）・ｕ｛（ｎ−１）Ｔ｝］／Ｔ…（１５） となる。従って、ディジタルフイルターは、次式で表す
ことができる。
【００３２】 ｙ（ｎＴ）＝｛Ｔ1 ／（Ｔ＋Ｔ1 ）｝・ｙ｛（ｎ−１）Ｔ｝ ＋｛（Ｔ＋Ｔ2 ）／（Ｔ＋Ｔ1 ）｝・ｕ（ｎＴ） −｛Ｔ2 ／（Ｔ＋Ｔ1 ）｝・ｕ｛（ｎ−１）Ｔ｝ …（１６） よって、この（１６）式から、ａ1 ＝Ｔ1 ／（Ｔ＋Ｔ
1 ）、ａ2 ＝（Ｔ＋Ｔ2）／（Ｔ＋Ｔ1 ）、ａ3 ＝Ｔ2
／（Ｔ＋Ｔ1 ）を導出することができる。
1 ）、ａ2 ＝（Ｔ＋Ｔ2）／（Ｔ＋Ｔ1 ）、ａ3 ＝Ｔ2
／（Ｔ＋Ｔ1 ）を導出することができる。
【００３３】また、１次遅れディジタルフイルターは、
（１６）式においてＴ2 ＝０とすればよく、下記する
（１７）式で表すことができる。 ｙ（ｎＴ）＝｛Ｔ1 ／（Ｔ＋Ｔ1 ）｝・ｙ｛（ｎ−１）Ｔ｝ ＋｛Ｔ／（Ｔ＋Ｔ1 ）｝・ｕ（ｎＴ） …（１７） この（１７）式のディジタルフイルターは、図１の要素
１４，１５をもたない構成である。
（１６）式においてＴ2 ＝０とすればよく、下記する
（１７）式で表すことができる。 ｙ（ｎＴ）＝｛Ｔ1 ／（Ｔ＋Ｔ1 ）｝・ｙ｛（ｎ−１）Ｔ｝ ＋｛Ｔ／（Ｔ＋Ｔ1 ）｝・ｕ（ｎＴ） …（１７） この（１７）式のディジタルフイルターは、図１の要素
１４，１５をもたない構成である。
【００３４】さらに、ディジタルフイルター装置の他の
実施の形態として、係数ａ1 ，ａ2，ａ3 を、演算周期
Ｔ、時定数Ｔ1 ，Ｔ2 を用いて次のように表すこともで
きる。
実施の形態として、係数ａ1 ，ａ2，ａ3 を、演算周期
Ｔ、時定数Ｔ1 ，Ｔ2 を用いて次のように表すこともで
きる。
【００３５】 ａ1 ＝（２Ｔ1 −Ｔ）／（Ｔ＋２Ｔ1 ） …（１８） ａ2 ＝（Ｔ＋２Ｔ2 ）／（Ｔ＋２Ｔ1 ） …（１９） ａ3 ＝−（２Ｔ2 −Ｔ）／（Ｔ＋２Ｔ1 ） …（２０） 以下、この（１８）式〜（２０）式の導出手順について
説明する。
説明する。
【００３６】連続系の記述方法であるラプラス演算子
ｓ，つまり ｓ＝（２／Ｔ）・｛（Ｚ−１）／（Ｚ＋１）｝ …（２１） を、離散値系の記述方法であるＺ演算子に変換する双一
次変換を適用する。ｙのＺ変換をＹ（Ｚ）、ｕのＺ変換
をｕ（Ｚ）として、（２１）式を（８）式に代入する。
ｓ，つまり ｓ＝（２／Ｔ）・｛（Ｚ−１）／（Ｚ＋１）｝ …（２１） を、離散値系の記述方法であるＺ演算子に変換する双一
次変換を適用する。ｙのＺ変換をＹ（Ｚ）、ｕのＺ変換
をｕ（Ｚ）として、（２１）式を（８）式に代入する。
【００３７】 Ｙ（Ｚ）＝［｛（Ｔ＋２Ｔ2 ）＋（Ｔ−２Ｔ2 ）Ｚ-1）｝／｛（Ｔ＋２Ｔ1 ） ＋（Ｔ−２Ｔ1 ）Ｚ-1）｝］・Ｕ（Ｚ） …（２２） ここで、 Ｙ（Ｚ）＝ｙ（ｎＴ） …（２３） Ｙ（Ｚ）Ｚ-1＝ｙ｛（ｎ−１）Ｔ｝ …（２４） Ｕ（Ｚ）＝ｕ（ｎＴ） …（２５） Ｕ（Ｚ）Ｚ-1＝ｕ｛（ｎ−１）Ｔ｝ …（２６） であるから、前記（２２）式は次のように変換できる。
【００３８】 ｙ（ｎＴ）＝｛（２Ｔ1 −Ｔ）／（Ｔ＋２Ｔ1 ）｝・ｙ｛（ｎ−１）Ｔ｝ ＋｛（Ｔ＋２Ｔ2 ）／（Ｔ＋２Ｔ1 ）｝・ｕ（ｎＴ） −｛（２Ｔ2 −Ｔ）／（Ｔ＋２Ｔ1 ）｝・ｕ｛（ｎ−１）Ｔ｝…（２７） また、１次遅れフイルターは、（２７）式においてＴ2
＝０とすればよく、下記する（２８）式で表すことがで
きる。
＝０とすればよく、下記する（２８）式で表すことがで
きる。
【００３９】 ｙ（ｎＴ）＝｛（２Ｔ1−Ｔ）／（Ｔ＋２Ｔ1）｝・ｙ｛（ｎ−１）Ｔ｝ ＋｛Ｔ／（Ｔ＋２Ｔ1）｝・ｕ（ｎＴ） … （２８）
【００４０】なお、請求項１の実施の形態は、低域フィ
ルター装置を実現する例であって、ＫとＴ1，Ｔ2との値
は、入力信号における特定の周波数（遮断周波数ωｃ）
より高い周波数領域の周波数成分を減衰させるために、
Ｋは１に設定し、Ｔ1は前記遮断周波数ωｃの逆数１／
ωｃに近い値を設定し、かつ、Ｔ1はＴ2より大きく設定
し、Ｔ1はＴ2の７倍以下と設定する。
ルター装置を実現する例であって、ＫとＴ1，Ｔ2との値
は、入力信号における特定の周波数（遮断周波数ωｃ）
より高い周波数領域の周波数成分を減衰させるために、
Ｋは１に設定し、Ｔ1は前記遮断周波数ωｃの逆数１／
ωｃに近い値を設定し、かつ、Ｔ1はＴ2より大きく設定
し、Ｔ1はＴ2の７倍以下と設定する。
【００４１】図２は前記（８）式のＫ，Ｔ1 ，Ｔ2 に以
上のような値を設定したときのアナログフイルター装置
の周波数特性例である。同図（ａ）のゲイン線図から明
らかなように、ゲインが遮断周波数１０rad/sより高い
周波数領域で僅か−１２ｄｂ程度減衰し、この減衰に伴
って同図（ｂ）に示すように位相がある一部の周波数領
域内で最大３６°程度遅れるが、それ以外の領域では位
相の遅れがなくなる。このフイルターは、従来例を説明
する図１０（ｂ）と比較したとき、位相遅れがほぼ半分
以下に低減されている。例えば従来例の位相遅れ９０°
よりも多少改善する程度であれば、Ｔ1 をＴ2 の７倍近
く，つまりＴ1 をＴ2 の７倍以下に設定しても、従来と
比較して位相遅れを改善できる。また、高周波数領域で
ゲインが余り減衰していないが、ディジタルフイルター
の場合には、サンプリング定理に基づき、演算周期Ｔで
記述できる周波数に限界（１／２Ｔ）があり、高周波領
域では自然に減衰する。つまり、（１／２Ｔ）以下の周
波数でサンプリングしないと、原信号を再現できないこ
とから、自ずと減衰することになる。
上のような値を設定したときのアナログフイルター装置
の周波数特性例である。同図（ａ）のゲイン線図から明
らかなように、ゲインが遮断周波数１０rad/sより高い
周波数領域で僅か−１２ｄｂ程度減衰し、この減衰に伴
って同図（ｂ）に示すように位相がある一部の周波数領
域内で最大３６°程度遅れるが、それ以外の領域では位
相の遅れがなくなる。このフイルターは、従来例を説明
する図１０（ｂ）と比較したとき、位相遅れがほぼ半分
以下に低減されている。例えば従来例の位相遅れ９０°
よりも多少改善する程度であれば、Ｔ1 をＴ2 の７倍近
く，つまりＴ1 をＴ2 の７倍以下に設定しても、従来と
比較して位相遅れを改善できる。また、高周波数領域で
ゲインが余り減衰していないが、ディジタルフイルター
の場合には、サンプリング定理に基づき、演算周期Ｔで
記述できる周波数に限界（１／２Ｔ）があり、高周波領
域では自然に減衰する。つまり、（１／２Ｔ）以下の周
波数でサンプリングしないと、原信号を再現できないこ
とから、自ずと減衰することになる。
【００４２】なお、請求項２の実施の形態は、高域フィ
ルター装置を実現する例であって、ＫとＴ1，Ｔ2との値
は、入力信号における特定の周波数，つまり遮断周波数
ωｃより低い周波数領域の周波数成分を減衰させるため
に、ＫはＴ1／Ｔ2に設定し、Ｔ1は前記遮断周波数ωｃ
の逆数１／ωｃに近い値を設定し、かつ、Ｔ2はＴ1より
大きく設定するが、Ｔ2はＴ1の７倍以下と設定する。
ルター装置を実現する例であって、ＫとＴ1，Ｔ2との値
は、入力信号における特定の周波数，つまり遮断周波数
ωｃより低い周波数領域の周波数成分を減衰させるため
に、ＫはＴ1／Ｔ2に設定し、Ｔ1は前記遮断周波数ωｃ
の逆数１／ωｃに近い値を設定し、かつ、Ｔ2はＴ1より
大きく設定するが、Ｔ2はＴ1の７倍以下と設定する。
【００４３】図３は前記（８）式のＫ，Ｔ1 ，Ｔ2 に以
上のような値を設定したときのアナログフイルター装置
の周波数特性例を示す図である。同図（ａ）のゲイン線
図から明らかなように、ゲインが遮断周波数８００rad/
s より低い周波数領域で僅か−１２ｄｂ程度減衰し、こ
の減衰に伴って同図（ｂ）に示すように位相がある一部
の周波数領域内で進んでいるが、それ以外の領域では位
相進みがない。これはＴ2 をＴ1 の７倍以下に設定する
ことで、位相進みを少なくすることができる。
上のような値を設定したときのアナログフイルター装置
の周波数特性例を示す図である。同図（ａ）のゲイン線
図から明らかなように、ゲインが遮断周波数８００rad/
s より低い周波数領域で僅か−１２ｄｂ程度減衰し、こ
の減衰に伴って同図（ｂ）に示すように位相がある一部
の周波数領域内で進んでいるが、それ以外の領域では位
相進みがない。これはＴ2 をＴ1 の７倍以下に設定する
ことで、位相進みを少なくすることができる。
【００４４】さらに、請求項３に係わる発明の一実施の
形態について説明する。この実施の形態は、帯域通過フ
ィルター或いは帯域阻止フィルターを実現する例であっ
て、前述する請求項1に係わる低域フィルターと請求項
２に係わる高域フィルターとを直列に組合わせることに
より、特定の周波数帯域の信号を通過させ、他の周波数
帯域の信号を減衰させるように構成できる。例えば Ｋ・｛（１＋Ｔ2ｓ）／（１＋Ｔ1ｓ）｝・｛（１＋Ｔ4ｓ）／（１＋Ｔ3ｓ）｝ … （２９） （Ｔ1≧０，Ｔ2≧０，Ｔ3≧０，Ｔ4≧０）と することにより、帯域阻止フィルターを実現できる。
図４は帯域阻止フィルターの特性例である。
形態について説明する。この実施の形態は、帯域通過フ
ィルター或いは帯域阻止フィルターを実現する例であっ
て、前述する請求項1に係わる低域フィルターと請求項
２に係わる高域フィルターとを直列に組合わせることに
より、特定の周波数帯域の信号を通過させ、他の周波数
帯域の信号を減衰させるように構成できる。例えば Ｋ・｛（１＋Ｔ2ｓ）／（１＋Ｔ1ｓ）｝・｛（１＋Ｔ4ｓ）／（１＋Ｔ3ｓ）｝ … （２９） （Ｔ1≧０，Ｔ2≧０，Ｔ3≧０，Ｔ4≧０）と することにより、帯域阻止フィルターを実現できる。
図４は帯域阻止フィルターの特性例である。
【００４５】従って、以上のような実施の形態によれ
ば、従来使用されている一次遅れフイルターの演算と同
程度の演算により位相の進み、遅れを低減でき、従来の
フイルターより多少改善する程度であれば、例えば低域
通過フイルターではＴ1 はＴ2の７倍近い値まで設定可
能であり、同様に高域通過フイルターではＴ2 はＴ1 の
７倍近くまで設定可能である。
ば、従来使用されている一次遅れフイルターの演算と同
程度の演算により位相の進み、遅れを低減でき、従来の
フイルターより多少改善する程度であれば、例えば低域
通過フイルターではＴ1 はＴ2の７倍近い値まで設定可
能であり、同様に高域通過フイルターではＴ2 はＴ1 の
７倍近くまで設定可能である。
【００４６】従来の制御システムにおいてノイズ除去等
のために一次遅れフイルターを設け、当該フイルター通
過後の位相遅れのある信号をフイードバックするなどし
て制御する場合、センサーで測定したフイルターを通す
前の信号より位相が遅れたフイルター通過後の信号を用
いて制御することになるので、制御量のハンチング現象
が発生しやすくなるため、制御ゲインを上げることがで
きない。制御ゲインを上げられないと、高速の制御性能
が得られないばかいか、操業が不安定となることもあ
る。
のために一次遅れフイルターを設け、当該フイルター通
過後の位相遅れのある信号をフイードバックするなどし
て制御する場合、センサーで測定したフイルターを通す
前の信号より位相が遅れたフイルター通過後の信号を用
いて制御することになるので、制御量のハンチング現象
が発生しやすくなるため、制御ゲインを上げることがで
きない。制御ゲインを上げられないと、高速の制御性能
が得られないばかいか、操業が不安定となることもあ
る。
【００４７】これに対し、本実施の形態のフイルター装
置を用いれば、位相遅れの少ない信号をフィードバック
制御に生かすことができ、ひいては制御装置のゲインを
上げることができ、装置全体の制御性能を向上できる。
置を用いれば、位相遅れの少ない信号をフィードバック
制御に生かすことができ、ひいては制御装置のゲインを
上げることができ、装置全体の制御性能を向上できる。
【００４８】なお、上記実施の形態では、ディジタルフ
イルターのパラメータを求めるに際し、２通りの離散値
化の方法を示したが、他の方法を用いて同様にパラメー
タを求めることができることは言うまでもない。
イルターのパラメータを求めるに際し、２通りの離散値
化の方法を示したが、他の方法を用いて同様にパラメー
タを求めることができることは言うまでもない。
【００４９】
【発明の効果】以上説明したように本発明によれば、次
のような種々の効果を奏する。請求項１，２の発明によ
れば、構成簡単にしてフィルター機能を実現でき、従来
と比較して入力信号に対する出力信号の位相の進み，遅
れを大幅に低減でき、制御システムに適用して高性能お
よび安定操業を確保できる。
のような種々の効果を奏する。請求項１，２の発明によ
れば、構成簡単にしてフィルター機能を実現でき、従来
と比較して入力信号に対する出力信号の位相の進み，遅
れを大幅に低減でき、制御システムに適用して高性能お
よび安定操業を確保できる。
【００５０】また、簡単な演算を用いて従来のフィルタ
ーと同等の性能のものを実現できる。さらに、各種のパ
ラメータを所定の値に設定することにより、位相進み・
遅れを大幅に低減可能な低域通過フィルター、高域通過
フィルターを実現できる。
ーと同等の性能のものを実現できる。さらに、各種のパ
ラメータを所定の値に設定することにより、位相進み・
遅れを大幅に低減可能な低域通過フィルター、高域通過
フィルターを実現できる。
【００５１】請求項３の発明によれば、請求項1の低域
通過フィルター構成と請求項２の高域通過フィルター構
成とを直列に接続することにより、特定帯域の信号を通
過させ、他の帯域の信号を減衰させる位相進み、遅れの
少ないフィルター装置を実現できる。
通過フィルター構成と請求項２の高域通過フィルター構
成とを直列に接続することにより、特定帯域の信号を通
過させ、他の帯域の信号を減衰させる位相進み、遅れの
少ないフィルター装置を実現できる。
【図１】 本発明に係わるディジタルフイルター装置の
一実施形態を示す構成図。
一実施形態を示す構成図。
【図２】 本発明のフイルター構成を用いた低域通過フ
イルターのゲイン線図および位相線図。
イルターのゲイン線図および位相線図。
【図３】 本発明のフイルター構成を用いた高域通過フ
イルターのゲイン線図および位相線図。
イルターのゲイン線図および位相線図。
【図４】 本発明のフイルター構成を用いた特定帯域の
信号を通過または減衰させるフイルターのゲイン線図お
よび位相線図。
信号を通過または減衰させるフイルターのゲイン線図お
よび位相線図。
【図５】 フイルター装置に対する入・出力関係を示す
図。
図。
【図６】 低域フイルターの周波数応答例を示す図。
【図７】 高域フイルターの周波数応答例を示す図。
【図８】 帯域通過フイルターの周波数応答例を示す
図。
図。
【図９】 帯域阻止フイルターの周波数応答例を示す
図。
図。
【図１０】 従来の一次遅れフイルターのゲイン線図お
よび位相線図。
よび位相線図。
【図１１】 従来の二次遅れフイルターのゲイン線図お
よび位相線図。
よび位相線図。
１０…ディジタルフイルター装置 １１，１４…遅延要素 １２，１３，１５…係数手段 １６…加算手段 １７…補正ゲイン手段
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−72218（ＪＰ，Ａ) 特開 平４−42607（ＪＰ，Ａ) 特開 平２−250419（ＪＰ，Ａ) Ｍ．Ｅ．ＶＡＮ ＶＡＬＫＥＮＢＵＲ Ｇ著／柳沢健、金井元訳，アナログフィ ルタの設計，日本，株式会社産業報知セ ンター，1985年３月25日，初版，ｐ．82 −87 (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 17/08 H03H 17/02 633
Claims (3)
- 【請求項１】 特定の周波数以上の周波数領域の入力信
号または特定の周波数以下の周波数領域の入力信号を、
演算周期Ｔごとに減衰させるディジタルフィルター装置
において、 フィルター装置出力を１演算周期遅延させて得られる１
演算周期前の出力ｙ｛（ｎ−１）Ｔ｝に係数ａ１を乗算
し出力する出力遅延手段と、現在時刻ｎＴの入力信号ｕ
（ｎＴ）に係数ａ２を乗算し出力する信号入力手段と、
前記入力信号ｕ（ｎＴ）を１演算周期遅延させて得られ
る１演算周期前の入力信号ｕ｛（ｎ−１）Ｔに係数ａ３
を乗算して出力する入力遅延手段と、これら各手段の出
力を加算し補正ゲインＫを乗じることにより、下式で表
わされるｎ番目の演算周期である現在時刻ｎＴの出力ｙ
（ｎＴ）を取り出す手段とを備えたことを特徴とするデ
ィジタルフィルター装置。 ｙ（ｎＴ）＝Ｋ［ａ１・ｙ｛（ｎ−１）Ｔ｝＋ａ２・ｕ（ｎＴ） ＋ａ３・ｕ｛（ｎ−１）Ｔ｝ … （１） 但し、前記現在時刻ｎＴにおける出力ｙ（ｎＴ）を求めるための係数ａ１，ａ ２，ａ３は、ラプラス演算子ｓを用いたアナログ系伝達
関数である Ｋ・｛（１＋Ｔ 2 ｓ）／（１＋Ｔ 1 ｓ）｝（Ｔ 1 ≧０，Ｔ 2 ≧０） … （２） と等しい性能を実現するために、前記係数ａ１は演算周
期Ｔと時定数Ｔ 1 とで表し、前記係数ａ2は演算周期Ｔと
時定数Ｔ 1 ，Ｔ 2 とで表し、前記係数ａ３は演算周期Ｔと
時定数Ｔ 1 ，Ｔ 2 とで表し、また前記（２）式のＫと
Ｔ 1 ，Ｔ 2 との値は、入力信号における遮断周波数ωｃよ
り高い周波数領域の周波数成分を減衰させるために、Ｋ
は１に設定し、Ｔ 1 は前記遮断周波数ωｃの逆数１／ω
ｃに近い値を設定し、かつ、Ｔ 1 はＴ 2 より大きく設定
し、Ｔ 1 はＴ 2 の７倍以下に設定するものとする。 - 【請求項２】 特定の周波数以上の周波数領域の入力信
号または特定の周波数以下の周波数領域の入力信号を、
演算周期Ｔごとに減衰させるディジタルフィルター装置
において、 フィルター装置出力を１演算周期遅延させて得られる１
演算周期前の出力ｙ｛（ｎ−１）Ｔ｝に係数ａ１を乗算
し出力する出力遅延手段と、現在時刻ｎＴの入 力信号ｕ
（ｎＴ）に係数ａ２を乗算し、出力する信号入力手段
と、前記入力信号ｕ（ｎＴ）を１演算周期遅延させて得
られる１演算周期前の入力信号ｕ｛（ｎ−１）Ｔ｝に係
数ａ３を乗算して出力する入力遅延手段と、これら各手
段の出力を加算し補正ゲインＫを乗じることにより、下
式で表わされるｎ番目の演算周期である現在時刻ｎＴの
出力ｙ（ｎＴ）を取り出す手段とを備えたことを特徴と
するディジタルフィルター装置。 ｙ（ｎＴ）＝Ｋ［ａ１・ｙ｛（ｎ−１）Ｔ｝＋ａ２・ｕ（ｎＴ） ＋ａ３・ｕ｛（ｎ−１）Ｔ｝ … （１'） 但し、前記 現在時刻ｎＴにおける出力ｙ（ｎＴ）を求め
るための係数ａ１，ａ２，ａ３は、ラプラス演算子ｓを
用いたアナログ系伝達関数である Ｋ・｛（１＋Ｔ2ｓ）／（１＋Ｔ1ｓ）｝（Ｔ1≧０，Ｔ2≧０） … （２' ） と等しい性能を実現するために、前記係数ａ１は演算周
期Ｔと時定数Ｔ1とで表し、前記係数ａ2は演算周期Ｔと
時定数Ｔ1，Ｔ2とで表し、前記係数ａ３は演算周期Ｔと
時定数Ｔ1，Ｔ2とで表し、また前記（２'）式のＫと
Ｔ 1 ，Ｔ 2 との値は、入力信号における遮断周波数ωｃよ
り低い周波数領域の周波数成分を減衰させるために、Ｋ
はＴ 1 ／Ｔ 2 に設定し、Ｔ1は前記遮断周波数ωｃの逆数
１／ωｃに近い値を設定し、かつ、Ｔ 2 はＴ 1 より大きく
設定し、Ｔ 2 はＴ 1 の７倍以下に設定するものとする。 - 【請求項３】 請求項１のＫとＴ1，Ｔ2の値をもつディ
ジタルフィルター装置と請求項２のＫとＴ1，Ｔ2の値を
もつディジタルフィルター装置とを直列に組合せること
により、特定の周波数範囲の入力信号を減衰または増幅
することを特徴とするディジタルフィルター装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30175096A JP3297326B2 (ja) | 1996-11-13 | 1996-11-13 | ディジタルフイルター装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30175096A JP3297326B2 (ja) | 1996-11-13 | 1996-11-13 | ディジタルフイルター装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10145186A JPH10145186A (ja) | 1998-05-29 |
| JP3297326B2 true JP3297326B2 (ja) | 2002-07-02 |
Family
ID=17900722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30175096A Expired - Lifetime JP3297326B2 (ja) | 1996-11-13 | 1996-11-13 | ディジタルフイルター装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3297326B2 (ja) |
-
1996
- 1996-11-13 JP JP30175096A patent/JP3297326B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| Ｍ．Ｅ．ＶＡＮ ＶＡＬＫＥＮＢＵＲＧ著／柳沢健、金井元訳，アナログフィルタの設計，日本，株式会社産業報知センター，１９８５年３月２５日，初版，ｐ．８２−８７ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10145186A (ja) | 1998-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4259626B2 (ja) | デジタル化信号の等化装置 | |
| JPH1174758A (ja) | サンプリング速度変換のためのフィルタ組合せ装置 | |
| US4920507A (en) | Recursive digital filter with less no-signal noise | |
| JP3297326B2 (ja) | ディジタルフイルター装置 | |
| CN110601678A (zh) | 一种iir滤波器实现零相位的方法及其装置 | |
| JP2647967B2 (ja) | ディジタルフィルタ | |
| JPH0326927B2 (ja) | ||
| JPH0477180A (ja) | ゴースト除去回路 | |
| JPH1051269A (ja) | ローパスフィルタ | |
| JP2932761B2 (ja) | ディジタル信号等化器 | |
| JP2979712B2 (ja) | フィルタ装置 | |
| JP3414426B2 (ja) | 騒音制御装置 | |
| JP4214391B2 (ja) | デジタル・フィルタの設計方法 | |
| JP2000049570A (ja) | 直線位相フィルタ回路 | |
| JP2502277B2 (ja) | ノイズ抑圧回路 | |
| JPH01278111A (ja) | ディジタルフィルタ | |
| JPH053420A (ja) | ウエーブデイジタルフイルタ | |
| US20070146177A1 (en) | Sample rate conversion combined with filter | |
| JP2629705B2 (ja) | 音質調整装置 | |
| JPS58111424A (ja) | ノツチフイルタ | |
| JPH0747040Y2 (ja) | 遅延回路の周波数特性修正回路 | |
| JPH10190408A (ja) | ディジタルフィルタ手段 | |
| JPH01273414A (ja) | Ｆｉｒフィルタ | |
| JPH0770956B2 (ja) | 周波数特性設定装置 | |
| JPH06140876A (ja) | デジタルフィルタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080412 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100412 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100412 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110412 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120412 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130412 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130412 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140412 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |