JPH06140876A - デジタルフィルタ装置 - Google Patents
デジタルフィルタ装置Info
- Publication number
- JPH06140876A JPH06140876A JP31115092A JP31115092A JPH06140876A JP H06140876 A JPH06140876 A JP H06140876A JP 31115092 A JP31115092 A JP 31115092A JP 31115092 A JP31115092 A JP 31115092A JP H06140876 A JPH06140876 A JP H06140876A
- Authority
- JP
- Japan
- Prior art keywords
- multiplication
- multiplication coefficient
- gain value
- coefficient
- multipliers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】
【目的】 乗算係数記憶手段の記憶容量が少なくて済
み、かつ集積回路化しやすいデジタルフィルタ装置を提
供する。 【構成】 利得可変で所定の伝達関数にしたがって入力
信号を濾波するデジタルフィルタ装置であって、基準利
得値αから算出された乗算係数Ａ〜Ｅを格納するＲＯＭ
１６と、所望の利得値βに対応するパラメータを入力す
るためのパラメータ入力装置１４と、パラメータ入力装
置１４から入力されたパラメータに対応する所望の利得
値βと基準利得値αとに基づいて乗算係数Ｋ1およびＫ2
を演算する演算、制御装置１５とを備え、演算、制御装
置１５によって演算された乗算係数Ｋ1、Ｋ2およびＲＯ
Ｍ１６に記憶の乗算係数Ａ〜Ｅをそれぞれ各別に乗算器
５〜１１に設定するようにして、ＲＯＭ１６の記憶容量
を減少させた。
み、かつ集積回路化しやすいデジタルフィルタ装置を提
供する。 【構成】 利得可変で所定の伝達関数にしたがって入力
信号を濾波するデジタルフィルタ装置であって、基準利
得値αから算出された乗算係数Ａ〜Ｅを格納するＲＯＭ
１６と、所望の利得値βに対応するパラメータを入力す
るためのパラメータ入力装置１４と、パラメータ入力装
置１４から入力されたパラメータに対応する所望の利得
値βと基準利得値αとに基づいて乗算係数Ｋ1およびＫ2
を演算する演算、制御装置１５とを備え、演算、制御装
置１５によって演算された乗算係数Ｋ1、Ｋ2およびＲＯ
Ｍ１６に記憶の乗算係数Ａ〜Ｅをそれぞれ各別に乗算器
５〜１１に設定するようにして、ＲＯＭ１６の記憶容量
を減少させた。
Description
【０００１】
【産業上の利用分野】本発明は利得可変で所定の伝達関
数にしたがう特性で入力信号を濾波するデジタルフィル
タ装置に関する。
数にしたがう特性で入力信号を濾波するデジタルフィル
タ装置に関する。
【０００２】
【従来の技術】従来のデジタルフィルタ装置は図５に示
す、Ｚ変換された信号に対するブロック図のように、単
位遅延演算子２１〜２４、乗算器２５〜２９、加算器３
０、乗算器２５〜２９に対する乗算係数を格納したＲＯ
Ｍ３１、キーボードなどからなるパラメータ入力装置３
２およびパラメータ入力装置３２からの出力された信号
に基づく乗算係数を制御装置３３の制御のもとにＲＯＭ
３１から読み出し、読み出した乗算係数Ａ´〜Ｅ´を乗
算器２５〜２９にそれぞれ格別に設定している。また
は、パラメータ入力装置３２に入力されたパラメータ情
報に基づいて乗算係数を制御装置によって演算し、演算
した乗算係数を乗算器に設定していた。
す、Ｚ変換された信号に対するブロック図のように、単
位遅延演算子２１〜２４、乗算器２５〜２９、加算器３
０、乗算器２５〜２９に対する乗算係数を格納したＲＯ
Ｍ３１、キーボードなどからなるパラメータ入力装置３
２およびパラメータ入力装置３２からの出力された信号
に基づく乗算係数を制御装置３３の制御のもとにＲＯＭ
３１から読み出し、読み出した乗算係数Ａ´〜Ｅ´を乗
算器２５〜２９にそれぞれ格別に設定している。また
は、パラメータ入力装置３２に入力されたパラメータ情
報に基づいて乗算係数を制御装置によって演算し、演算
した乗算係数を乗算器に設定していた。
【０００３】
【発明が解決しとうとする課題】しかしながら、上記し
た従来のデジタルフィルタ装置によるときは、入力され
るパラメータ情報の数が増加した場合には、パラメータ
の全ての組合せの数だけ、各乗算器に対する乗算係数を
ＲＯＭに格納しておかなければならず、ＲＯＭの記憶容
量が膨大なものとなるという問題点があった。更に、制
御装置に対して高精度な演算が要求されるために、制御
装置が非常に高価な制御部となるという問題点があっ
た。
た従来のデジタルフィルタ装置によるときは、入力され
るパラメータ情報の数が増加した場合には、パラメータ
の全ての組合せの数だけ、各乗算器に対する乗算係数を
ＲＯＭに格納しておかなければならず、ＲＯＭの記憶容
量が膨大なものとなるという問題点があった。更に、制
御装置に対して高精度な演算が要求されるために、制御
装置が非常に高価な制御部となるという問題点があっ
た。
【０００４】本発明は、乗算係数記憶手段の記憶容量が
少なくて済み、かつ集積回路化しやすいデジタルフィル
タ装置を提供することを目的とする。
少なくて済み、かつ集積回路化しやすいデジタルフィル
タ装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明の請求項１のデジ
タルフィルタ装置は、利得可変で所定の伝達関数にした
がって入力信号を濾波するデジタルフィルタ装置であっ
て、基準利得値から算出された乗算係数を格納する記憶
手段と、所望の利得値に対応するパラメータを入力する
ための入力手段と、該入力手段から入力されたパラメー
タに対応する利得値と前記基準利得値とに基づいて前記
伝達関数中の乗算係数のうち少なくとも１つ以上の乗算
係数を演算する演算手段とを備え、前記演算手段によっ
て演算された乗算係数および前記記憶手段に記憶の乗算
係数をそれぞれ各別に乗算器に設定すること特徴とす
る。
タルフィルタ装置は、利得可変で所定の伝達関数にした
がって入力信号を濾波するデジタルフィルタ装置であっ
て、基準利得値から算出された乗算係数を格納する記憶
手段と、所望の利得値に対応するパラメータを入力する
ための入力手段と、該入力手段から入力されたパラメー
タに対応する利得値と前記基準利得値とに基づいて前記
伝達関数中の乗算係数のうち少なくとも１つ以上の乗算
係数を演算する演算手段とを備え、前記演算手段によっ
て演算された乗算係数および前記記憶手段に記憶の乗算
係数をそれぞれ各別に乗算器に設定すること特徴とす
る。
【０００６】本発明の請求項２のデジタルフィルタ装置
は、利得可変で所定の伝達関数にしたがって入力信号を
濾波するデジタルフィルタ装置であって、基準利得値か
ら算出された乗算係数を格納する記憶手段と、所望の利
得値に対応するパラメータを入力するための入力手段
と、該入力手段から入力されたパラメータに対応する利
得値と前記基準利得値とに基づく係数を演算して該演算
による係数によって前記記憶手段に記憶の乗算係数の一
部を補正演算する演算手段とを備え、前記演算手段によ
って補正された乗算係数および記憶手段に記憶の乗算係
数の前記一部を除く残余の乗算係数をそれぞれ各別に乗
算器に設定すること特徴とする。
は、利得可変で所定の伝達関数にしたがって入力信号を
濾波するデジタルフィルタ装置であって、基準利得値か
ら算出された乗算係数を格納する記憶手段と、所望の利
得値に対応するパラメータを入力するための入力手段
と、該入力手段から入力されたパラメータに対応する利
得値と前記基準利得値とに基づく係数を演算して該演算
による係数によって前記記憶手段に記憶の乗算係数の一
部を補正演算する演算手段とを備え、前記演算手段によ
って補正された乗算係数および記憶手段に記憶の乗算係
数の前記一部を除く残余の乗算係数をそれぞれ各別に乗
算器に設定すること特徴とする。
【０００７】
【作用】本発明の請求項１のデジタルフィルタ装置によ
れば、入力手段から入力されたパラメータに対応する利
得値と記憶手段に記憶の基準利得値とに基づいて伝達関
数中の乗算係数のうち少なくとも１つ以上の乗算係数が
演算手段によって演算され、演算手段によって演算され
た乗算係数および記憶手段に記憶の乗算係数がそれぞれ
乗算器に設定されて、デジタルフィルタの周波数特性は
この乗算係数に基づく伝達関数により定められた周波数
特性となる。したがって、記憶手段には基準利得値から
算出された乗算係数を記憶しておくことですみ、記憶手
段の記憶容量は少なくてすむ。
れば、入力手段から入力されたパラメータに対応する利
得値と記憶手段に記憶の基準利得値とに基づいて伝達関
数中の乗算係数のうち少なくとも１つ以上の乗算係数が
演算手段によって演算され、演算手段によって演算され
た乗算係数および記憶手段に記憶の乗算係数がそれぞれ
乗算器に設定されて、デジタルフィルタの周波数特性は
この乗算係数に基づく伝達関数により定められた周波数
特性となる。したがって、記憶手段には基準利得値から
算出された乗算係数を記憶しておくことですみ、記憶手
段の記憶容量は少なくてすむ。
【０００８】本発明の請求項２のデジタルフィルタ装置
によれば、入力手段から入力されたパラメータに対応す
る利得値と記憶手段に記憶の基準利得値とに基づく係数
が演算され該演算による係数によって記憶手段に記憶の
乗算係数の一部が補正演算される。この演算によって補
正された乗算係数および乗算係数の一部を除く記憶手段
に記憶の残余の乗算係数がそれぞれ乗算器に設定され
て、デジタルフィルタの周波数特性はこの乗算係数に基
づく伝達関数により定められた周波数特性となる。した
がって、記憶手段には基準利得値から算出された乗算係
数を記憶しておくことですみ、記憶手段の記憶容量は少
なくてすむ。更に、乗算係数の数としては、基準利得値
に対して記憶手段に記憶されて乗算係数の数と同一であ
って、乗算器の数が増加することもない。
によれば、入力手段から入力されたパラメータに対応す
る利得値と記憶手段に記憶の基準利得値とに基づく係数
が演算され該演算による係数によって記憶手段に記憶の
乗算係数の一部が補正演算される。この演算によって補
正された乗算係数および乗算係数の一部を除く記憶手段
に記憶の残余の乗算係数がそれぞれ乗算器に設定され
て、デジタルフィルタの周波数特性はこの乗算係数に基
づく伝達関数により定められた周波数特性となる。した
がって、記憶手段には基準利得値から算出された乗算係
数を記憶しておくことですみ、記憶手段の記憶容量は少
なくてすむ。更に、乗算係数の数としては、基準利得値
に対して記憶手段に記憶されて乗算係数の数と同一であ
って、乗算器の数が増加することもない。
【０００９】
【実施例】以下、本発明を実施例により説明する。図１
は本発明の一実施例の構成を示すＺ変換された信号に対
するブロック図である。
は本発明の一実施例の構成を示すＺ変換された信号に対
するブロック図である。
【００１０】本実施例のフィルタ装置は、供給された入
力信号を単位遅延演算子１に供給して遅延させると共
に、乗算器５および乗算器１０に供給して夫々乗算係数
Ｃ倍、Ｋ2倍する。単位遅延演算子１の出力は単位遅延
演算子２に供給して遅延させると共に、乗算器６に供給
して乗算係数Ｂ倍する。単位遅延演算子２の出力は乗算
器７に供給して乗算係数Ａ倍する。乗算器５、乗算器６
および乗算器７からの各乗算出力、後記する乗算器８お
よび乗算器９からの各乗算出力は加算器１２において加
算する。
力信号を単位遅延演算子１に供給して遅延させると共
に、乗算器５および乗算器１０に供給して夫々乗算係数
Ｃ倍、Ｋ2倍する。単位遅延演算子１の出力は単位遅延
演算子２に供給して遅延させると共に、乗算器６に供給
して乗算係数Ｂ倍する。単位遅延演算子２の出力は乗算
器７に供給して乗算係数Ａ倍する。乗算器５、乗算器６
および乗算器７からの各乗算出力、後記する乗算器８お
よび乗算器９からの各乗算出力は加算器１２において加
算する。
【００１１】加算器１２からの加算出力は単位遅延演算
子３に供給して遅延させると共に、乗算器１１に供給し
て乗算係数Ｋ1倍する。単位遅延演算子３の出力は単位
遅延演算子４に供給して遅延させると共に、乗算器８に
供給して乗算係数Ｅ倍する。単位遅延演算子３からの出
力は単位遅延演算子４に供給して遅延させ、単位遅延演
算子４からの出力は乗算器９に供給して乗算係数Ｄ倍す
る。乗算器８および９からの乗算出力は加算器１２に供
給する。乗算器１０および乗算器１１からの乗算出力は
加算器１３に供給して加算する。
子３に供給して遅延させると共に、乗算器１１に供給し
て乗算係数Ｋ1倍する。単位遅延演算子３の出力は単位
遅延演算子４に供給して遅延させると共に、乗算器８に
供給して乗算係数Ｅ倍する。単位遅延演算子３からの出
力は単位遅延演算子４に供給して遅延させ、単位遅延演
算子４からの出力は乗算器９に供給して乗算係数Ｄ倍す
る。乗算器８および９からの乗算出力は加算器１２に供
給する。乗算器１０および乗算器１１からの乗算出力は
加算器１３に供給して加算する。
【００１２】一方、ＲＯＭ１６は基準となる乗算係数Ａ
〜Ｅを格納した記憶装置である。所望する利得等のフィ
ルタのパラメータ情報を入力するキーボードからなるパ
ラメータ入力部１４からの出力は制御、演算装置１５に
供給する。制御、演算装置１５は入力されたパラメータ
情報に基づいて乗算係数Ｋ1、Ｋ2の演算を行なうと共
に、ＲＯＭ１６から基準となる乗算係数Ａ〜Ｅを読み込
み、乗算係数Ａ〜Ｅ、Ｋ1、Ｋ2を夫々対応する乗算器５
〜１１に各別に設定する。
〜Ｅを格納した記憶装置である。所望する利得等のフィ
ルタのパラメータ情報を入力するキーボードからなるパ
ラメータ入力部１４からの出力は制御、演算装置１５に
供給する。制御、演算装置１５は入力されたパラメータ
情報に基づいて乗算係数Ｋ1、Ｋ2の演算を行なうと共
に、ＲＯＭ１６から基準となる乗算係数Ａ〜Ｅを読み込
み、乗算係数Ａ〜Ｅ、Ｋ1、Ｋ2を夫々対応する乗算器５
〜１１に各別に設定する。
【００１３】上記のように構成した本実施例の巡回型デ
ジタルフィルタ装置によってローパスフィルタ、バンド
パスフィルタ、バンドエリミネータフィルタ、ハイパス
フィルタなどのフィルタが構成される。例えば、図２に
示すようなベル形状の周波数振幅特性を有するバンドパ
スフィルタの場合を例に説明する。
ジタルフィルタ装置によってローパスフィルタ、バンド
パスフィルタ、バンドエリミネータフィルタ、ハイパス
フィルタなどのフィルタが構成される。例えば、図２に
示すようなベル形状の周波数振幅特性を有するバンドパ
スフィルタの場合を例に説明する。
【００１４】図２に示すベル形状周波数振幅特性のバン
ドパスフィルタの伝達関数Ｈ（Ｚ）は、
ドパスフィルタの伝達関数Ｈ（Ｚ）は、
【００１５】
【数１】
【００１６】に示すごとくである。ここで、乗算係数Ｋ
1およびＫ2は、
1およびＫ2は、
【００１７】
【数２】
【００１８】
【数３】
【００１９】の条件により決定される。ここで、αは基
準となる利得値（ｄＢ）であり、βはパラメータ入力部
１４から入力されたパラメータ情報に対応する利得値
（ｄＢ）であり、α、βともにバンドパスフィルタ特性
のピーク値である。したがって、乗算係数Ｋ1、Ｋ2は
準となる利得値（ｄＢ）であり、βはパラメータ入力部
１４から入力されたパラメータ情報に対応する利得値
（ｄＢ）であり、α、βともにバンドパスフィルタ特性
のピーク値である。したがって、乗算係数Ｋ1、Ｋ2は
【００２０】
【数４】
【００２１】
【数５】
【００２２】となる。上記の伝達関数Ｈ（Ｚ）は基準と
なる利得値αに基づいて算出された乗算係数Ａ〜Ｅを用
いて、乗算係数Ｋ1、Ｋ2により図２中のＦ点、Ｇ点およ
びＨ点を補正したうえで所望の利得値βを持つ伝達関数
である。
なる利得値αに基づいて算出された乗算係数Ａ〜Ｅを用
いて、乗算係数Ｋ1、Ｋ2により図２中のＦ点、Ｇ点およ
びＨ点を補正したうえで所望の利得値βを持つ伝達関数
である。
【００２３】したがって、この伝達関数を用いることに
よって乗算係数Ｋ1およびＫ2を演算することによって、
任意の利得値βを有するバンドパスフィルタを構成する
ことができる。
よって乗算係数Ｋ1およびＫ2を演算することによって、
任意の利得値βを有するバンドパスフィルタを構成する
ことができる。
【００２４】以下、具体的な実施例についてを説明す
る。いま、ＲＯＭ１６に格納されている基準となる乗算
係数Ａ〜Ｅのパラメータを中心周波数＝１ｋＨｚ、尖鋭
度Ｑ＝１．０、利得値α＝１２ｄＢとする。この場合の
乗算係数Ａ〜Ｅは
る。いま、ＲＯＭ１６に格納されている基準となる乗算
係数Ａ〜Ｅのパラメータを中心周波数＝１ｋＨｚ、尖鋭
度Ｑ＝１．０、利得値α＝１２ｄＢとする。この場合の
乗算係数Ａ〜Ｅは
【００２５】
【表１】
【００２６】に示すごとくである。
【００２７】１例として、利得値β＝１０ｄＢの場合の
乗算係数Ｋ1、Ｋ2は、上記の乗算係数Ｋ1、Ｋ2の演算式
から、乗算係数Ｋ1＝０．７２５３３、乗算係数Ｋ2＝
０．２７４６７となる。利得値βに対する乗算係数Ｋ1
およびＫ2を演算した結果は、
乗算係数Ｋ1、Ｋ2は、上記の乗算係数Ｋ1、Ｋ2の演算式
から、乗算係数Ｋ1＝０．７２５３３、乗算係数Ｋ2＝
０．２７４６７となる。利得値βに対する乗算係数Ｋ1
およびＫ2を演算した結果は、
【００２８】
【表２】
【００２９】に示す如くであり、この場合の伝達関数に
よるバンドパスフィルタの周波数振幅特性は図３に示す
ごとくになる。
よるバンドパスフィルタの周波数振幅特性は図３に示す
ごとくになる。
【００３０】次ぎに本発明の他の実施例について説明す
る。図４は本発明の他の実施例の構成を示すＺ変換され
た信号に対するブロック図である。本他の実施例におい
ては、上記した一実施例において、乗算器１０、乗算器
１１および加算器１３を除去して構成してある。
る。図４は本発明の他の実施例の構成を示すＺ変換され
た信号に対するブロック図である。本他の実施例におい
ては、上記した一実施例において、乗算器１０、乗算器
１１および加算器１３を除去して構成してある。
【００３１】本他の実施例は上記一実施例における伝達
関数を双２次形の伝達関数の一般形に等価変換したもの
である。本他の実施例においては、前記一実施例におけ
る乗算器５〜９に対応する乗算器５１、６１、７１、８
１および９１は制御、演算装置１５から設定される乗算
係数が乗算器６〜９の乗算係数と異なって、上記一実施
例の乗算係数Ａ〜Ｅに対して、乗算係数Ａ〃〜Ｅ〃とな
っている。
関数を双２次形の伝達関数の一般形に等価変換したもの
である。本他の実施例においては、前記一実施例におけ
る乗算器５〜９に対応する乗算器５１、６１、７１、８
１および９１は制御、演算装置１５から設定される乗算
係数が乗算器６〜９の乗算係数と異なって、上記一実施
例の乗算係数Ａ〜Ｅに対して、乗算係数Ａ〃〜Ｅ〃とな
っている。
【００３２】乗算係数Ａ〃〜Ｅ〃は乗算係数Ａ〃＝Ａ・
Ｋ1＋Ｄ・Ｋ2、乗算係数Ｂ〃＝Ｂ、乗算係数Ｃ〃＝Ｃ・
Ｋ1＋Ｋ2、乗算係数Ｄ〃＝Ｄ、乗算係数＝Ｅ〃＝Ｅにし
たがって制御、演算装置１５よって演算される。ここ
で、ＲＯＭ１４には乗算係数Ａ〜Ｅが格納されている。
乗算係数Ｋ1およびＫ2は一実施例の場合と同様に演算さ
れる。
Ｋ1＋Ｄ・Ｋ2、乗算係数Ｂ〃＝Ｂ、乗算係数Ｃ〃＝Ｃ・
Ｋ1＋Ｋ2、乗算係数Ｄ〃＝Ｄ、乗算係数＝Ｅ〃＝Ｅにし
たがって制御、演算装置１５よって演算される。ここ
で、ＲＯＭ１４には乗算係数Ａ〜Ｅが格納されている。
乗算係数Ｋ1およびＫ2は一実施例の場合と同様に演算さ
れる。
【００３３】上記した一実施例におけるデジタルフイル
タ装置においては一般形に比較して乗算係数の数が増加
しているが、上記した本他の実施例のように変換するこ
とによって従来の場合と乗算係数の数と同数となって、
乗算係数Ｋ1、Ｋ2の増加を抑圧することができる。した
がって、本他の実施例によれば、前記一実施例の場合か
ら乗算器１０、乗算器１１および加算器１３を除去する
ことができることになる。
タ装置においては一般形に比較して乗算係数の数が増加
しているが、上記した本他の実施例のように変換するこ
とによって従来の場合と乗算係数の数と同数となって、
乗算係数Ｋ1、Ｋ2の増加を抑圧することができる。した
がって、本他の実施例によれば、前記一実施例の場合か
ら乗算器１０、乗算器１１および加算器１３を除去する
ことができることになる。
【００３４】
【発明の効果】以上説明した如く本発明の請求項１のデ
ジタルフィルタ装置によれば、基準利得に対する乗算係
数のほかに、基準利得値と所望の利得値とに基づく乗算
係数を演算して乗算器に設定することにより、所望の利
得値を有するデジタルフィルタが得られ、従来のデジタ
ルフィルタに比較して乗算係数の演算が少なくてすみ、
基準となる乗算係数を精度よく取っておくことによっ
て、演算精度が極端に落ちることがないため、演算手段
の演算精度は差ほど高精度である必要はないという効果
がある。
ジタルフィルタ装置によれば、基準利得に対する乗算係
数のほかに、基準利得値と所望の利得値とに基づく乗算
係数を演算して乗算器に設定することにより、所望の利
得値を有するデジタルフィルタが得られ、従来のデジタ
ルフィルタに比較して乗算係数の演算が少なくてすみ、
基準となる乗算係数を精度よく取っておくことによっ
て、演算精度が極端に落ちることがないため、演算手段
の演算精度は差ほど高精度である必要はないという効果
がある。
【００３５】さらに、記憶手段に格納しておく乗算係数
の数は基準となる利得値に対する乗算係数のみでよく、
記憶手段の記憶容量は少なくてすむ。さらにパラメータ
数が増加しても、格納しておくべき乗算係数は基準利得
値に対する乗算係数のみでよく大幅に、記憶容量は少な
くてよいという効果がある。その上、記憶手段の記憶容
量は少なくてすむため、デジタルフィルタ装置を集積回
路化することが容易になるという効果もある。
の数は基準となる利得値に対する乗算係数のみでよく、
記憶手段の記憶容量は少なくてすむ。さらにパラメータ
数が増加しても、格納しておくべき乗算係数は基準利得
値に対する乗算係数のみでよく大幅に、記憶容量は少な
くてよいという効果がある。その上、記憶手段の記憶容
量は少なくてすむため、デジタルフィルタ装置を集積回
路化することが容易になるという効果もある。
【００３６】本発明の請求項２のデジタルフィルタ装置
によれば上記した効果のほかに、本発明の請求項１のデ
ジタルフィルタ装置の場合、演算された乗算係数の数だ
け乗算器を増加させなければならないのに対し、本発明
の請求項２のデジタルフィルタ装置では基準利得値に対
して記憶手段に記憶させてある乗算係数の数の乗算器で
足り、乗算器の数を増加させる必要がないという効果が
ある。
によれば上記した効果のほかに、本発明の請求項１のデ
ジタルフィルタ装置の場合、演算された乗算係数の数だ
け乗算器を増加させなければならないのに対し、本発明
の請求項２のデジタルフィルタ装置では基準利得値に対
して記憶手段に記憶させてある乗算係数の数の乗算器で
足り、乗算器の数を増加させる必要がないという効果が
ある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】ベル形状の周波数振幅特性を有するバンドパス
フィルタの特性の例を示す特性図である。
フィルタの特性の例を示す特性図である。
【図３】本発明の一実施例の作用の説明に供するバンド
パスフィルタの特性図である。
パスフィルタの特性図である。
【図４】本発明の他の実施例の構成を示すブロック図で
ある。
ある。
【図５】従来のデジタルフィルタ装置の構成を示すブロ
ック図である。
ック図である。
【符号の説明】 １〜４ 単位遅延演算子 ５〜１１、５１、６１、７１、８１および９１ 乗算器 １２および１３ 加算器 １４ パラメータ入力装置 １５ 制御、演算装置 １６ ＲＯＭ
Claims (2)
- 【請求項１】 利得可変で所定の伝達関数にしたがって
入力信号を濾波するデジタルフィルタ装置であって、基
準利得値から算出された乗算係数を格納する記憶手段
と、所望の利得値に対応するパラメータを入力するため
の入力手段と、該入力手段から入力されたパラメータに
対応する利得値と前記基準利得値とに基づいて前記伝達
関数中の乗算係数のうち少なくとも１つ以上の乗算係数
を演算する演算手段とを備え、前記演算手段によって演
算された乗算係数および前記記憶手段に記憶の乗算係数
をそれぞれ各別に乗算器に設定すること特徴とするデジ
タルフィルタ装置。 - 【請求項２】 利得可変で所定の伝達関数にしたがって
入力信号を濾波するデジタルフィルタ装置であって、基
準利得値から算出された乗算係数を格納する記憶手段
と、所望の利得値に対応するパラメータを入力するため
の入力手段と、該入力手段から入力されたパラメータに
対応する利得値と前記基準利得値とに基づく係数を演算
し、かつ該演算による係数によって前記記憶手段に記憶
の乗算係数の一部を補正演算する演算手段とを備え、前
記演算手段によって補正された乗算係数および記憶手段
に記憶の乗算係数の前記一部を除く残余の乗算係数をそ
れぞれ各別に乗算器に設定すること特徴とするデジタル
フィルタ装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31115092A JPH06140876A (ja) | 1992-10-28 | 1992-10-28 | デジタルフィルタ装置 |
| PCT/JP1992/001568 WO1993011647A1 (en) | 1991-11-28 | 1992-11-30 | Device for correcting frequency characteristic of sound field |
| US08/422,764 US5541866A (en) | 1991-11-28 | 1995-04-14 | Device for correcting frequency characteristic of sound field |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31115092A JPH06140876A (ja) | 1992-10-28 | 1992-10-28 | デジタルフィルタ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06140876A true JPH06140876A (ja) | 1994-05-20 |
Family
ID=18013716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31115092A Pending JPH06140876A (ja) | 1991-11-28 | 1992-10-28 | デジタルフィルタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06140876A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6985522B2 (en) | 1999-12-28 | 2006-01-10 | Nec Corporation | Variable-gain digital filter |
-
1992
- 1992-10-28 JP JP31115092A patent/JPH06140876A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6985522B2 (en) | 1999-12-28 | 2006-01-10 | Nec Corporation | Variable-gain digital filter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60199212A (ja) | デイジタル信号処理装置 | |
| US8583717B2 (en) | Signal processing circuit | |
| JPH0851338A (ja) | 帯域通過楕円ディジタルフィルタシステム | |
| JPH1075159A (ja) | ディジタルフィルタシステム | |
| JPH06140876A (ja) | デジタルフィルタ装置 | |
| US5596650A (en) | Equalizing circuit for a loudspeaker system | |
| JP2855623B2 (ja) | 総合周波数特性表示装置 | |
| JP4214391B2 (ja) | デジタル・フィルタの設計方法 | |
| JP2517702B2 (ja) | イコライザ装置 | |
| JP4326282B2 (ja) | フィルタ装置 | |
| JPH1079644A (ja) | デジタルフィルタ | |
| JP2005303973A (ja) | ディジタルイコライザ装置，ディジタルイコライザプログラム | |
| JPH10308650A (ja) | フィルタ設計方法およびディジタルフィルタ | |
| JPH0113244B2 (ja) | ||
| JP3297326B2 (ja) | ディジタルフイルター装置 | |
| JPS6336571B2 (ja) | ||
| JP2590291B2 (ja) | 切換型ｉｉｒフィルタ | |
| JPH05152897A (ja) | デジタルフイルタ | |
| JP3222646B2 (ja) | 適応フィルタ | |
| JP2629705B2 (ja) | 音質調整装置 | |
| JP2001326991A (ja) | 音声処理装置 | |
| CN117713748A (zh) | 工程上加速稳定时间的iir数字滤波器 | |
| JPS6336575B2 (ja) | ||
| JPS61242408A (ja) | 離散型二次移相回路 | |
| JPH0770952B2 (ja) | オクタ−ブ多重フイルタ |