JPH07303027A - 調整可能な振幅−周波数応答を有する回路装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 伝達係数を全通過特性と４次のローパス又は
ハイパス特性との間で連続的に変化させることができる
調整可能な振幅−周波数応答を有する。 【構成】 入力端子１と出力端子１５との間で、Ｆが、
２次のハイパス特性Ｆ＝ＦＨ＝ｂ・ｓ² ／（１＋ａ・ｓ
＋ｂ・ｓ²)又は２次のローパス特性Ｆ＝ＦＮ＝１／（１
＋ａ・ｓ＋ｂ・ｓ²)を有する第１のフィルタ関数を表
し、Ｇが、２次のバンドパス特性Ｇ＝ａ・ｓ／（１＋ａ
・ｓ＋ｂｓ²)を有する第２のフィルタ関数を表し、ａ，
ｂを一定の実ファクタとし、ｃを振幅が０と１との間
（０及び１を含む）で選択可能な実ファクタとし、ｓを
虚数単位と角周波数との積とした場合に、入力信号と出
力信号との間の伝達関数Ａは、 Ａ＝｛ｃ＋（１−ｃ）・ｆ−２・ｃ・Ｇ｝・｛ｃ（１−
ｃ）・Ｆ｝である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、入力信号を受信するよ
うに配置した入力端子（１）と出力信号を発生する出力
端子（１５）との間で調整可能な振幅−周波数応答を有
する回路装置に関するものである。

【０００２】

【従来の技術】ドイツ国特許第２５３７１４０号明細書
には、位相応答を利用することなくラジオ中継システム
のＦＭラジオチャネルの振幅応答を補正する方法が開示
されている。この既知方法では、エンベロープ遅延が逆
方向に作用を受け、シャントされたＴ型回路網が全通過
フィルタとして用いられるている。伝送帯域における遅
延イコライザの減衰を補正する場合、この既知の方法
は、減衰が周波数の関数として一定となる損失のない素
子を用いる理想的な全通過フィルタについて値を設定す
るのではなく、一定の減衰に対して小さな値については
放物的なロールオフを行い、この放物的なロールオフの
程度を歪みの程度に対して対応させている。しかしなが
ら、この回路は、振幅応答の位相応答を固定された振幅
及び固定された振幅応答について、すなわちいわゆる全
通過フィルタに対してほぼ独立させているにすぎない。

【０００３】欧州特許第１１４４６号明細書には、調整
可能な周波数応答を有する回路装置が記載されている。
この既知の回路装置は、第１のフィルタ回路と、このフ
ィルタ回路の出力を増幅する第１の増幅器と、入力信号
とフィルタ回路の出力信号との間の差となる信号を増幅
する第２の増幅器と、第１の増幅器の出力信号と第２の
増幅器の出力信号とを加算する加算器とを具えている。
この既知の回路装置において、フィルタ回路はキャパシ
タ及び可変利得増幅器を有し、少なくとも第１又は第２
の増幅器が可変利得増幅器とされ、さらに利得制御信号
を発生させる手段も含み、この手段は可変利得増幅器及
びフィルタ回路の可変利得増幅器を構成する第１及び／
又は第２の増幅器に接続され、第１又は第２の増幅器の
利得を制御すると共に同時にフィルタ回路のカットオフ
周波数を制御する制御信号を発生させている。しかしな
がら、この回路装置は、周波数応答に対して独立した位
相応答を行っていない。

【０００４】特開昭６２−２８５５０８号公報には、所
定の周波数における利得を、位相応答及び遅延特性を変
化させることなく変化させることができる回路装置が記
載されている。この既知の回路装置は第１、第２及び第
３の差動増幅器を具えている。入力信号は信号入力端子
から第１及び第２の差動増幅器の非反転入力部に供給さ
れている。第２の差動増幅器の非反転出力部からの信号
は接地されたキャパシタ及び第３の差動増幅器の非反転
入力部に供給されている。第１の差動増幅器の反転出力
部及び第３差動増幅器の非反転出力部は信号出力端子に
接続され、信号出力端子は３個の差動増幅器の全ての反
転入力部及び第２のキャパシタを介して信号入力端子に
接続されている。第１の差動増幅器のスロープは制御回
路により制御されている。

【０００５】さらに、イギリス国特許出願公開第２２０
９６４２号明細書には、調整モードにおいて信号を変形
するための回路装置や入力信号の振幅や位相を変化させ
ない別のモードにおいて信号に影響を与えないようにす
る種々の回路装置が記載されている。これらの回路装置
では、種々の演算増幅器の利得は所定の関係に従って互
いに変化し、互いに独立して個々の回路の利得又は位相
特性が変更され、或いは他のモードにおいて等化され又
は１単位にセットされている。

【０００６】

【発明が解決しようとする課題】上述した既知の回路装
置では、伝達関数は固定され変更されないように設定さ
れている。さらに、この既知の回路装置を、種々の伝達
特性例えばハイパス特性又はローパス特性が得られるよ
うに適合されることについては何ら示唆されていない。
さらに、出力端子から差動増幅器の種々の入力部へ多重
フィードバックを設けているので、予期し得ない発信が
生ずるおそれもある。

【０００７】従って、本発明の目的は、冒頭部で述べた
型式の回路装置において、位相−周波数応答を変化させ
ることなく、すなわち周波数の関数としての信号の位相
シフトを発生させることなく伝達関数を全通過特性と４
次のローパス又はハイパス特性との間で連続的に変化し
得る調整可能な振幅−周波数応答を有する回路装置を提
供することにある。

【０００８】

【課題を解決するための手段並びに作用】上記目的を達
成するため、本発明による回路装置は、Ｆが、２次のハ
イパス特性Ｆ＝ＦＨ＝ｂ・ｓ² ／（１＋ａ・ｓ＋ｂ・ｓ
²)又は２次のローパス特性Ｆ＝ＦＮ＝１／（１＋ａ・ｓ
＋ｂ・ｓ²)を有する第１のフィルタ関数を表し、Ｇが、
２次のバンドパス特性Ｇ＝ａ・ｓ／ｃ１＋ａ・ｓ＋ｂ・
ｓ²)を有する第２のフィルタ関数を表し、ａ，ｂを一定
の実ファクタとし、ｃを振幅が０と１との間（０及び１
を含む）で選択可能な実ファクタとし、ｓを虚数単位と
角周波数との積とした場合に、入力信号と出力信号との
間で式、 Ａ＝｛ｃ＋（１−ｃ）・ｆ−２・ｃ・Ｇ｝・｛ｃ（１−
ｃ）・Ｆ｝ で表される伝達関数Ａを有することを特徴とする。

【０００９】従来の技術で説明した既知の方法や回路装
置では、振幅−周波数応答の変化により周波数変調信号
に不所望なノイズが生じてしまう。このノイズはエンベ
ロープ遅延の変化により振幅−周波数応答の変化に関連
する周波数の変化として発生する。このようなノイズ成
分は例えば音響信号を受信し処理する期間中にクリック
として発生する。

【００１０】本発明は、位相−周波数応答が振幅−周波
数応答の所望な変化に対して独立するように構成すれ
ば、不所望なノイズ成分を有効に高い信頼性を以って除
去できるという認識に基づいている。本発明によれば、
位相−周波数応答を有する回路装置、つまりカットオフ
周波数が変化してもエンベロープ遅延が変化しない回路
装置を実現する。このように構成すれば、ノイズ成分の
発生を解消することができる。

【００１１】本発明による回路装置により、第１及び第
２のフィルタ関数を適切に選択及び設定することにより
伝達関数を決定できる４次のローパス及びハイパスフィ
ルタを構成することができる。また、本発明によれば、
選択された第１フィルタ関数すなわち本発明の回路装置
の選択されたフィルタ関数について実ファクタＣの値を
調整することにより、入力信号と出力信号との間の伝達
関数の振幅−周波数応答、特に帯域幅を調整することが
できる。

【００１２】本発明による別の回路装置は、第１の係数
回路を介して前記入力端子に結合した第１の加算入力部
と、２次のハイパス又はローパス特性を有する第１のフ
ィルタ関数Ｆを有するフィルタ段を介して前記入力端子
に結合した第２の加算入力部と、第２の係数回路を介し
て前記第２の加算入力部に結合した第１の減算入力部
と、２次のバンドパス特性を有する第２のフィルタ関数
Ｇを有する第２のフィルタ段と第３の係数回路との継続
接続回路を介して前記入力端子に結合した第２の減算入
力部と、第１の中間出力部とを有する第１の加算段を具
える第１の回路段、並びに、第４の係数回路を介して前
記第１の中間出力部に結合した第３の加算入力部と、第
１のフィルタ関数Ｆを有する第３のフィルタ段を介して
前記中間出力部に結合した第４加算入力部と、第５の係
数回路を介して前記第４加算入力部に結合した第３の減
算入力部と、前記出力端子に結合した第２の中間出力部
とを有する第２の加算段を具える第２の回路段を具え、
前記第１、第２、第４及び第５の係数回路に供給される
信号がこれらの係数回路において実ファクタＣだけ乗算
され、この実ファクタの大きさを０と１との間（０及び
１を含む）で選択可能とし、前記第３係数回路に供給さ
れる信号がこの係数回路においてファクタ２ｃだけ乗算
されることを特徴とする。

【００１３】この回路装置はモジュラ構造をなし、共に
第１のフィルタ関数を有する第１及び第３のフィルタ段
を適切に設計することにより種々の信号処理要件に簡単
に適合することができる。５個の係数回路の全ては同一
の態様で調整する。

【００１４】本発明の回路装置の変形例として、本発明
の回路装置の伝達関数を複数個互いに縦続接続すること
ができる。これらの回路装置すなわちその伝達関数は同
一のものとすることができ或いは互いに任意に相異させ
ることもできる。この目的を達成するため、本発明によ
る調整可能な振幅−周波数応答を有する回路装置の好適
実施例は、第１及び第２の回路段（２，１４）を継続接
続したものと同一の回路構成の少なくとも１個の別の回
路段を具え、この別の回路段を前記第１及び第２の回路
段に継続接続したことを特徴とする。これら別の回路段
はほぼ対応する回路構造を有しているが、各回路段毎に
フィルタ関数Ｆを相異させることもできる。従って、フ
ァクタＣは、回路段毎に相異させることができ、可変に
なるように選択し又は固定的に選択することもできる。

【００１５】

【実施例】図１において、入力端子１を入力信号を受信
するように配置する。図１に示す回路の第１の回路段２
は第１の加算段３を具え、その第１の加算入力部を第１
の係数回路５を介して入力端子１に結合する。第１の加
算段３の第２の加算入力部は第１のフィルタ関数を有す
る第１フィルタ段７を介して入力端子に結合すると共に
第２の係数段８を介して第１の加算段３の第１の減算入
力部９に結合する。さらに、第１加算段３の第２の減算
入力部１０は第２フィルタ段１１と第３係数回路との縦
続接続回路を介して入力端子１に結合する。第２のフィ
ルタ段１１は第２のフィルタ関数Ｇを有する。第１及び
第２の係数回路５及び８において、これらの回路に供給
さる信号は実ファクタＣが乗算され、第３の係数回路１
２においてはファクタ２・ｃを乗算する。第１の加算段
において、入力部４，６，９，１０を介して供給さる信
号は互いに加算され、すなわち加算入力部４，６におけ
る信号は正の符号を有し、減算入力部９，１０の信号は
負の符号を有している。この加算処理によって得られる
中間の信号は第１加算段３の中間出力部１３に発生す
る。

【００１６】図１に示す回路は、入力端子１と出力端子
１５との間で第１の回路段２に縦続接続した第２の回路
段１４も具える。図１の回路装置の出力信号は出力端子
１５に現れる。第２の回路段１４は第２の加算段１６を
具え、その第３の加算入力１７を第４の係数回路１８を
介して第１の中間出力部１３に結合する。第２の加算段
１６の第４加算入力は、第１のフィルタ関数Ｆを有する
第３のフィルタ段２０を介して第１の中間出力部１３に
結合すると共に第５係数回路２１を介して第２の加算段
１６の第３減算入力部２２に結合する。第２の加算段１
６はその入力部の信号を互いに加算し、すなわち加算入
力部１７，１９の信号は正の符号を有し、減算入力部２
２の信号は負の符号を有している。この加算処理の結果
は出力信号として第２の加算段１６の中間出力部に現れ
る。この第２の中間出力部２３を出力端子１５に接続す
る。第４及び第５の係数回路１８，２１に供給される信
号はこれらの回路においてファクタＣだけ乗算される。

【００１７】第１のフィルタ関数Ｆはローパス関数ＦＮ
又はハイパス関数ＦＨとすることができ、これらの関数
は共に２次関数とする。ローパス関数ＦＮ、すなわち２
次のローパス特性を有する第１のフィルタ関数Ｆは以下
のように表される。 Ｆ＝ＦＮ＝１／（１＋ａ・ｓ＋ｂ・ｓ² ） これに対して、ハイパス関数、すなわち2 次のハイパス
特性を有する第１のフィルタ関数Ｆは以下のように表さ
れる。 Ｆ＝ＦＨ＝ｂ・ｓ² ／（１＋a ・s ＋ｂ・ｓ² ） 第２のフィルタ関数Ｇは各場合において以下のように表
される。 Ｇ＝ａ・ｓ／（１＋a ・s ＋ｂ・ｓ² ） ここで、ａ及びｂは一定の実ファクタであり、フィルタ
段７，１１，２０について用いられる回路部分の大きさ
により定められる。パラメータｓは虚数部と角周波数と
の積である。図１の回路装置の所定の値について、フィ
ルタ関数Ｆ及びＧは等価の値の素子（インダクタンス、
キャパシタンス及び抵抗）により構成することができ、
単に配置構成を変えるだけでフィルタ関数ＦＮ，ＦＨ及
びＧを設定することができる。実ファクタｃは、０と１
との間（０及び１を含む）となるように選択することが
できるように構成する。この実ファクタｃを調整する
と、係数回路５，８，１２，１８，２１は互いに対応す
るように調整され、第３の係数回路１２がファクタ２・
ｃとなるように設定できる。

【００１８】図２はローパス関数ＦＮの形態をとる第１
フィルタ関数Ｆを有する本発明による回路装置の詳細な
構成を示す。第１フィルタ段７及び第３フィルタ段２０
はそれぞれインダクタンス２４，２５と抵抗２６，２７
との直列回路を有し、これら直列回路は一端側がそれぞ
れ入力端子１及び第１の値を間出力部１３に接続され他
端はそれぞれキャパシタンス２８，２９を介して接地す
る。第２のフィルタ段１１はインダクタンス３０とキャ
パシタンス３１との直列回路を有し、この直列回路の一
端は入力端子１に接続され他端は抵抗３２を介して接地
する。インダクタンス２４，２５，３０、キャパシタン
ス２８，２９，３１及び抵抗２６，２７，３２は適切に
対応するように設定する。

【００１９】３個のフィルタ段７，１１及び２０はそれ
ぞれ差動増幅器３３，３４及び３５を有し、これら差動
増幅器の非反転入力部３６，３７及び３８は、第１及び
第３のフィルタ段７及び２０についてはキャパシタンス
２８、２９と抵抗２６，２７との間の接続点に接続し、
第２のフィルタ段１１についてはキャパシタンス３１と
抵抗３２との間の接続点に接続する。差動増幅器３３，
３４及び３５はそれぞれ接地した反転入力部３９，４
０，４１を有すると共にそれぞれ非反転入力部４５，４
６，４７に接続した反転出力部４２，４３，４４を有す
る。

【００２０】第２フィルタ段１１の差動増幅器３４の非
反転出力部４６と反転入力部４３との間の接続部はこの
第２フィルタ段１１の出力を形成する。一方、第１及び
第３のフィルタ段７及び２０において、各差動増幅器３
３，３５の非反転出力部４５，４７と反転入力部４２，
４４との間の接続部は、それぞれ抵抗４８，４９を介し
て差動増幅器５２，５７の反転入力部に結合する。これ
ら差動増幅器は非反転入力部５４，５５及び接地した反
転出力部５６，５７を有すると共に、それら非反転出力
部５８，５９からそれぞれ別の抵抗６０，６１を介して
反転入力部５０，５１にそれぞれ接続されたフィードバ
ックを有する。抵抗４８，６０及び４９，６１はこれら
４個の抵抗が互いに等しくなるように設定されるので、
差動増幅器５２及び５３は単位利得のインピダンス整合
段を構成し、これらインピダンス整合段により第１及び
第３のフィルタ段７及び２０はそれぞれ後段の回路部分
から接続が解除される。差動増幅器５２及び５３の非反
転出力部５８及び５９はそれぞれフィルタ段７及び２０
の出力部を構成する。

【００２１】図２の５個の係数回路５，８，１２，１８
及び２１の各々は、差動増幅器６２，６３，６４，６５
及び６６をそれぞれ有し、これら差動増幅器は共に同一
構造とする。差動増幅器６２〜６６は非反転入力部６
７，６８，６９，７０及び７１をそれぞれ有すると共
に、接地された反転出力部７２，７３，７４，７５及び
７６をそれぞれ有する。それぞれ非反転出力部７７，７
８，７９，８０及び８１から反転入力部８７，８８，８
９，９０及び６１までの間でそれぞれ可変抵抗８２，８
３，８４，８５及び８６を経てフィードバックを形成
し、各係数回路５，８，１２，１８及び２１にそれぞれ
供給されるべき信号をそれぞれ入力抵抗９２，９３，９
４，９５及び９６を介して関連する反転入力部８７，８
８，８９，９０及び９１にそれぞれ供給する。従って、
第１の係数回路５の入力抵抗９２は入力端子１に接続さ
れ、第２の係数回路８の入力抵抗９３は第１フィルタ段
７の差動増幅器５３の非反転出力部５８に接続され、第
３係数回路１２の入力抵抗９４は第２フィルタ段１１の
差動増幅器３４の非反転出力部４６に接続され、第４係
数回路１８の入力抵抗は第１の中間出力部１３に接続さ
れ、第５係数回路２１の入力抵抗９６は第３フィルタ段
２０の差動増幅器５３の非反転出力部５９に接続され
る。

【００２２】作動増幅器６２，６３，６４，６５及び６
６の非反転出力部７７，７８，７９，８０及び８１は第
１，第２，第３，第４及び第５の係数回路５，８，１
２，１８及び２１の出力部をそれぞれ構成する。差動増
幅器６２の非反転出力部７７は加算段３の第１の加算入
力部４に接続され、差動増幅器６３の非反転出力部７８
は第１の減算入力部９に接続され、差動増幅器６５の非
反転出力部８０は第２の加算段１６の第３の加算入力部
１７に接続され、差動増幅器６６の非反転出力部８１は
第２の減算入力部２２に接続される。可変抵抗８２，８
３，８４，８５及び８６の最大値は入力抵抗９２，９
３，９４，９５及び９６の値にそれぞれ対応する。上述
したように配置された係数回路５，８，１８，２１及び
第３係数回路１２の差動増幅器により、１以下又は１等
しい係数値を得ることができる。

【００２３】各加算段３及び１６は差動増幅器９７及び
９８をそれぞれ有し、これら差動増幅器は非反転入力部
９９及び１００並びに接地された反転出力部１０１及び
１０２をそれぞれ有している。差動増幅器９７及び９８
はそれぞれフィードバック抵抗１０７及び１０８を介し
て反転出力部１０５及び１０６にそれぞれ接続した反転
入力部１０３及び１０４をそれぞれ有している。差動増
幅器９７の非反転出力部１０５は第１の加算段３の中間
出力部１３を構成し、差動増幅器９８の非反転出力部１
０６は第２の加算段１６の第２の中間出力部２３従って
図２に示す回路装置の出力信号に対する出力端子１５を
構成する。

【００２４】第１加算段３の差動増幅器９７の反転入力
部１０３は、第１の入力抵抗１０９を介して第１の係数
回路５の差動増幅器６２の非反転出力部７７に接続さ
れ、第２の入力抵抗１１０を介して第１のフィルタ段７
の差動増幅器５２の非反転出力部に接続され、第３の入
力抵抗１１１を介して第２の係数回路８の差動増幅器６
３の非反転出力部７８に接続する。第１の加算段３の第
１の入力抵抗１０９の接続部は第１の加算入力部４を構
成し、第２の入力抵抗の入力部は第２の加算入力部６を
構成し、第３の入力抵抗１１１の接続部は第１の減算入
力部９を構成する。同様に、第２の加算段１６の差動増
幅器９８の反転入力部１０４は第１の入力抵抗１１３を
介して第４係数回路１８の差動増幅器６５の非反転出力
部８０に接続し、第２の入力抵抗１１４を介して第３フ
ィルタ段２０の差動増幅器５３の非反転入力部５９に接
続し、第３入力抵抗１１５を介して第５係数回路２１の
差動増幅器６６の非反転出力部に接続する。従って、第
２加算段１６の第１入力抵抗１１３の接続部はこの加算
段の第３加算入力部１７を構成し、第２入力抵抗１１４
の接続部は第４加算入力部１９を構成し、第３入力抵抗
１１５の接続部は第３減算入力部２２を構成する。好ま
しくは、第１加算段３のフィードバック抵抗１０７及び
入力抵抗１０９，１１０，１１１並びに第２加算段１６
のフィードバック抵抗１０８及び入力抵抗１１３，１１
４，１１５はそれぞれ対応するように設定する。この結
果、加算段３及び１６は前述した入力部及び出力部に対
して単位利得を有することになる。好ましくは、すべて
の入力抵抗１０９，１１０，１１０，１１３，１１４，
１１５並びにフィードバック抵抗１０７，１０８は対応
するように値を定める。第１の加算段３の第２の減算入
力部１０は第４の入力抵抗が接続された差動増幅器の反
転入力部１０３の接続部により構成する。図２に示す実
施例において、第４抵抗１１２の抵抗は第１加算段３の
差動増幅器９７の入力抵抗１０９〜１１１の抵抗値の半
分の値とする。従って、このように構成することによ
り、フィードバック抵抗１０７と共に第４入力抵抗１１
２を介して印加される信号電圧に対して２の利得が得ら
れる。第３係数回路１２の差動増幅器６４のファクタｃ
と共に、第３係数回路１２により２・ｃの乗算ファクタ
が得られる。第３の係数回路１２は結合解除兼インピダ
ンス整合段を有し、この結合解除兼インピダンス整合段
を介して差動増幅器６４の非反転出力部７９からの信号
を第２の減算入力部１０へ結合する。この結合解除兼イ
ンピダンス整合段は、対応する段４８，５０，５２，５
４，５６，６０及び４９，５１，５３，５５，５７，５
９，６１と一致して、第２の差動増幅器１１６、第２の
抵抗１１７及び第２のフィードバック抵抗１１８を有す
る。第３係数回路１２の第２の差動増幅器１１６の非反
転入力部１１９及び反転出力部１２０は接地され、非反
転出力部第２のフィードバック抵抗１１８を介して反転
入力部１２２に結合する。第２の差動増幅器１１６の反
転入力部１２２は第２抵抗１１７を介して差動増幅器６
４の非反転出力部に接続し、非反転出力部１２１は第２
の減算入力部１０を構成する。第２抵抗１１７及び第２
フィードバック抵抗１１８の値が互いに対応する場合、
結合解除兼インピダンス整合段は第２の差動増幅器と共
に単位利得を実現する。

【００２５】図２に示す回路装置の変形例として、図２
に示す第３係数回路１２の設定に関し、可変抵抗８４と
第２フィードバック抵抗１１８とを変換することができ
る。別の変形例において、第３係数回路１２の第２抵抗
１１７及び第１加算段３の第４入力抵抗１１２も相互に
変換することができる。この場合、第１の加算段３がす
べての入力部４，６，９及び１０に対して単位利得を有
し、第３係数回路１２が各差動増幅器６４及び１１６並
びにそれらの回路構成により規定され利得ファクタｃ
（差動増幅器６４）及び利得ファクタ２（第２の差動増
幅器１１６）従って利得ファクタ２・ｃを有する２個の
縦続接続した回路部分を具える図１のブロック線図に直
接基づく回路装置が得られる。

【００２６】個々の差動増幅器３３，３４，３５，５
２，５３，６２，６３，６４，６５，６６，９７，９８
及び１１６は、最終的に処理及び結合されるべき信号の
必要な極性及び符号が実行される加算及び減算に基づい
て得られるように、反転及び非反転となると共に上述し
たように相互接続されるように配置する。

【００２７】図２の実施例の変形例として、第１及び第
３のフィルタ段３及び２０のインダクタンス２４，２
５、キャパシタンス２８，２９及び抵抗２６，２７は、
２次のローパスフィルタ特性の代わりに１次フィルタ関
数Ｆとして２次のハイパス特性を有する他の回路素子で
置換することができる。この場合フィルタ関数Ｆ＝ＦＮ
＝１／（１＋ａ・ｓ＋ｂ・ｓ² ）の代わりに、フィルタ
関数Ｆ＝ＦＨ＝ｂ・ｓ²／（１＋ａ・ｓ＋ｂ・ｓ² ）が
得られる。この第１フィルタ関数の変更は、インダクタ
ンス２４及び２５並びにキャパシタンス２８及び２９の
配置を、各キャパシタンス２８及び２９が入力端子１及
び第１の中間出力部１３にそれぞれ接続されインダクタ
ンス２４及び２５が接地されるように変更することによ
り得られる。この回路配置において、フィルタ関数Ｇを
有する第２フィルタ段１１のインダクタンス３０、キャ
パシタンス３１及び抵抗３２は変更する必要はない。

【００２８】図２に示す回路装置の振幅−周波数応答性
を調整するため、可変抵抗８２〜８６は同一の方向に調
整する必要がある。図面を簡明にするため、図２におい
てこの調整は図示されていない。

【００２９】図１及び図２の実施例の図示されていない
変形例として、同一又は類似の回路構成の１又はそれ以
上の別の回路段を縦続接続することも可能である。縦続
接続することにより、異なるより複雑なフィルタ特性を
有する別の信号処理又は波形成形機能を結合することが
できる。最も簡単な場合、図１及び図２の回路装置は同
一の回路装置を縦続接続して例えば高次のローパス又は
ハイパス特性を得ることができる。

【図面の簡単な説明】

【図１】本発明による回路装置の一例の構成を示すブロ
ック線図である。

【図２】本発明による回路装置の別の実施例の詳細な構
成を示す回路図である。

【符号の説明】

１ 入力端子 ２ 第１の回路段 ３ 第１の加算段 ４ 第１の加算入力部 ５ 第１の係数回路 ６ 第２の加算入力部 ７ フィルタ段 ８ 第２の係数回路 ９ 第１の減算入力部 １０ 第２の減算入力部 １１ 第２フィルタ段 １２ 第３の係数回路 １３ 中間出力部 １４ 第２の回路段 １５ 出力端子 １６ 第２の加算段 ２１ 第５係数回路 ２３ 中間出力部

Claims (3)

【特許請求の範囲】
1. 【請求項１】 入力信号を受信するように配置した入力
   端子（１）と出力信号を発生する出力端子（１５）との
   間で調整可能な振幅−周波数応答を有する回路装置にお
   いて、 Ｆが、２次のハイパス特性Ｆ＝ＦＨ＝ｂ・ｓ² ／（１＋
   ａ・ｓ＋ｂ・ｓ²)又は２次のローパス特性Ｆ＝ＦＮ＝１
   ／（１＋ａ・ｓ＋ｂ・ｓ²)を有する第１のフィルタ関数
   を表し、 Ｇが、２次のバンドパス特性Ｇ＝ａ・ｓ／（１＋ａ・ｓ
   ＋ｂ・ｓ²)を有する第２のフィルタ関数を表し、 ａ，ｂを一定の実ファクタとし、 ｃを振幅が０と１との間（０及び１を含む）で選択可能
   な実ファクタとし、ｓを虚数単位と角周波数との積とし
   た場合に、 入力信号と出力信号との間で式、 Ａ＝｛ｃ＋（１−ｃ）・ｆ−２・ｃ・Ｇ｝・｛ｃ（１−
   ｃ）・Ｆ｝ で表される伝達関数Ａを有することを特徴とする調整可
   能な振幅−周波数応答を有する回路装置。
2. 【請求項２】 入力信号を受信するように配置した入力
   端子（１）と出力信号を発生する出力端子（１５）との
   間で調整可能な振幅−周波数応答を有する回路装置にお
   いて、 第１の係数回路（５）を介して前記入力端子（１）に結
   合した第１の加算入力部（４）と、 ２次のハイパス又はローパス特性を有する第１のフィル
   タ関数Ｆを有するフィルタ段（７）を介して前記入力端
   子（１）に結合した第２の加算入力部（６）と、 第２の係数回路（８）を介して前記第２の加算入力部に
   結合した第１の減算入力部（９）と、 ２次のバンドパス特性を有する第２のフィルタ関数Ｇを
   有する第２のフィルタ段（１１）と第３の係数回路（１
   ２）との継続接続回路を介して前記入力端子（１）に結
   合した第２の減算入力部（１０）と、 第１の中間出力部（１３）とを有する第１の加算段
   （３）を具える第１の回路段（２）、並びに、 第４の係数回路（１８）を介して前記第１の中間出力部
   （１３）に結合した第３の加算入力部（１７）と、 第１のフィルタ関数Ｆを有する第３のフィルタ段（２
   ０）を介して前記中間出力部（１３）に結合した第４加
   算入力部（１９）と、 第５の係数回路を介して前記第４加算入力部（１９）に
   結合した第３の減算入力部（２２）と、 前記出力端子（１５）に結合した第２の中間出力部（２
   ３）とを有する第２の加算段（１６）を具える第２の回
   路段（１４）を具え、 前記第１、第２、第４及び第５の係数回路（５，８，１
   ８，２１）に供給される信号がこれらの係数回路におい
   て実ファクタＣだけ乗算され、この実ファクタの大きさ
   を０と１との間（０及び１を含む）で選択可能とし、前
   記第３係数回路（１２）に供給される信号がこの係数回
   路においてファクタ２ｃだけ乗算されることを特徴とす
   る調整可能な振幅−周波数応答を有する回路装置。
3. 【請求項３】 請求項２に記載の回路装置において、前
   記第１及び第２の回路段（２，１４）を継続接続したも
   のと同一の回路構成の少なくとも１個の別の回路段を具
   え、この別の回路段を前記第１及び第２の回路段に継続
   接続したことを特徴とする回路装置。