JPH04207213A

JPH04207213A - 等化器

Info

Publication number: JPH04207213A
Application number: JP33246190A
Authority: JP
Inventors: Nobuyuki Seki; 信之関; Shoichi Osawa; 大澤　正一; Shiyogou Gi; 魏　書剛
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1990-11-28
Filing date: 1990-11-28
Publication date: 1992-07-29
Anticipated expiration: 2010-09-20
Also published as: JPH0787338B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明はオーディオ装置等に使用する等化器に関し、殊
に、オーディオ・スペクトルでの周波数レスポンスをデ
ジタル信号処理により調整する等化器に関する。

従来の技術第３図はＤＳＰ等で構成される従来のデジタル等化器を
示している。

第３図において、１はデジタルオーディオ信号が供給さ
れる入力端子であり、第１のバンドパスフィルタ（ＢＰ
Ｆ）２と加算器３に接続されて、第１のＢＰＦ２の出力
端はゲイン調整器４を介して加算器３に接続されている
。同様に加算器３の出力端は第２のバンドパスＢＰＦ　
５と加算器６に接続されて、第２のＢＰＦ５の出力端は
ゲイン調整器７を介して加算器６に接続されている。さ
らに同様に加算器６の出力端は第３のバンドパスＢＰＦ
８と加算器９に接続されて、第３のＢＰＦ８の出力端は
ゲイン調整器ＩＯを介して加算器９に接続され、ここで
の出力信号が出力端子１１に出力される。

次に、上記従来例の動作を説明する。

第３図において、入力端子ｌに入力されたオーディオ信
号は第１のＢＰＦ２で所定周波数領域が抽出されてゲイ
ン調整器４により、ゲイン調整された後、加算器３によ
りオーディオ信号と加算される。ここでゲイン調整器４
の係数が正であれば、第１のＢＰＦ２の周波数帯域のレ
ベルがブースト（増大）され、また、ゲイン調整器４の
係数が負であれば、第１のＢＰＦ２の周波数帯域がカッ
ト（低減）される。さらに、ゲイン調整器４の係数が零
であれば、第１のＢＰＦ２で抽出する周波数帯域のレベ
ル変更はなくオーディオ信号が出力される。

以下、同様に第２のＢＰＦ５、加算器６、ゲイン調整器
７、続いて、第３のＢＰＦ８、加算器９、ゲイン調整器
１０でオーディオ信号の特定周波数帯域のブースト、カ
ットの処理が行われて、所定の周波数特性に形成された
オーディオ信号が出力端子ＩＩから得られる。

このように、上記従来の等化器でも、オーディオ・スペ
クトルでの周波数レスポンスをデジタル信号処理により
調整することができる。

発明が解決しようとする課題しかしながら、上記従来の等化器では、オーディオ信号
のブースト、カットを加算器３．６．９の加減算で行う
ため周波数レスポンスのレベルがＯｄＢに対して上下非
対称となる。上下対称とする場合は各ゲイン調整器４．
７．１０のブースト、カットに対して、第１．２．３の
ＢＰＦの帯域幅を調整しなければならず、また、構成が
従属接続であることから第１．２．３のＢＰＦの帯域外
干渉のために、出力信号スペクトルが各ゲイン調整器４
．７、ｌＯの入力に対して著しく相違する欠点がある。

本発明は、このような従来の問題を解決するものであり
、入力信号のブースト、カットにおける周波数レスポン
スのレベルが上下対称となり、入出力の周波数レスポン
スが近似して周波数特性に優れる等化器を提供すること
を目的とするものである。

課題を解決するための手段本発明は上記目的を達成するために、第１の加算器の出
力信号が入力される複数のバンドパスフィルタと、第１
の加算器の出力信号が入力される第２の加算器と、バン
ドパスフィルタの夫々の出力端に接続される複数の遅延
器と、複数の遅延器の夫々の出力端に２個ずつ接続され
、この一方の出力信号を上記第１の加算器に供給し、他
方の出力信号を上記第２の加算器に供給する複数のゲイ
ン調整器とを備える。

作用本発明は上記のような構成により次のような作用を有す
る。すなわち、フィードバックによる加算によって得ら
れる伝達関数とフィードフォワードによる加算によって
得られる伝達関数が逆の関数となり、信号のブースト、
カットにおける周波数レスポンスのレベルがＯｄＢに対
して上下対称に形成される。またバンドパスフィルタの
出力は並列して加算されるため、他のバンドパスフィル
タの干渉を受は難く入出力の周波数レスポンスが近似す
る。さらに、フィードバック側信号は遅延しないためデ
ジタル信号処理によりリアルタイムの構成ができる。ま
たバンドパスフィルタの係数は各バンドにおいて、−通
りの組合せを持てばよ（、さらにブースト量、カット量
のが共用でき必要な係数の量が極小となる作用を有する
。

これにより、周波数特性が向上する。

実施例第１図は本発明の一実施例の構成を示すものである。

第１図はＤＳＰ等で構成されるデジタル等化器を示して
いる。１２は入力端子であり、第１の加算器１３の入力
端に接続されている。

第１の加算器１３の出力端は並列に複数の）（ンドパス
フィルタ１４ａ、１４ｂ、１４ｃの入力端および第２の
加算器１８の入力端に接続されている。バンドパスフィ
ルタ１４ａ、１４ｂ。

１４ｃの各出力端は遅延器１５ａ、１５ｂ、１５ｃの入
力端に接続され、遅延器１５ａ、１５ｂ、１５ｃは１サ
ンプリング周期分の遅延処理を行う。遅延器１５ａ、１
５ｂ、１５ｃの出力端は並列にフィードバック方向のゲ
イン調整器１７ａ、１７ｂ、１７ｃである乗算器の夫々
の入力端およびフィードフォワード方向のゲイン調整器
１６ａ、１６ｂ、１６ｃである乗算器の入力端に接続さ
れている。フィードバック方向のゲイン調整器１７ａ、
１７ｂ、１７ｃは第１の加算器１３に接続されており、
ここで入力信号と累積加算される。さらに、フィードフ
ォワード方向のゲイン調整器１６ａ、１６ｂ、１６Ｃの
出力信号はは第２の加算器１８に接続されており、ここ
で第１の加算器１３の出力とともに累積加算されて、こ
こでの出力信号が出力端子１９に送出される。

第２図はデジタル信号処理のバンドパスフィルタ１４ａ
、１４ｂ、１４ｃの具体的構成を示すものである。

２０はバンドパスフィルタの入力端子であり、加算器２
１の入力端に接続され、この加算器２１の出力端は乗算
器２２の入力端に接続され、ここで入力信号を８０倍す
る。

乗算器２２の出力端は加算器２７と遅延器２３ａの入力
端に接続され、この遅延器２３ａの出力端は遅延器２３
ｂと乗算器２４の夫々の入力端に接続されている。乗算
器２４では入力信号を８１倍して出力する。

次の遅延器２３ｂの出力端には乗算器２５の入力端と加
算器２７の入力端に接続されている。

乗算器２５では、入力信号を８２倍にする。乗算器２４
および乗算器２５の出力は第１の加算器２１において、
入力信号と加算される。

遅延器２３ｂの出力信号は加算器２７において、乗算器
２２からの出力信号と加算される。

次に、上記実施例の動作を説明する。

上記のバンドパスフィルタ（１４ａ、１４ｂ、１４Ｃ）
のアルゴリズムにより、バンドパスフィルタの伝達関数
Ｈｎ　（Ｚ）は、ＢＯ・　（１−Ｚ−″）・・・（１）で表される。

このバンドパスフィルタ（１４ａ、１４ｂ、１４ｃ）の
伝達関数を夫々バンド１においてＨｌ　（Ｚ）、バンド
２においてＨ２（Ｚ）、バンド３においてＨ３（Ｚ）と
する。

バンドパスフィルタ１４ａ、１４ｂ、１４ｃの出力端に
接続されているフィードバック側のゲイン調整用１７ａ
、１７ｂ、１、．１　ｃの乗算器の係数を夫々−Ｋｂｌ
、　　−Ｋｂ２．−Ｋｂ３とし、フィードフォワード側
のゲイン調整用１６ａ、１６ｂ、１６ｃ（７）乗算器の
係数を夫々Ｋｆ１．　　Ｋｆ２゜Ｋｆ３とするとアルゴ
リズムにより俳号等化の伝達関数Ｇ　（Ｚ）は（１表下余白）１　＋　　（Ｋｆｌ　−Ｈｌ　　（Ｚ）＋Ｋｆ２・Ｈ２
（Ｚ）十Ｋｆ３・Ｈ３（Ｚ）　）Ｚ−’ □・・・（２）＋Ｋｂ３・Ｈ３（Ｚ）　　’）　　Ｚ−’で表される。

この伝達関数によれば、あるバンドの、例えば、バンド
ｌをブーストする場合、Ｋｂｌを０としＫｆｌに正の整
数を与えれば、バンド１をブーストできる。

またバンド１をカットする場合、Ｋｆｌを０としてＫｂ
ｌに正の数値を与えれば、バンド１をカットできる。

このように伝達関数Ｇ　（Ｚ）において分母と分子が対
称なためＫｆｌとに旧が同じ値の場合、ブーストレベル
とカットレベルはデシベルで同じ値となる。また、各バ
ンドは加算されており、各バンド間の干渉が少ないもの
となる。

発明の効果本発明は上記実施例より明らかなように、以下に示す効
果を有する。

（１）　　フィードバック側の加算によって得られる伝
達関数とフィードフォワード側の加算によって得られる
伝達関数が逆の関数となり、信号のブースト、カットに
おける周波数レスポンスのレベルがＯｄＢに対して上下
対称になる。

（２）複数のバンドパスフィルタの出力が従属接続であ
り並列して加算されるため、他のバンドパスフィルタの
干渉を受けにくいため各ゲイン調整手段に与えられる周
波数レスポンスが近似する。

（３）　　フィードバック側信号は遅延されないためデ
ジタル信号処理によりリアルタイム処理の構成ができる
。

（４）各バンドパスフィルタの係数は各バンドにおいて
、−通りの組合せでよく、さらにブースト量、カット量
を共用でき必要な係数の量が極小である。

【図面の簡単な説明】

第１図は本発明の一実施例における等化器の構成を示す
概略ブロック図、第２図は第１図に示すＢＰＦのアルゴ
リズムに対応したブロック図、第３図は従来の等化器の
構成を示すブロック図である。１２・・・入力端子、１３・・・第１の加算器、１４ａ
、１４ｂ、ｌ　４ｃｍＢＰＦ、１５ａ、１５ｂ、１５ｃ
・・・遅延器、Ｉ８・・・第２の加算器、１６ａ、１６
ｂ、１６ｃ、１７ａ、１７ｂ、１”７ｃｍ・・ゲイン調
整器、１９・・・出力端子、２１・・・加算器、２２−
・・乗算器、２３ａ、２３　ｂ−遅延器、２４．２５・
・・乗算器、２７・・・加算器代理人　弁理士　小鍜治　明　ほか２名Ｗ＆　　　　　
　滅脈

Claims

【特許請求の範囲】入力信号が供給される第１の加算器と、第１の加算器の出力信号が入力される複数のバンドパス
フィルタと、第１の加算器の出力信号が入力される第２の加算器と、上記複数のバンドパスフィルタの夫々の出力端に接続さ
れる複数の遅延器と、複数の遅延器の夫々の出力端に２個ずつ接続され、この
一方の出力信号を上記第１の加算器に供給し、他方の出
力信号を上記第２の加算器に供給する複数のゲイン調整
器とを有し、上記入力信号とゲイン調整器の一方の出力信号を上記第
１の加算器で累積加算し、第１の加算器の出力信号とゲ
イン調整器の他方の出力信号を上記第２の加算器で累積
加算して出力信号を得ることを特徴とする等化器。