JPH0571105B2 - - Google Patents
Info
- Publication number
- JPH0571105B2 JPH0571105B2 JP60296259A JP29625985A JPH0571105B2 JP H0571105 B2 JPH0571105 B2 JP H0571105B2 JP 60296259 A JP60296259 A JP 60296259A JP 29625985 A JP29625985 A JP 29625985A JP H0571105 B2 JPH0571105 B2 JP H0571105B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- memory
- overlay
- frame memory
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 68
- 239000002131 composite material Substances 0.000 claims description 13
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、フレームメモリに記憶されているイ
メージをラスタスキヤン型の表示器に表示し、そ
の上に、グラフイツクデイスプレイ・コントロー
ラから出力される図形を重ねて表示する画像表示
装置の改良に関する。
メージをラスタスキヤン型の表示器に表示し、そ
の上に、グラフイツクデイスプレイ・コントロー
ラから出力される図形を重ねて表示する画像表示
装置の改良に関する。
（従来の技術）
この種の画像表示装置においては、フレームメ
モリの読出クロツクは、表示画面上でのピクセル
サイズの縦横比が１：１になるように、ラスタス
キヤンの水平走査期間に合せて定められる。一方
グラフイツクデイスプレイ・コントローラの出力
は一旦オーバーレイメモリに書き込まれ、このオ
ーバーレイメモリの内容が例えば16：１のパラレ
ル・シリアル変換をへて出力されるので、オーバ
ーレイメモリの読出クロツクは、そのようなパラ
レル・シリアル変換の段数と水平走査時間とに合
せて定められる。このため、フレームメモリとオ
ーバーレイメモリは読出クロツク回路の周波数が
異なる。
モリの読出クロツクは、表示画面上でのピクセル
サイズの縦横比が１：１になるように、ラスタス
キヤンの水平走査期間に合せて定められる。一方
グラフイツクデイスプレイ・コントローラの出力
は一旦オーバーレイメモリに書き込まれ、このオ
ーバーレイメモリの内容が例えば16：１のパラレ
ル・シリアル変換をへて出力されるので、オーバ
ーレイメモリの読出クロツクは、そのようなパラ
レル・シリアル変換の段数と水平走査時間とに合
せて定められる。このため、フレームメモリとオ
ーバーレイメモリは読出クロツク回路の周波数が
異なる。
（発明が解決しようとする問題点）
フレームメモリとオーバーレイメモリの読出ク
ロツクの周波数が異なると、表示器に画像を表示
した時のそれぞれのピクセルサイズが異なる。こ
のため、オーバーレイ画像の縦横比が１：１にな
らず、例えば真円を描こうとしても円描画のコマ
ンドを使用することができない。又、フレームメ
モリのイメージとオーバーレイ図形の座標変換の
計算が複雑になり、且つ誤差が発生するのを免れ
ない。更に、NTSC方式とPAL／SECAM方式で
は、フレームメモリとオーバーレイメモリのそれ
ぞれの読出クロツクの周波数比を同一することも
困難なため、オーバーレイ画面の仕様が統一でき
ない。
ロツクの周波数が異なると、表示器に画像を表示
した時のそれぞれのピクセルサイズが異なる。こ
のため、オーバーレイ画像の縦横比が１：１にな
らず、例えば真円を描こうとしても円描画のコマ
ンドを使用することができない。又、フレームメ
モリのイメージとオーバーレイ図形の座標変換の
計算が複雑になり、且つ誤差が発生するのを免れ
ない。更に、NTSC方式とPAL／SECAM方式で
は、フレームメモリとオーバーレイメモリのそれ
ぞれの読出クロツクの周波数比を同一することも
困難なため、オーバーレイ画面の仕様が統一でき
ない。
本発明はこのような従来の問題点に鑑みてなさ
れたもので、その目的は、フレームメモリのイメ
ージのピクセルサイズとオーバーレイ図形のピク
セルサイズを同一にすることにより、上記の問題
点を解決した画像表示装置を提供することにあ
る。
れたもので、その目的は、フレームメモリのイメ
ージのピクセルサイズとオーバーレイ図形のピク
セルサイズを同一にすることにより、上記の問題
点を解決した画像表示装置を提供することにあ
る。
（問題点を解決するための手段）
上記問題点を解決する本発明は、イメージデー
タを記憶するフレームメモリと、水平同期信号に
基づいてフレームメモリ用の読出クロツクを発生
するフレームメモリ・クロツク回路と、フレーム
メモリの読出データが与えられコンポジツトビデ
オ信号を作成するコンポジツトビデオ信号作成回
路と、コンポジツトビデオ信号作成回路の出力信
号に基づいて画像を表示する表示器と、表示器に
表示されるフレームメモリの画像に重ねて表示す
る図形を表わす信号を発生するグラフイツクデイ
スプレイ・コントローラと、グラフイツクデイス
プレイ・コントローラの出力信号を記憶するオー
バーレイメモリと、オーバーレイメモリの読出デ
ータをパラレル・シリアル変換するパラレル・シ
リアル変換器と、水平同期信号に基づいてパラレ
ル・シリアル変換器用のクロツクを発生するオー
バーレイ・クロツク回路とを有する画像表示装置
において、パラレル・シリアル変換器の出力信号
が書き込まれるとともに読出出力をコンポジツト
ビデオ信号作成回路に与える水平走査メモリ・オ
ーバーレイ・クロツク回路のクロツクに従つて水
平走査メモリの書き込みを制御する書込アドレス
発生回路及びフレームメモリ・クロツク回路のク
ロツクに従つて水平走査メモリの読出を制御する
読出アドレス発生回路を具備することを特徴とす
るものである。
タを記憶するフレームメモリと、水平同期信号に
基づいてフレームメモリ用の読出クロツクを発生
するフレームメモリ・クロツク回路と、フレーム
メモリの読出データが与えられコンポジツトビデ
オ信号を作成するコンポジツトビデオ信号作成回
路と、コンポジツトビデオ信号作成回路の出力信
号に基づいて画像を表示する表示器と、表示器に
表示されるフレームメモリの画像に重ねて表示す
る図形を表わす信号を発生するグラフイツクデイ
スプレイ・コントローラと、グラフイツクデイス
プレイ・コントローラの出力信号を記憶するオー
バーレイメモリと、オーバーレイメモリの読出デ
ータをパラレル・シリアル変換するパラレル・シ
リアル変換器と、水平同期信号に基づいてパラレ
ル・シリアル変換器用のクロツクを発生するオー
バーレイ・クロツク回路とを有する画像表示装置
において、パラレル・シリアル変換器の出力信号
が書き込まれるとともに読出出力をコンポジツト
ビデオ信号作成回路に与える水平走査メモリ・オ
ーバーレイ・クロツク回路のクロツクに従つて水
平走査メモリの書き込みを制御する書込アドレス
発生回路及びフレームメモリ・クロツク回路のク
ロツクに従つて水平走査メモリの読出を制御する
読出アドレス発生回路を具備することを特徴とす
るものである。
（実施例）
本発明の実施例を第１図に示す。第１図におい
て、１は同期信号発生器で、水平同期信号と垂直
同期信号を発生する、２はDSCクロツク発生回
路で、同期信号発生器１の水平同期信号に基づい
て、フレームメモリ３を読み出すためのDSCク
ロツクを発生する。尚、DSCとはデイジタルス
キヤンコンバータの略称である。DSCクロツク
に従つてフレームメモリ３から読み出されたイメ
ージデータ（以下DSCデータ）は、コンポジツ
トビデオ信号作成回路４でコンポジツトビデオ信
号に変換されて表示器５（CRT）に与えられイ
メージとして表示される。尚、フレームメモリ３
には、図示しない手段によつて、表示すべきイメ
ージ用のデータが書き込まれる。
て、１は同期信号発生器で、水平同期信号と垂直
同期信号を発生する、２はDSCクロツク発生回
路で、同期信号発生器１の水平同期信号に基づい
て、フレームメモリ３を読み出すためのDSCク
ロツクを発生する。尚、DSCとはデイジタルス
キヤンコンバータの略称である。DSCクロツク
に従つてフレームメモリ３から読み出されたイメ
ージデータ（以下DSCデータ）は、コンポジツ
トビデオ信号作成回路４でコンポジツトビデオ信
号に変換されて表示器５（CRT）に与えられイ
メージとして表示される。尚、フレームメモリ３
には、図示しない手段によつて、表示すべきイメ
ージ用のデータが書き込まれる。
６はグラフイツクデイスプレイ・コントローラ
（以下GDCという）で、表示器５上に表示されて
いるイメージに重ねて表示すべき図形を表わす信
号を発生するものである。発生すべき図形信号
は、図示しない手段によつて指定される。GDC
６の出力信号は、オーバーレイメモリ７に書込ま
れ、このオーバーレイメモリ７から読み出された
信号がパラレル・シリアル変換回路８によつてシ
リアル信号に変換されて出力される。GDC６、
オーバーレイメモリ７及びパラレル・シリアル変
換回路８の動作用のクロツクは、オーバーレイク
ロツク発生回路９から与えられる。このオーバー
レイクロツク回路９のクロツクは、同期信号発生
器１の水平同期信号に基づいて、DSCクロツク
発生回路２のクロツクとは一般に異なる周波数で
発生される。
（以下GDCという）で、表示器５上に表示されて
いるイメージに重ねて表示すべき図形を表わす信
号を発生するものである。発生すべき図形信号
は、図示しない手段によつて指定される。GDC
６の出力信号は、オーバーレイメモリ７に書込ま
れ、このオーバーレイメモリ７から読み出された
信号がパラレル・シリアル変換回路８によつてシ
リアル信号に変換されて出力される。GDC６、
オーバーレイメモリ７及びパラレル・シリアル変
換回路８の動作用のクロツクは、オーバーレイク
ロツク発生回路９から与えられる。このオーバー
レイクロツク回路９のクロツクは、同期信号発生
器１の水平同期信号に基づいて、DSCクロツク
発生回路２のクロツクとは一般に異なる周波数で
発生される。
１０及び１１は一対の水平走査メモリ（以下
1Hメモリという）で、水平走査の一回毎に交互
に切り換えて使用されるものである。切換は、書
込側及び読出側のそれぞれのスイツチ１２及び１
３を、1Hメモリ切換信号発生器１４の信号で制
御することによつて行われる。1Hメモリ１０，
１１の書込アドレスは、1Hメモリ書込アドレス
ジエネレータ１５によつて、オーバーレイクロツ
ク発生回路９のクロツクに従つて与えられ、読出
アドレスは、1Hメモリ読出アドレスジエネレー
タ１６によつて、DSCクロツク発生回路２のク
ロツクに従つて与えられる。1Hメモリ１０，１
１は、一方が書き込ままれているとき他方が読み
出される。1Hメモリ１０，１１から読み出され
たオーバーレイデータは、コンポジツトビデオ信
号作成回路４に与えられる。尚、オーバーレイク
ロツクの周波数がDSCクロツクの周波数よりも
常に高いときは、1Hメモリとして単一のデユア
ルポートメモリを用い、一方のポートからオーバ
ーレイクロツクに従つてオーバーレイデータを書
き込み、他方のポートからDSCクロツクに従つ
てオーバーレイデータを読み出すようにしてもよ
い。その場合、切換スイツチ１２，１３と1Hメ
モリ切換信号発生器１４が不要になる。
1Hメモリという）で、水平走査の一回毎に交互
に切り換えて使用されるものである。切換は、書
込側及び読出側のそれぞれのスイツチ１２及び１
３を、1Hメモリ切換信号発生器１４の信号で制
御することによつて行われる。1Hメモリ１０，
１１の書込アドレスは、1Hメモリ書込アドレス
ジエネレータ１５によつて、オーバーレイクロツ
ク発生回路９のクロツクに従つて与えられ、読出
アドレスは、1Hメモリ読出アドレスジエネレー
タ１６によつて、DSCクロツク発生回路２のク
ロツクに従つて与えられる。1Hメモリ１０，１
１は、一方が書き込ままれているとき他方が読み
出される。1Hメモリ１０，１１から読み出され
たオーバーレイデータは、コンポジツトビデオ信
号作成回路４に与えられる。尚、オーバーレイク
ロツクの周波数がDSCクロツクの周波数よりも
常に高いときは、1Hメモリとして単一のデユア
ルポートメモリを用い、一方のポートからオーバ
ーレイクロツクに従つてオーバーレイデータを書
き込み、他方のポートからDSCクロツクに従つ
てオーバーレイデータを読み出すようにしてもよ
い。その場合、切換スイツチ１２，１３と1Hメ
モリ切換信号発生器１４が不要になる。
このような構成における1Hメモリ１０，１１
のオーバーレイデータの書込及び読出と、フレー
ムメモリ３のDSCデータの読出との関係を第２
図に示す。水平走査線１の走査時（第２図左）
に、1Hメモリ１０，１１の何れか一方に、オー
バーレイデータがオーバーレイクロツクに従つて
書き込まれる。このとき、他方からは、その前に
書き込まれた走査線Ｏのオーバーレイデータが、
フレームメモリ３の読出と同じDSCクロツクに
従つて読み出される。走査線２の走査に切り換わ
つた時（第２図右）、走査線１の時に書き込まれ
たオーバーレイデータが、フレームメモリ３の読
出と同じDSCクロツクに従つて読み出される。
のオーバーレイデータの書込及び読出と、フレー
ムメモリ３のDSCデータの読出との関係を第２
図に示す。水平走査線１の走査時（第２図左）
に、1Hメモリ１０，１１の何れか一方に、オー
バーレイデータがオーバーレイクロツクに従つて
書き込まれる。このとき、他方からは、その前に
書き込まれた走査線Ｏのオーバーレイデータが、
フレームメモリ３の読出と同じDSCクロツクに
従つて読み出される。走査線２の走査に切り換わ
つた時（第２図右）、走査線１の時に書き込まれ
たオーバーレイデータが、フレームメモリ３の読
出と同じDSCクロツクに従つて読み出される。
このように、1Hメモリ１０，１１のオーバー
レイデータが、フレームメモリ３と共通のDSC
クロツクによつて読み出されるので、読み出され
たオーバーレイデータは、そのピクセルサイズが
DSCデータと同一になる。このため、表示画面
上の縦横比が１：１になり、且つ表示画面の上の
座標が同一になる。又、NTSC方式とPAL／
SECAM方式のどちらに対しても、オーバーレイ
画面の使用は共通にすることができる。
レイデータが、フレームメモリ３と共通のDSC
クロツクによつて読み出されるので、読み出され
たオーバーレイデータは、そのピクセルサイズが
DSCデータと同一になる。このため、表示画面
上の縦横比が１：１になり、且つ表示画面の上の
座標が同一になる。又、NTSC方式とPAL／
SECAM方式のどちらに対しても、オーバーレイ
画面の使用は共通にすることができる。
（発明の効果）
以上のように、本発明によれば、フレームメモ
リのイメージのピクセルサイズとオーバーレイメ
モリの図形のピクセルサイズを同一にすることに
より、従来の問題点を解決した画像表示装置が実
現できる。
リのイメージのピクセルサイズとオーバーレイメ
モリの図形のピクセルサイズを同一にすることに
より、従来の問題点を解決した画像表示装置が実
現できる。
第１図は本発明の一実施例のブロツク構成図、
第２図は一本発明の実施例の動作説明図である。 １…同期信号発生器、２…DSCクロツク発生
回路、３…フレームメモリ、４…コンポジツトビ
デオ信号作成回路、５…表示器、６…グラフイツ
クデイスプレイ・コントローラ、７…オーバーレ
イメモリ、８…パラレル・シリアル変換回路、９
…オーバーレイクロツク発生回路、１０，１１…
1Hメモリ、１２，１３…切換スイツチ、１４…
1Hメモリ切換信号発生器、１５…1Hメモリ書込
アドレスジエネレータ、１６…1Hメモリ読出ア
ドレスジエネレータ。
第２図は一本発明の実施例の動作説明図である。 １…同期信号発生器、２…DSCクロツク発生
回路、３…フレームメモリ、４…コンポジツトビ
デオ信号作成回路、５…表示器、６…グラフイツ
クデイスプレイ・コントローラ、７…オーバーレ
イメモリ、８…パラレル・シリアル変換回路、９
…オーバーレイクロツク発生回路、１０，１１…
1Hメモリ、１２，１３…切換スイツチ、１４…
1Hメモリ切換信号発生器、１５…1Hメモリ書込
アドレスジエネレータ、１６…1Hメモリ読出ア
ドレスジエネレータ。
Claims (1)
- １ イメージデータを記憶するフレームメモリ
と、水平同期信号に基づいてフレームメモリ用の
読出クロツクを発生するフレームメモリ・クロツ
ク回路と、フレームメモリの読出データが与えら
れるコンポジツトビデオ信号を作成するコンポジ
ツトビデオ信号作成回路と、コンポジツトビデオ
信号作成回路の出力信号に基づいて画像を表示す
る表示器と、表示器に表示されるフレームメモリ
の画像に重ねて表示する図形を表わす信号を発生
するグラフイツクデイスプレイ・コントローラ
と、グラフイツクデイスプレイ・コントローラの
出力信号を記憶するオーバーレイメモリと、オー
バーレイメモリの読出データをパラレル・シリア
ル変換するパラレル・シリアル変換器と、水平同
期信号に基づいてパラレル・シリアル変換器用の
クロツクを発生するオーバーレイ・クロツク回路
とを有する画像表示装置において、パラレル・シ
リアル変換器の出力信号が書き込まれるとともに
読出出力をコンポジツトビデオ信号作成回路に与
える水平走査メモリ、オーバーレイ・クロツク回
路のクロツクに従つて水平走査メモリの書き込み
を制御する書込アドレス発生回路及びフレームメ
モリ・クロツク回路のクロツクに従つて水平走査
メモリの読出を制御する読出アドレス発生回路を
具備することを特徴とする画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60296259A JPS62153894A (ja) | 1985-12-26 | 1985-12-26 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60296259A JPS62153894A (ja) | 1985-12-26 | 1985-12-26 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62153894A JPS62153894A (ja) | 1987-07-08 |
| JPH0571105B2 true JPH0571105B2 (ja) | 1993-10-06 |
Family
ID=17831253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60296259A Granted JPS62153894A (ja) | 1985-12-26 | 1985-12-26 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62153894A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0833721B2 (ja) * | 1987-09-29 | 1996-03-29 | 株式会社東芝 | 階調表示制御装置 |
-
1985
- 1985-12-26 JP JP60296259A patent/JPS62153894A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62153894A (ja) | 1987-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2710123B2 (ja) | 画像拡大装置 | |
| JP4327173B2 (ja) | グラフィックスプロセッサ、描画処理装置および描画制御方法 | |
| JPS62142476A (ja) | テレビジョン受像機 | |
| JP2000330536A (ja) | 液晶マルチディスプレイ表示装置 | |
| JPH0571105B2 (ja) | ||
| JP2000324337A (ja) | 画像拡大縮小装置 | |
| JPS6150318B2 (ja) | ||
| JPH0470797A (ja) | 画像信号合成装置 | |
| JPH02137070A (ja) | 画像処理装置 | |
| JP2000125284A (ja) | 監視カメラシステム | |
| JPH05252353A (ja) | 画像読み取り装置 | |
| JPH05324840A (ja) | 高解像度画像処理装置 | |
| JP3420151B2 (ja) | 画像処理装置 | |
| JPS62192794A (ja) | 画像合成表示装置 | |
| JPH04180377A (ja) | 表示装置 | |
| JPH07225562A (ja) | 走査変換装置 | |
| JP2003143474A (ja) | 映像信号処理システム | |
| JPH01143580A (ja) | 文字放送受信装置 | |
| JPH04248591A (ja) | 動画ウィンドウ表示装置 | |
| JPH02109474A (ja) | 画像メモリ装置 | |
| JPH06113222A (ja) | 画像文字データ演算装置 | |
| JPH06274155A (ja) | 画像の合成表示装置 | |
| JPS63141462A (ja) | スキヤンコンバ−タ | |
| JPH11331826A (ja) | 多画面表示装置 | |
| JPH0347511B2 (ja) |