JPH0567052B2 - - Google Patents

Info

Publication number
JPH0567052B2
JPH0567052B2 JP62058015A JP5801587A JPH0567052B2 JP H0567052 B2 JPH0567052 B2 JP H0567052B2 JP 62058015 A JP62058015 A JP 62058015A JP 5801587 A JP5801587 A JP 5801587A JP H0567052 B2 JPH0567052 B2 JP H0567052B2
Authority
JP
Japan
Prior art keywords
wiring
integrated circuit
signal
metal
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62058015A
Other languages
English (en)
Other versions
JPS63224339A (ja
Inventor
Takashi Uno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5801587A priority Critical patent/JPS63224339A/ja
Publication of JPS63224339A publication Critical patent/JPS63224339A/ja
Publication of JPH0567052B2 publication Critical patent/JPH0567052B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路装置に係り、特に信号伝達に
関する金属配線の布線に関する。
〔従来の技術〕
従来、集積回路装置では、多数の素子が使用さ
れ、それらの相互間は主として金属配線で結線さ
れ、信号の伝達が行われている。また、複数の信
号配線が並列する場合、主として配線領域に配置
される。この従来の配線を第2図、第3図に従
い、説明する。
まず、第2図において、集積回路基板9上に絶
縁膜8を介して、電源配線6と、並列に配置され
た3本の金属の信号配線1,2,3とがあり、こ
れらは保護膜7で覆われている。3本の信号配線
1,2,3は同一幅の金属配線で、等間隔に配置
されている。
〔発明が解決しようとする問題点〕
この信号配線1,2,3は、いずれも電源配線
6と異なる距離に配置されているため、単位長当
りの静電容量は互いに異なり、その大小関係は、
信号配線1<信号配線2<信号配線3、となる。
一般に、金属配線が長大である場合、信号の伝達
時間は配線容量に依存する。
しかし、第3図に示す如く、配線間隔Sが小さ
くなると共に、平行2線m、平行3線nの場合の
静電容量Cは急増する。しかし、単一線lの場合
は不変である。集積回路の設計の際は、配転長か
ら配線容量を見積るが、前述の如く、配線の位置
により単位長容量が大幅に異なるため、精度の良
い信号伝達時間の設計は困難である。また、信号
により伝達時間の設計誤差が大きく、回路の誤動
作を招く事もあつた。
本発明の目的は、前記問題点を解決し、信号伝
達時間の設計誤差を小さくし、回路の誤動作を少
なくした集積回路装置を提供することにある。
〔問題点を解決するための手段〕
本発明の構成は、集積回路基板上に信号を伝達
する複数の金属配線を備えた集積回路装置におい
て、配線領域では前記金属配線の両側に、略同一
幅の金属配線をそれぞれ等間隔で平行になるよう
に配置したことを特徴とする。
〔実施例〕
次に本発明について図面を参照して詳細に説明
する。
第1図は本発明の実施例の集積回路装置を示す
断面図である。同図において、本実施例は、信号
配線1,2,3及び金属配線4,5は同一幅であ
り、更に等間隔で配置されている。前記信号配線
1,2,3は、いずれについても両側に等間隔、
同一幅の金属配線4,5が設置されているため、
単位長当たりの静電容量は等しくなる。(平行4
線以上についても中の配線の容量は、平行3線の
場合と同様である。)従つて、信号伝達時間の設
計は、精度良く行う事が可能となり、高品質の集
積回路装置の提供が可能となる。前記金属配線
4,5は、電源又は設置電位等の固定電位に接続
してあれば十分である。
〔発明の効果〕
以上説明したように、本発明によれな、信号配
線の単位長当り容量を同一になる様に布線を行う
ことにより、精度の良い設計が可能になり、特に
ゲートアレー等信号配線が多く、かつ設計上の精
度を高く要求される集積回路素子では高品質な製
品が得られるという効果がある。
【図面の簡単な説明】
第1図は本発明の実施例の集積回路の装置の断
面図、第2図は従来の集積回路装置の断面図、第
3図は金属配線の単位長当たり容量と配線間隔と
の関係を示す特性図である。 1,2,3……信号配線、4,5……金属配
線、6……電源配線、7……保護膜、8……絶縁
膜、9……集積回路基板。

Claims (1)

    【特許請求の範囲】
  1. 1 集積回路基板上に信号を伝達する複数の金属
    配線を備えた集積回路装置において、配線領域で
    は前記金属配線の両側に略同一幅の金属配線をそ
    れぞれ等間隔で平行になる様に配置したことを特
    徴とする集積回路装置。
JP5801587A 1987-03-13 1987-03-13 集積回路装置 Granted JPS63224339A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5801587A JPS63224339A (ja) 1987-03-13 1987-03-13 集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5801587A JPS63224339A (ja) 1987-03-13 1987-03-13 集積回路装置

Publications (2)

Publication Number Publication Date
JPS63224339A JPS63224339A (ja) 1988-09-19
JPH0567052B2 true JPH0567052B2 (ja) 1993-09-24

Family

ID=13072139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5801587A Granted JPS63224339A (ja) 1987-03-13 1987-03-13 集積回路装置

Country Status (1)

Country Link
JP (1) JPS63224339A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5317185A (en) * 1990-11-06 1994-05-31 Motorola, Inc. Semiconductor device having structures to reduce stress notching effects in conductive lines and method for making the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60178663A (ja) * 1984-02-24 1985-09-12 Mitsubishi Electric Corp 大形イメ−ジセンサ
JPS60183784A (ja) * 1984-03-01 1985-09-19 キヤノン株式会社 配線装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60178663A (ja) * 1984-02-24 1985-09-12 Mitsubishi Electric Corp 大形イメ−ジセンサ
JPS60183784A (ja) * 1984-03-01 1985-09-19 キヤノン株式会社 配線装置

Also Published As

Publication number Publication date
JPS63224339A (ja) 1988-09-19

Similar Documents

Publication Publication Date Title
US5309015A (en) Clock wiring and semiconductor integrated circuit device having the same
EP0353426A3 (en) Semiconductor integrated circuit device comprising conductive layers
EP0301501A3 (en) Fault tolerant digital data processor with improved bus protocol
EP0319668A3 (en) Inter and intra priority resolution network for an asynchronous bus system
JPH10233562A (ja) プリント基板
DE69228919D1 (de) Tristate-Treiberschaltung für interne Datenbusleitungen
JPH0567052B2 (ja)
JP4234243B2 (ja) 入力バッファを備える半導体装置
JP2776551B2 (ja) バスライン方式半導体記憶装置
JPS5368940A (en) Information transmission system
JP2764721B2 (ja) 密着型イメージセンサ
JPH0212754Y2 (ja)
IT8422757A0 (it) Sistema per la trasmissione bidirezionale di segnali elettrici su una linea conduttrice e strumento indicatore incorporante un tale sistema.
JPS6263465A (ja) 半導体集積回路装置
JPS6347106Y2 (ja)
JPH03225697A (ja) 半導体集積回路
JPH0224375B2 (ja)
JPH04196226A (ja) 半導体集積回路
JPS6390842A (ja) 半導体集積回路
JPS59196185A (ja) 多関節ア−ムの信号伝送装置
JPS6369258A (ja) 多層配線基板
JPH0582644A (ja) カスタム集積回路
JPH0792878B2 (ja) エンコーダ異常伝達方法
JPH02196529A (ja) 情報処理装置
JPS61131306A (ja) 遮蔽型フラツトケ−ブル

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term