JPH02196529A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、信号伝送路を外部信号に対して堅固にした情
報処理装置に関する。

〔従来の技術〕

一般の情報処理装置の内部は、多くの機能素子の組合せ
によるユニット化された電子回路基板、あるいは、ユニ
ット装置などで構成され、それらの各ユニット間は電気
的なコネクタを介して伝送路で連絡されている。しかし
ながら、あらゆる伝送路において同時に信号の交換がな
される間に、互いに干渉現象が生じ、線路間で予期され
ない誤った伝送、あるいは希望されない波形の信号が線
路内に伝送されてしまう。特にデジタル回路の中央処理
装置と外部装置とのインタフェイス回路においては、こ
れまでは信号エネルギーの減衰を防ぐためのダンパー、
は備えたにしても、特別な対策を施すことなく、伝送路
を可能な限り短く設定し、ノイズが周辺に発生しないよ
うに、互いにエネルギーを最小限に押さえて、線路間隔
を充分にとって伝送するという構成をとっていた。

また、信号路とインタフェイス回路は常時接続していた
ため、タイミングあるいは外部信号に対する保護手段を
信号路に対して特に講じないまま送っており、送る必要
がない信号さえも信号路に流れていた。かかる装置の伝
送路内では信号がお互いに影響を及ぼし易い状況にあり
、不必要な信号が伝送路に流れているために、本来の正
常な波形であるべき信号に影響が及ぼされ、信号にノイ
ズがのってしまうことがあった。

かかるノイズの影響を無効にしようとする場合は、シー
ルド構造にして対策を施すか、あるいは、ケーブル内に
信号線とグランド線とを組み合わせてツイストペアとし
て送る構成をとるか、信号線を束ねて層状に分けて、そ
の間にシールド材を巻きこみ、それぞれの各層を分離す
るという構成をとっていた。

第６図に従ってケーブルの実施例を説明する。

第６図は従来のインタフェイスケーブル３の断面図であ
り、・は２６本のグランド信号線６１〜Ｇ２Ｇであり、
◎は１６本の信号線８１〜Ｓ１６が無秩序に並んでいる
。従って、信号線８１〜Ｓ１６のそれぞれの間は相互誘
導によりノイズがのりやすい。

しかし、シールドしただけでは、外からのノイズは防げ
るが、信号線の相互誘導によるノイズは防げない。ツイ
ストペアてはグランド線と必ず対にするため、同じ太さ
のケーブルを用いるとケーブル内を通る信号線の数は実
質的に半分の数しか信号を送れない。層に分は各層間に
シールド材を巻き付ける構成は、ケーブルが必要以上に
太くなってしまう。１００本程鹿の信号を送るには、ケ
ーブルを約１５ｍｍから２０ｍｍ程度の太さにするか、
２本のケーブルに分離した接続構成をとるかになり、い
ずれにしてもコストアップにつながり、しかもケーブル
の占める体積が大となり、限られたスペースに配置する
ことができない。またケーブルの本数が増せば終端部に
必要なコネクタの数が倍増する。これはさらにコストア
ップとなる。

〔発明が解決しようとする課題〕

そこで、本発明はこのような問題点を解決するためのも
ので、複数の信号を比較的簡単な対策で効率よくノイズ
の混入なく送ることを目的とする。

〔課題を解決するための手段〕

本発明は、信号を互いに送受する複数の装置、前記複数
の装置間を信号伝送のために接続された伝送路、前記伝
送路は複数の細線を層状に束ねたケーブルで構成され、
前記ケーブルの比較的中間位置を占める前記層の細線を
グランド信号線として用いることを特徴とする。

〔実施例〕

以下に、図面に基づいて本発明の詳細な説明する。

第１図は、実施例に用いる装置の概略図である。

１は装置Ａであり、２は装置Ｂであり、ｌと２の装置Ａ
、　　Ｂはコネクタ４．５とインタフェイスケーブル３
を介してかつながれている。１の装置Ａからインタフェ
イスケーブルに対して、インタフェイスポード６を介し
て信号が送られる。

本発明は、この信号を送る際の伝送路について対策を講
じたものであるが、伝送ケーブル及び伝送回路について
同時に対策を講じた場合、ノイズ等の影響に対して最も
堅固になるが、コスト高になるために施すことができな
い、あるいは基板実装上の問題、あるいはすでに設置さ
れている装置であるために変更不可の場合など、様々な
場合があるが、伝送回路に対策を講することが困難な場
合は、ケーブルに対する対策のみて充分有効である。そ
の技術的詳細は次の通りである。

第２図において実施例における必要な信号及び不必要な
信号について説明をする。第１図に示された装置Ｂが装
置Ａ内のメモリに対し、メモリリードする際の基本的な
タイミングチャートを第２図に示す。

アドレス信号である信号２が発生すると、その−定時間
後のＴ１において、ＭＲＤ（メモリリード信号）である
信号１がＬｏｗになる。次に、一定時間のデータネ確定
期間を経たＴ２において、データ信号である信号３が確
定するように設定されている。この信号３は、さらに一
定時間経るＴ３まで、確定していなくてはいけない。装
置Ｂは信号４の立ち下がりであるＴ４において、データ
を取り込む。信号４はクロック信号であり、本実施例で
は周期が１００ｎｓ　（１０ＭＨｚ）である。

以上がメモリリード時の信号の基本的なタイムチャート
である。本実施例において、信号３のＴ１からＴ２の間
は不必要データであり、伝送路に流される必要がない期
間である。

また、Ｔ１直後の信号３の出力信号は、３であるケーブ
ルの線間容量あるいは誘導成分により振動を伴った不安
定な波形であり、ケーブル内の相互誘導により他の信号
に対し悪影響を及ぼす原因となりやすい。信号３におけ
るＴ１からＴ２の期間ではデータなどの信号そのものを
送らないように設定をし、仮に送ったとしても受端側で
不感状態に設定しておく。本実施例ではＴＩからＴ２の
最短時間は２３０ｎｓであるが、先にも書いた通り信号
の出始めの１５０ｎｓが特に原因となり易く、この期間
について対策を施す必要がある。

第３図を用いて、信号３がＴＩからＴ２の間ケーブル３
より切り放される回路構成について説明する。

２は装置Ｂ、３はケーブル、４と５はコネクタ、６はイ
ンタフェイスポードである。その回路構成としては、７
は双方向性のパスバッファ素子（７４ＨＣ２４５）であ
り、Ｆ点とＧ点は信号３の入出力ピンである。Ｅ点は伝
送方向切り替え入力ＤＩＲ（１番ピン）であり、信号３
はＬｏｗ状態でＦ点からＧ点に向かう。Ｄ点はゲートイ
ネーブル信号（１９番ビン）で、Ｌｏｗの状態でゲート
を開く。

８はプルアップ抵抗で本実施例では１０にΩ、９は抵抗
であり本実施例では６８Ωである。また、１０はコンデ
ンサで本実施例では１０００ｐＦを使用している。こ、
の８．９．１０により約１６０ｎｓの信号遅延回路を構
成している。１１．１２はインバータ（７４ＨＣＯ４）
であり、１３は２人力のＡＮＤ素子（７４ＨＣＯ８）で
ある。１４．１５．１６．１７はプルアップ抵抗であり
、本実施例では１０にΩを使用している。

以上がインタフェイス回路６の基本的な構成である。次
に、第４図のタイムチャートに従ってこの回路の動作を
説明する。

Ｔ１でメモリリード信号であるＡ点信号１がＬＯＷに落
ちる。その反転信号であるＢ点はすぐにＨｉｇｈとなる
が、さらにその反転信号であるＣ点は、８．９．１０て
構成されるＣＲ遅延回路によって約１６０ｎｓ後のＴ５
がＬｏｗとなるまでＨｉｇｈの電位を保っている。その
結果、信号１がＬｏｗになってから、およそ１６０ｎｓ
の間、ゲートイネーブル信号は）Ｉｉｇｈのままである
から、信号３はＦ点とＧ点間で切り放されている。

従って、第４図のように、ＴＩからＴ３までの間は信号
３はＦ点までは送られてくるが、Ｇ点ではＴ５からＴ３
まで、の間のみ信号が送られてくる。

Ｔ１からＴ５までの間は、不確定かつ不必要なデータ信
号は、ケーブル側へ送られてこないことになる。

ＴＩからＴ２の最短時間は２３０ｎｓであるが、切り放
されている時間はＴＩからＴ５までの約１６０ｎｓなの
で、信号３において必要とされるＴ２からＴ３までの間
は接続されている。Ｔ５からＴ２までの約７０ｎｓはマ
ージンである。最も有害であり不確定なデータである初
期段階の信号をケーブルに流さないためには、１６０ｎ
ｓが充分な有効間隔である。

次に、第５図に従ってケーブルの実施例を説明する。第
５図は本発明によるインタフェイスケーブル３の断面図
であり、・は２６本のグランド信号線Ｑであり、◎は１
６本の信号線Ｐである。おおむね３層に配列され、中芯
層に信号線Ｐ、中間層にグランド線Ｑ、外郭の外芯層に
その他の信号線Ｒが配置されている。かかる構造は専用
ケーブルを新規に製造してもよいが、従来の多芯ケーブ
ルをそのまま利用することも出来るので、コストアップ
にならず、占める体積が増えることがなく、如何なる装
置にも簡単に実施できる。

これはグランド線を複数層もうけて、５Ｍあるいは７層
と増やしてもよい。信号線Ｐに近接して配置されている
のはグランド線か信号線Ｐ自身であるが、信号線Ｐはノ
イズが発生し易いＴＩからＴ２にかけては、データネ確
定期間であるので動作に支障がない。よって信号線とグ
ランド線の配置をかかる構造をとることによって、ケー
ブル内の全体の細線の本数を増やす事なく、コストを上
げずに問題解決がはかれる。

以上、メモリリードによる実施例の説明をしてきたが、
各種データのやり取りにおけるデータネ確定時に応用で
きるので、各種記憶装置、通信装置などに応用できる。

また、ケーブルは３層で説明を行ったが、４層以上にし
て、偶数層をグランド線の層にするといった応用が考え
られる。

〔発明の効果〕

以上説明した本発明のインタフェイスケーブルによって
、不必要なノイズ干渉を避けることができ、１本のケー
ブルで複数の信号を効率よく、誤り少なく送ることがで
きる。その結果比較的に離間した装置間で安定した動作
が保証され、今後多機能化、あるいは周辺装置をシリー
ズに接続して、接続間隔が増大した装置に対して、本発
明は同様にして応用する事のできるものである。

【図面の簡単な説明】

第１図は本発明の実施例の構成装置の概要を示す図。 第２図は本発明による実施例のタイミングを示す図。 第３図は本発明による実施例を示すインタフェイス回路
の図。 第４図は本発明の実施例であるインタフェイス回路内の
タイムチャート図である。 第５図は本発明の実施例であるインタフェイスケーブル
の断面図である。 第６図は従来のケーブルの断面図である。 ｌ：装置Ａ ２：装置Ｂ ３：インタフェイスケーブル ４．６：コネクタ ６：インタフェイスポード 以　　　上 出願人　セイコーエプソン株式会社 代理人　弁理士　鈴木喜三部　他１名 ■４ 第２図

Claims (1)

【特許請求の範囲】
1. 信号を互いに送受する複数の装置、前記複数の装置間を
   信号伝送のために接続された伝送路、前記伝送路は複数
   の細線を層状に束ねたケーブルで構成され、前記ケーブ
   ルの比較的中間位置を占める前記層の細線をグランド信
   号線として用いることを特徴とする情報処理装置。