JPH056293B2 - - Google Patents
Info
- Publication number
- JPH056293B2 JPH056293B2 JP22844984A JP22844984A JPH056293B2 JP H056293 B2 JPH056293 B2 JP H056293B2 JP 22844984 A JP22844984 A JP 22844984A JP 22844984 A JP22844984 A JP 22844984A JP H056293 B2 JPH056293 B2 JP H056293B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- piezoelectric
- piezoelectric ceramic
- current limiting
- relay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000919 ceramic Substances 0.000 claims description 16
- 230000003111 delayed effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000011084 recovery Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、遅延動作型圧電リレーの入力回路に
関する。
関する。
従来この種の遅延動作型圧電リレーの入力回路
は基本原理的には第３図に示す様に、圧電セラミ
ツクアクチユエータ１５を駆動する際流れる電流
を制限する為の充電電流制限抵抗１４と電源１１
をOFFした時に圧電アクチユエータ１５に蓄え
られた電気エネルギーを放電させる放電回路（放
電電流制限抵抗１３を有する）よりなる。同図
中、駆動スイツチ１２が１メークの時は駆動時の
消費電力を低減する為に放電回路に上記放電抵抗
１３を入れる必要がある。この抵抗１３は小さい
値であると消費電力が大きくなり、又消費電力を
小さくする為大きい値の抵抗を用いるとリレー
ON時に遅延動作する時間よりも更に長い時間で
遅延復旧することになつてしまう。例えば従来の
１トランスフアー接点を有する小形リレーについ
て検討すると、 Γ入力電圧：DC100V Γ積層形圧電セラミツクアクチユエータ静電容
量：200nF Γ充電電流制限抵抗１４：10MΩ とすると、ON時のタイムコンスタントτ1は τ1＝200×10-9×10×106＝４秒となる。
は基本原理的には第３図に示す様に、圧電セラミ
ツクアクチユエータ１５を駆動する際流れる電流
を制限する為の充電電流制限抵抗１４と電源１１
をOFFした時に圧電アクチユエータ１５に蓄え
られた電気エネルギーを放電させる放電回路（放
電電流制限抵抗１３を有する）よりなる。同図
中、駆動スイツチ１２が１メークの時は駆動時の
消費電力を低減する為に放電回路に上記放電抵抗
１３を入れる必要がある。この抵抗１３は小さい
値であると消費電力が大きくなり、又消費電力を
小さくする為大きい値の抵抗を用いるとリレー
ON時に遅延動作する時間よりも更に長い時間で
遅延復旧することになつてしまう。例えば従来の
１トランスフアー接点を有する小形リレーについ
て検討すると、 Γ入力電圧：DC100V Γ積層形圧電セラミツクアクチユエータ静電容
量：200nF Γ充電電流制限抵抗１４：10MΩ とすると、ON時のタイムコンスタントτ1は τ1＝200×10-9×10×106＝４秒となる。
仮に放電抵抗１３の抵抗値を0ΩとしてもOFF
時のタイムコンスタントτ2も４秒となり、実際に
は圧電リレーの特徴である低消費電力性を生かす
為には少なくとも抵抗１３は1MΩ程度以上の必
要がある為τ2は更に長くなる。一般的には遅延リ
レーと言えども復旧時は速やかな復旧が望まれる
訳であるから第３図の駆動原理では実用的でな
い。
時のタイムコンスタントτ2も４秒となり、実際に
は圧電リレーの特徴である低消費電力性を生かす
為には少なくとも抵抗１３は1MΩ程度以上の必
要がある為τ2は更に長くなる。一般的には遅延リ
レーと言えども復旧時は速やかな復旧が望まれる
訳であるから第３図の駆動原理では実用的でな
い。
そこでこれ等の欠点を除去する為、第４図の回
路の如く駆動スイツチとして１切替駆動スイツチ
２１を用いる方法が提案されている。
路の如く駆動スイツチとして１切替駆動スイツチ
２１を用いる方法が提案されている。
この方法によればリレー動作の遅延時間に寄与
する充電時間は抵抗１４によつて自由に設定さ
れ、スイツチ２１を切換える事により圧電セラミ
ツクアクチユエータ１５に蓄えられた電荷は速や
かに放電される。この場合放電抵抗が0Ωである
と急激に過大電流が流れて圧電セラミツクアクチ
ユエータ１５を破損したり、切換えスイツチ２１
の接点が溶着したりすることがある。
する充電時間は抵抗１４によつて自由に設定さ
れ、スイツチ２１を切換える事により圧電セラミ
ツクアクチユエータ１５に蓄えられた電荷は速や
かに放電される。この場合放電抵抗が0Ωである
と急激に過大電流が流れて圧電セラミツクアクチ
ユエータ１５を破損したり、切換えスイツチ２１
の接点が溶着したりすることがある。
そこで、第５図の如く放電電流制限抵抗３１を
入れる場合が多く、この場合遅延リレーの動作と
しては理想的となる。
入れる場合が多く、この場合遅延リレーの動作と
しては理想的となる。
しかし、第５図の回路によれば、駆動スイツチ
２１として切換スイツチタイプを必要とするた
め、コストアツプとなり、又半導体スイツチに置
き換える場合に１メーク接点スイツチに比べ複雑
になるという問題点があつた。
２１として切換スイツチタイプを必要とするた
め、コストアツプとなり、又半導体スイツチに置
き換える場合に１メーク接点スイツチに比べ複雑
になるという問題点があつた。
すなわち、上記従来の回路では１トランスフア
ー接点を必要としており、この１トランスフアー
接点は２つの固定接点が必要となる為、当然コス
トアツプとなる。
ー接点を必要としており、この１トランスフアー
接点は２つの固定接点が必要となる為、当然コス
トアツプとなる。
又、半導体スイツチに置き換える場合、１トラ
ンスフアー接点はトランジスタが少なくとも２個
は必要である為、トランジスタ１個の場合と比較
すると回路が複雑化する問題点があつた。
ンスフアー接点はトランジスタが少なくとも２個
は必要である為、トランジスタ１個の場合と比較
すると回路が複雑化する問題点があつた。
本発明は、上記問題点を解決したものであり、
直列に接続された高抵抗の充電電流制限抵抗を介
して圧電セラミツクアクチユエータに直流電源の
出力を入力し、圧電セラミツクアクチユエータを
ON、OFFする遅延動作型圧電リレーの入力回路
に於いて直流電源の一方の出力端に直列に接続さ
れた高抵抗の充電電流制限抵抗の終端に１メーク
形スイツチの一端を接続し、該１メーク形スイツ
チの他端を前記直流電源の他方の出力端に接続
し、前記１メークスイツチの両端に圧電セラミツ
クアクチユエータを接続した事を特徴とするもの
である。
直列に接続された高抵抗の充電電流制限抵抗を介
して圧電セラミツクアクチユエータに直流電源の
出力を入力し、圧電セラミツクアクチユエータを
ON、OFFする遅延動作型圧電リレーの入力回路
に於いて直流電源の一方の出力端に直列に接続さ
れた高抵抗の充電電流制限抵抗の終端に１メーク
形スイツチの一端を接続し、該１メーク形スイツ
チの他端を前記直流電源の他方の出力端に接続
し、前記１メークスイツチの両端に圧電セラミツ
クアクチユエータを接続した事を特徴とするもの
である。
次に、その実施例を第１図、第２図と共に説明
する。
する。
第１図及び第２図は夫々本発明に係る遅延動作
型圧電リレーの入力回路の一実施例及び他の実施
例の回路図であり、各図中、第３図〜第５図と同
一部分には同一符号を付してその説明を省略す
る。
型圧電リレーの入力回路の一実施例及び他の実施
例の回路図であり、各図中、第３図〜第５図と同
一部分には同一符号を付してその説明を省略す
る。
第１図中、直流電源１１の一方の出力端には充
電電流制限抵抗１４を介して１メーク形スイツチ
４１の一端が接続され、該スイツチ４１の他端が
電源１１の他端に接続される。又スイツチ４１の
両端に、圧電セラミツクアクチユエータ１５が接
続され、その間に放電電流制限抵抗５１か介在さ
れている。
電電流制限抵抗１４を介して１メーク形スイツチ
４１の一端が接続され、該スイツチ４１の他端が
電源１１の他端に接続される。又スイツチ４１の
両端に、圧電セラミツクアクチユエータ１５が接
続され、その間に放電電流制限抵抗５１か介在さ
れている。
ここで、以下の条件を設定する。
Γ電源１１の入力電圧 DC100V
Γ圧電セラミツクアクチユエータ１５の静電容
量；200nF Γ充電電流制限抵抗１４；10MΩ Γ放電電流制限抵抗５１；100Ω 先ず動作的には、駆動スイツチ４１を開いた時
に圧電アクチユエータ１５の両端に電圧が印加さ
れON状態となる。又駆動スイツチ４１を閉じる
と圧電セラミツクアクチユエータ１５に蓄えられ
ていた電気エネルギーが放電電流制限抵抗５１を
通して放出されOFF状態となる。動作条件はON
時のタイムコンスタントτ3は τ3＝200×10-9×10×106＝４秒 一方OFF時のタイムコンスタントτ4は τ4＝200×10-9×100＝２×10-5秒＝20μS 又ON時の定常状態に於ける消費電力P1は圧電
セラミツクアクチユエータ１５のコンデンサとし
ての洩れ電流によるものであるから1μW以下、
OFF時の定常状態に於ける消費電力P2は P2＝100／10×106＝１×10-5W＝10μW となる。従つてON時には遅延リレーとなり又
OFF時は速やかにOFF動作をする。消費電力は
ON時、OFF時共に無視出来るレベルで圧電リレ
ーの特徴である低消費電力を容易に実現してい
る。前記の様に消費電力は無視出来るレベルのも
のであるが、駆動スイツチ４１に１メーク接点を
用いた場合は P2＞P1 となるが駆動スイツチに１ブレーク接点を用いれ
ば P2＜P1 とする事も容易に可能である。
量；200nF Γ充電電流制限抵抗１４；10MΩ Γ放電電流制限抵抗５１；100Ω 先ず動作的には、駆動スイツチ４１を開いた時
に圧電アクチユエータ１５の両端に電圧が印加さ
れON状態となる。又駆動スイツチ４１を閉じる
と圧電セラミツクアクチユエータ１５に蓄えられ
ていた電気エネルギーが放電電流制限抵抗５１を
通して放出されOFF状態となる。動作条件はON
時のタイムコンスタントτ3は τ3＝200×10-9×10×106＝４秒 一方OFF時のタイムコンスタントτ4は τ4＝200×10-9×100＝２×10-5秒＝20μS 又ON時の定常状態に於ける消費電力P1は圧電
セラミツクアクチユエータ１５のコンデンサとし
ての洩れ電流によるものであるから1μW以下、
OFF時の定常状態に於ける消費電力P2は P2＝100／10×106＝１×10-5W＝10μW となる。従つてON時には遅延リレーとなり又
OFF時は速やかにOFF動作をする。消費電力は
ON時、OFF時共に無視出来るレベルで圧電リレ
ーの特徴である低消費電力を容易に実現してい
る。前記の様に消費電力は無視出来るレベルのも
のであるが、駆動スイツチ４１に１メーク接点を
用いた場合は P2＞P1 となるが駆動スイツチに１ブレーク接点を用いれ
ば P2＜P1 とする事も容易に可能である。
何れの場合であつても駆動スイツチは容易に半
導体化する事が出来る。従つて、駆動スイツチを
半導体化しうることも勿論である。
導体化する事が出来る。従つて、駆動スイツチを
半導体化しうることも勿論である。
第２図は第１図の放電抵抗５１の代わりに、駆
動スイツチ４１のラインに放電抵抗６１を介在し
たものであり、第１図の場合と同様の効果を有す
る。
動スイツチ４１のラインに放電抵抗６１を介在し
たものであり、第１図の場合と同様の効果を有す
る。
尚、本実施例の基本原理回路としては、第１
図、第２図の回路から夫々放電抵抗５１，６１を
取去つたものが相当する。
図、第２図の回路から夫々放電抵抗５１，６１を
取去つたものが相当する。
以上説明した如く、本発明は、直流電源の一方
の出力端に直列に接続された充電電流制限抵抗の
終端に１メーク形スイツチの一端を接続し、該メ
ーク形スイツチの他端を前記直流電源の他方の出
力端に接続し、前記１メークスイツチの両端に圧
電セラミツクアクチユエータを接続しているた
め、駆動スイツチに切替スイツチを使う事なく遅
延動作、高速復旧を容易に実現出来、且つ超低消
費電力も併せて実現出来、遅延形圧電リレーの入
力回路を安価で性能の良いものにできるという効
果がある。
の出力端に直列に接続された充電電流制限抵抗の
終端に１メーク形スイツチの一端を接続し、該メ
ーク形スイツチの他端を前記直流電源の他方の出
力端に接続し、前記１メークスイツチの両端に圧
電セラミツクアクチユエータを接続しているた
め、駆動スイツチに切替スイツチを使う事なく遅
延動作、高速復旧を容易に実現出来、且つ超低消
費電力も併せて実現出来、遅延形圧電リレーの入
力回路を安価で性能の良いものにできるという効
果がある。
第１図及び第２図は夫々本発明に係る遅延動作
型圧電リレーの入力回路の一実施例及び他の実施
例の回路図、第３図〜第５図は夫々従来の遅延動
作型圧電リレーの入力回路の各種例の回路図であ
る。 １１……電源、１２……駆動用１メークスイツ
チ、１３，５１，６１……放電電流制限抵抗、１
４……充電抵抗、１５……圧電セラミツクアクチ
ユエータ、２１……駆動用切換スイツチ、３１…
…放電抵抗、４１……駆動用１メークスイツチ。
型圧電リレーの入力回路の一実施例及び他の実施
例の回路図、第３図〜第５図は夫々従来の遅延動
作型圧電リレーの入力回路の各種例の回路図であ
る。 １１……電源、１２……駆動用１メークスイツ
チ、１３，５１，６１……放電電流制限抵抗、１
４……充電抵抗、１５……圧電セラミツクアクチ
ユエータ、２１……駆動用切換スイツチ、３１…
…放電抵抗、４１……駆動用１メークスイツチ。
Claims (1)
- 【特許請求の範囲】 １ 直列に接続された高抵抗の充電電流制限抵抗
を介して圧電セラミツクアクチユエータに直流電
源の出力を入力し、圧電セラミツクアクチユエー
タをON、OFFする遅延動作型圧電リレーの入力
回路に於いて、 直流電源の一方の出力端に直列に接続された高
抵抗の充電電流制限抵抗の終端に１メーク形スイ
ツチの一端を接続し、該１メーク形スイツチの他
端を前記直流電源の他方の出力端に接続し、前記
１メークスイツチの両端に圧電セラミツクアクチ
ユエータを接続した事を特徴とする遅延動作型圧
電リレーの入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22844984A JPS61107623A (ja) | 1984-10-30 | 1984-10-30 | 遅延動作型圧電リレ−の入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22844984A JPS61107623A (ja) | 1984-10-30 | 1984-10-30 | 遅延動作型圧電リレ−の入力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61107623A JPS61107623A (ja) | 1986-05-26 |
| JPH056293B2 true JPH056293B2 (ja) | 1993-01-26 |
Family
ID=16876664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22844984A Granted JPS61107623A (ja) | 1984-10-30 | 1984-10-30 | 遅延動作型圧電リレ−の入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61107623A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0279197U (ja) * | 1988-12-08 | 1990-06-18 | ||
| JP2007259669A (ja) * | 2006-03-24 | 2007-10-04 | Toshiba Corp | 圧電アクチュエータ及びそれを用いたマイクロメカニカルデバイス、可変容量キャパシタ、スイッチ |
-
1984
- 1984-10-30 JP JP22844984A patent/JPS61107623A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61107623A (ja) | 1986-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04251595A (ja) | 電池運転装置 | |
| JPH056293B2 (ja) | ||
| JP4179691B2 (ja) | インターロック回路 | |
| JP2002175124A (ja) | 車両用電源回路 | |
| JP3099324B2 (ja) | 進行波管用の高圧電源装置 | |
| JPH10243555A (ja) | 突入電流制限回路 | |
| JPH02133808A (ja) | 突入電流防止回路 | |
| US5936390A (en) | Control circuit | |
| JPH0124822Y2 (ja) | ||
| JPH0528891A (ja) | リレー回路 | |
| JPH09217855A (ja) | 電磁弁駆動回路 | |
| JPH06276699A (ja) | 電源回路 | |
| JPS6264291A (ja) | モ−タ制御回路 | |
| JP3036556B2 (ja) | Ｎチャンネル形ｆｅｔの駆動制御回路 | |
| JPH08204532A (ja) | スイッチング回路 | |
| JPS6221208B2 (ja) | ||
| JPS6362052B2 (ja) | ||
| JP3132589B2 (ja) | 開閉装置 | |
| JPS63102134A (ja) | 加熱装置 | |
| JPH0422519Y2 (ja) | ||
| JP2812105B2 (ja) | カーワイパー駆動装置 | |
| JPH04262410A (ja) | 電流供給回路 | |
| JPH028517Y2 (ja) | ||
| JP3113062B2 (ja) | スイッチ回路 | |
| JPH08149691A (ja) | 突入電流防止回路 |