JPH0561936A - 論理回路の階層展開方法 - Google Patents

Abstract

(57)【要約】 【目的】 階層設計された論理回路の階層展開に要する
時間を短縮する。 【構成】 各階層の内部構造を表す接続情報を外部記憶
から主記憶上に順次読み出し（Ｓ81）、接続情報を読み
出す都度、各接続情報に対して、階層展開手順を主記憶
上に設定し（Ｓ82) 、接続情報が下位階層を持たない場
合はそのレコードをそのまま出力する手順を主記憶上に
設定し（Ｓ83）、一方、下位階層を持つ場合は下位階層
へ制御を移す手順を設定する（Ｓ84）。処理対象の全階
層に対して、ステップ81〜ステップ84を行った後、最上
位階層に対応する階層展開手順に制御を移行して階層展
開を実行する（Ｓ85）。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、階層設計された論理回
路を階層展開する方法に関する。

【０００２】

【従来の技術】図１乃至図３は３階層に設計された論理
回路の回路図及び各回路図の接続情報を示す図であっ
て、図１は最上位階層の回路図、図２は図１におけるブ
ロックＡの内部構造を示す回路図、図３は図２における
ブロックＢの内部構造を示す回路図である。

【０００３】図１乃至図３に示す各回路図の下部には、
この論理回路の構造を表現する接続記述の一例を示す。
ＣＡＤ装置では、このように記述された接続情報を用い
て図１乃至図３に示す論理回路に対する論理シミュレー
ション，配置配線等の処理を行う。

【０００４】この記述例は、１行に１ゲート又は１ブロ
ックの接続を記述し、各行は先頭からゲート又はブロッ
クの名前、その型名、入力信号線数、出力信号線数、入
力信号線名、出力信号線名の順に記述するという記述規
則に則っている。

【０００５】階層設計された論理回路に対して論理シミ
ュレータ，タイミング検証プログラム，配置配線プログ
ラム等のＣＡＤプログラムを適用する際、その構造を最
下位階層まで展開しなければならない場合がある。

【０００６】図４は、階層設計された論理回路を階層展
開する従来方法の手順を示すフローチャートである。な
お、階層設計された論理回路の接続情報は記憶容量が大
きい外部記憶に格納されており、外部記憶に格納されて
ある各素子の接続情報を主記憶に読み出して階層展開を
行うが、途中の処理結果は一時的にＦＩＦＯ（First In
First Out）バッファに保持される。

【０００７】まず、ＦＩＦＯバッファを初期化して空に
する（Ｓ101 ）。ＦＩＦＯバッファが空であるか否かを
調べ（Ｓ102 ）、ＦＩＦＯバッファが空の場合、未処理
の素子が外部記憶に残っているか否かを調べる（Ｓ103
）。未処理の素子が外部記憶に残っている場合、素子
のレコードを外部記憶から読み込む（Ｓ104 ）。

【０００８】ステップ102 の結果、処理すべきレコード
がＦＩＦＯバッファに保持されている場合、ＦＩＦＯバ
ッファから１レコードをＰＯＰする（Ｓ105 ）。

【０００９】ステップ104 又は105 の結果、処理すべき
レコードが得られると、そのレコードが表す型が最下位
階層の素子であるか、又は下位階層を持つブロックであ
るかを調べ（Ｓ106 ）、最下位階層の素子である場合、
得られたレコードをそのまま外部ファイルへ出力する
（Ｓ107 ）。

【００１０】ステップ106 の結果、下位階層を持つブロ
ックである場合、外部記憶にアクセスして該当ブロック
の構造データのレコードを検索して主記憶に読み込む
（Ｓ108 ）。読み込んだ各レコードに対して、ブロック
外と接続されている信号線には外部の信号線名を付し、
ブロック内の信号線には、上位階層のブロック名・信号
線名として使用許可されていない文字・内部信号線名の
３個を連接して作ったユニークな信号線名を付し、ブロ
ック内のゲート又はブロックには、上位階層のブロック
名・ゲート又はブロックの名前として使用許可されてい
ない文字・ブロック内での名前の３個を連接して作った
ユニークな名前を付して接続情報を変換し（Ｓ109 ）、
変換結果をＦＩＦＯバッファへＰＵＳＨする（Ｓ110
）。

【００１１】以上の処理を、外部記憶に未処理の素子が
なくなるＳＴＯＰ条件になるまで繰り返して階層展開が
完了する。

【００１２】

【発明が解決しようとする課題】以上のような従来の階
層展開方法では、下位階層を持つブロックを階層展開す
る都度、低速の外部記憶にアクセスして該当ブロックの
構造データを検索しなければならないので階層展開に長
時間を要するという問題があった。

【００１３】本発明はこのような問題点を解決するため
になされたものであって、展開対象の全構造データを予
め高速の記憶装置に読み出し、読み出した構造データか
ら展開データを得る手順を設定した後に階層展開するこ
とにより、短時間で階層展開できる方法の提供を目的と
する。

【００１４】

【課題を解決するための手段】本発明に係る階層展開方
法は、展開対象の全構造データをより高速の記憶装置に
予め読み出しておくとともに、読み出した構造データの
うち、展開されるべき構造データの下位階層の構造デー
タを上位の階層の構造データと結合することにより、展
開後に他の階層の構造データと識別可能な構造データに
変換する手順を設定した後、読み出しておいた構造デー
タ及び設定しておいた手順を用いて階層展開することを
特徴とする。

【００１５】

【作用】本発明に係る階層展開方法は、階層展開する前
に、展開対象となる階層の全構造データをより高速な記
憶装置へ読み出しておくとともに、読み出した構造デー
タのうち、展開すべき構造データから参照される下位階
層の構造データを上位階層の構造データと結合して展開
構造データに変換する構造データ専用の階層展開手順を
設定しておき、その後、読み出しておいた構造データを
用いて各構造データ対応で設定している階層展開手順を
実行することにより階層展開する。

【００１６】

【実施例】以下、本発明をその実施例を示す図面に基づ
いて説明する。図５及び図６は、本発明に係る階層展開
方法の一実施例の手順を示すフローチャートである。

【００１７】処理対象の階層を１つ選択し（Ｓ１）、処
理対象の階層のブロック名と、この階層に割り当てられ
た主記憶上のエントリアドレスとを対応付けて登録する
（Ｓ２）。

【００１８】処理対象の階層の内部構造を表すゲート又
はブロックのレコードを外部記憶から得る（Ｓ３）。処
理対象の階層が最上位の階層か否かを調べ（Ｓ４）、最
上位の階層の場合、主記憶上にゲート名又はブロック名
を配置し、書き込んだゲート名又はブロック名の先頭ア
ドレスを記憶する（Ｓ５）。このゲート又はブロックに
接続される全信号線名を主記憶上に配置し、これら信号
線名群のそれぞれの先頭アドレスを記憶する（Ｓ６）。

【００１９】ステップ４の結果、処理対象の階層が最上
位でない場合、処理対象のブロックがその上位階層から
参照された時に行うべき階層展開手順を主記憶上に設定
する（後述する処理Ｓ）（Ｓ７）。

【００２０】読み込まれたゲート又はブロックのレコー
ドに下位階層があるか否かを調べ（Ｓ８）、下位階層が
ある場合、主記憶に予め記憶されているゲート名及び信
号線名を外部ファイルへそのまま出力する手順を主記憶
上に設定する（Ｓ９）。

【００２１】ステップ８の結果、下位階層がある場合、
レコード中のブロック名の先頭アドレスと、接続されて
いる信号線群の名前の先頭アドレス群とを引数として下
の階層ブロックへ制御を渡す呼び出し手順を主記憶上に
設定する（Ｓ10）。

【００２２】その際、下の階層のデータが既に主記憶に
書き込まれてエントリアドレスが割り当てられていると
は限らないので、下位の階層ブロックの名前を用いた一
時的な呼び出し手順を設定する。未処理素子が残ってい
るか否かを調べ（Ｓ11）、ステップ３〜ステップ10の処
理を全レコードに対して繰り返す。

【００２３】次に、未処理の階層データが残っているか
否かを調べ（Ｓ12）、全階層に対してステップ１〜ステ
ップ10の処理を繰り返し、全階層データの主記憶への配
置を完了する。

【００２４】主記憶上の配置が完了した後、名前参照に
よる下位階層の呼び出し手順を、主記憶に配置された手
順のエントリアドレス参照の呼び出し手順に変更する
（Ｓ13）。

【００２５】以上で階層展開の準備が完了する。最後
に、最上位の階層展開手順に制御を移すことによって階
層展開を実行する（Ｓ14）。

【００２６】図７は、前述の階層展開手順を主記憶上に
設定する処理Ｓの手順を示すフローチャートである。ブ
ロックが呼び出された時に、１段上位の階層からゲート
又はブロックの名前を受け取り記憶する手順を主記憶上
に設定する（Ｓ71）。ブロックが呼び出された時に、こ
のブロックに接続される信号線群の信号線名群を１段上
位の階層から受け取り記憶する手順を主記憶上に設定す
る（Ｓ72）。

【００２７】ブロック内のゲート又はブロックに対し、
上位階層のブロック名・ブロック名として使用が許可さ
れていない文字・ブロック内でのゲート又はブロックの
名前の３つを連接したユニークな名前を作り、この名前
を記憶する手順を主記憶上に設定する（Ｓ73）。

【００２８】ブロック外と接続される信号線に対し、１
段上位の階層から受け取った信号線名をその信号線名と
する手順を主記憶上に設定する（Ｓ74）。

【００２９】ブロック内の信号線に対し、上位ブロック
の名前・信号線名として使用が許可されていない文字・
ブロック内での信号線名の３つを連接したユニークな名
前を作り、この名前を記憶する手順を主記憶上に設定す
る（Ｓ75）。以上で階層展開手順の主記憶上への設定
（処理Ｓ）が完了する。

【００３０】図８は、本発明に係る階層展開方法の概略
を示すフローチャートである。即ち、各階層の内部構造
を表す接続情報を外部記憶から主記憶上に順次読み出し
（Ｓ81）、接続情報を読み出す都度、各接続情報に対し
て、階層展開手順を主記憶上に設定し（Ｓ82) 、接続情
報が下位階層を持たない場合はそのレコードをそのまま
出力する手順を主記憶上に設定し（Ｓ83）、一方、下位
階層を持つ場合は下位階層へ制御を移す手順を設定する
（Ｓ84）。処理対象の全階層に対して、ステップ81〜ス
テップ84を行った後、最上位階層に対応する階層展開手
順に制御を移行して階層展開を実行する（Ｓ85）。

【００３１】次に、全階層の階層展開手順が主記憶上に
配置された後で、一部階層の内部構造に変更が加えられ
るなどして、階層展開手順を更新する場合について図９
及び図10に示すフローチャートに基づいて説明する。

【００３２】更新する階層を１つ選択し（Ｓ20）、この
階層の古い階層展開手順を廃棄し、使用していた主記憶
を開放する（Ｓ21）。処理対象の階層のブロック名と、
この階層に割り当てられた主記憶上のエントリアドレス
とを対応付けて登録する（Ｓ２）。以下、ステップ３〜
ステップ11までは、前述の新規作成時の手順と同様であ
るので説明を省略する。

【００３３】主記憶上に階層展開手順を配置した後、こ
の階層を参照する上位階層の呼び出し手順を、新しいエ
ントリアドレスに置き換える（Ｓ22）。更新すべき階層
が残っているか否かを調べ（Ｓ23）、更新対象の全階層
に対して上述の処理を繰り返す。

【００３４】更新対象の全階層に対する処理が完了した
後、最上位の階層展開手順に制御を移すことによって階
層展開を実行する（Ｓ14）。

【００３５】なお、上記実施例では主記憶上に直接階層
展開手順を設定する場合について説明したが、ソースコ
ードで作成されたモジュールをコンパイルしてオブジェ
クトコードを得て、これらを結合編集して実行可能なロ
ードモジュールを得るコンピュータシステムにおける階
層展開方法の手順を図11及び図12に示すフローチャート
に基づいて説明する。

【００３６】なお、ステップ１〜ステップ６までは前述
の手順と同様であるので説明を省略する。ステップ４の
結果、処理対象の階層が最上位でない場合、処理対象の
ブロックがその上位階層から参照された時に行うべき階
層展開手順のソースコードを出力する（後述する処理
Ｐ）（Ｓ30）。

【００３７】読み込まれたゲート又はブロックのレコー
ドに下位階層があるか否かを調べ（Ｓ８）、下位階層が
ある場合、主記憶に予め記憶されているゲート名及び信
号線名を外部ファイルへそのまま出力する手順のソース
コードを出力する（Ｓ31）。

【００３８】ステップ８の結果、下位階層がある場合、
レコード中のブロック名の先頭アドレスと、接続されて
いる信号線群の名前の先頭アドレス群とを引数として下
の階層ブロックへ制御を渡す呼び出し手順のソースコー
ドを出力する（Ｓ32）。以上を各階層の全レコード及び
全階層に対して繰り返す。

【００３９】ステップ30, 31及び32で出力されたソース
コードをコンパイルし、階層毎にオブジェクトコードを
得てこれらを結合編集し、実行可能なロードモジュール
を得る（Ｓ33）。

【００４０】以上で階層展開の準備が完了する。最後
に、ロードモジュールを実行して階層展開する（Ｓ3
4）。

【００４１】図13は、前述の階層展開手順のソースコー
ドを出力する処理Ｐの手順を示すフローチャートであ
る。ブロックが呼び出された時に、１段上位の階層から
ゲート又はブロックの名前を受け取り記憶するソースコ
ードを出力する（Ｓ301 ）。ブロックが呼び出された時
に、このブロックに接続される信号線群の信号線名群を
１段上位の階層から受け取り記憶するソースコードを出
力する（Ｓ302 ）。

【００４２】ブロック内のゲート又はブロックに対し、
上位階層のブロック名・ブロック名として使用が許可さ
れていない文字・ブロック内でのゲート又はブロックの
名前の３つを連接したユニークな名前を作り、この名前
を記憶するソースコードを出力する（Ｓ303 ）。

【００４３】ブロック外と接続される信号線に対し、１
段上位の階層から受け取った信号線名をその信号線名と
するソースコードを出力する（Ｓ304 ）。

【００４４】ブロック内の信号線に対し、上位ブロック
の名前・信号線名として使用が許可されていない文字・
ブロック内での信号線名の３つを連接したユニークな名
前を作り、この名前を記憶するソースコードを出力する
（Ｓ305 ）。以上で階層展開手順のソースコード出力
（処理Ｐ）が完了する。

【００４５】以上は階層データが新規作成された場合に
ついて説明したが、全階層の階層展開手順が主記憶上に
配置された後で、一部階層の内部構造に変更が加えられ
るなどして、階層展開手順を更新する場合について図14
及び図15に示すフローチャートに基づいて説明する。

【００４６】更新する階層を１つ選択する（Ｓ20）。以
下、ステップ３〜６，30, ８，31，32及び11は前述の新
規作成時の手順と同様であるので説明を省略する。

【００４７】以上の処理が１つの階層の全レコードに対
して行われた後、出力されたソースコードをコンパイル
してオブジェクトコードを得る（Ｓ40）。以上を更新対
象の全階層に対して行い、その結果得られた新しいオブ
ジェクトコードと更新対象外のオブジェクトコードとを
結合編集してロードモジュールを得る（Ｓ41）。作成さ
れたロードモジュールを実行して階層展開する（Ｓ3
4）。

【００４８】図16乃至18は、上述の方法において出力さ
れた図１乃至３の構造データにそれぞれ対応するＣ言語
によるプログラムのソースコードを示す図である。

【００４９】

【発明の効果】以上のように、本発明に係る階層展開方
法は、展開対象となる全構造データをより高速の記憶装
置に読み出しておき、各構造データ対応の階層展開手順
を設定した後、これらを用いて階層展開するので展開に
要する時間が大幅に短縮できるという優れた効果を奏す
る。

【図面の簡単な説明】

【図１】論理回路の接続情報の記述例を示す図である。

【図２】論理回路の接続情報の記述例を示す図である。

【図３】論理回路の接続情報の記述例を示す図である。

【図４】従来の階層展開方法の手順を示すフローチャー
トである。

【図５】本発明に係る階層展開方法の一実施例の手順を
示すフローチャートである。

【図６】本発明に係る階層展開方法の一実施例の手順を
示すフローチャートである。

【図７】本発明に係る階層展開方法の一実施例の一部手
順を示すフローチャートである。

【図８】本発明に係る階層展開方法の概略を示すフロー
チャートである。

【図９】本発明に係る階層展開方法の一実施例の更新手
順を示すフローチャートである。

【図１０】本発明に係る階層展開方法の一実施例の更新
手順を示すフローチャートである。

【図１１】本発明に係る階層展開方法の他の実施例手順
を示すフローチャートである。

【図１２】本発明に係る階層展開方法の他の実施例手順
を示すフローチャートである。

【図１３】本発明に係る階層展開方法の他の実施例の一
部手順を示すフローチャートである。

【図１４】本発明に係る階層展開方法の他の実施例の更
新手順を示すフローチャートである。

【図１５】本発明に係る階層展開方法の他の実施例の更
新手順を示すフローチャートである。

【図１６】本発明に係る階層展開方法の他の実施例手順
のプログラム例である。

【図１７】本発明に係る階層展開方法の他の実施例手順
のプログラム例である。

【図１８】本発明に係る階層展開方法の他の実施例手順
のプログラム例である。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年１月３１日

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】図１６

【補正方法】変更

【補正内容】

【図１６】

Claims (1)

【特許請求の範囲】
1. 【請求項１】 階層設計された論理回路の構造を表す構
   造データを第１の記憶装置から該第１の記憶装置より高
   速な第２の記憶装置に読み出して論理回路を階層展開す
   る方法において、展開対象の全構造データを第１の記憶
   装置から第２の記憶装置に読み出しておくとともに、読
   み出した構造データのうち、展開されるべき構造データ
   の下位階層の構造データを上位階層の構造データと結合
   して展開データに変換する手順を設定しておき、第２の
   記憶装置に読み出している構造データ及び設定しておい
   た手順を用いて階層展開することを特徴とする論理回路
   の階層展開方法。