CN114064654A - 集成电路的逻辑关系系统的建立方法及查询方法 - Google Patents

Abstract

本发明公开了一种集成电路的逻辑关系系统的建立方法及查询方法，逻辑关系系统的建立方法包括：遍历集成电路设计中的所有组合逻辑器件；创建每个组合逻辑器件的信号关联表；以及基于所有信号关联表和集成电路设计中与组合逻辑器件连接的所有信号生成逻辑关系系统，逻辑关系系统包括所有信号关联表和与组合逻辑器件关联的所有信号之间的驱动关系。本申请通过组合逻辑器件的关联信号与其真值表之间的驱动关系建立包含了信号间逻辑关系的逻辑关系系统，通过查询该逻辑关系系统可以直接、简洁地知晓某些信号之间的逻辑关系，进而基于某些信号之间的逻辑关系在后续优化过程中可以达到更好的优化效果。

Description

集成电路的逻辑关系系统的建立方法及查询方法

技术领域

本发明涉及集成电路设计技术领域，更具体地，涉及一种集成电路中逻辑关系系统的建立方法及查询方法。

背景技术

数字集成电路是将元器件和连线集成于同一半导体芯片上而制成的数字逻辑电路或系统。数字集成电路的设计一般包括RTL(Register TransferLevel，寄存器传输级)级设计、逻辑综合、版图布局布线、版图数据流片步骤。RTL级设计指利用硬件描述语言Verilog HDL或VHDL描述RTL的行为模型。逻辑综合基于各种约束条件将RTL级描述转换成与工艺密切相关的门级网表。自动化布局布线工具可以将综合生成的门级网表读入，并与工艺物理信息库及时序库配合，进行整个芯片的布局布线。接着采用半导体制造工艺得到芯片。

在集成电路设计过程中，一些场景下需要清楚组合逻辑中某几个信号之间的逻辑关系。例如在逻辑综合阶段实现优化时，如果清楚信号之间的逻辑关系即可获得更好地优化效果。逻辑关系例如包括相等、互斥等情形。

因此，需要提供一种包含了信号间关系的逻辑关系系统的建立方法和查询方法。

发明内容

为了解决上述现有技术存在的问题，本申请提供了一种集成电路的逻辑关系系统的建立方法及查询方法。其中，逻辑关系系统是一种集成电路设计中所有组合逻辑器件的真值表与其相关联信号互相驱动的架构，其中包含了信号之间的逻辑关系。通过查询逻辑关系系统可以确定信号之间是否存在关系以及存在何种关系。在后续优化过程中可以达到更好的优化效果。

根据本发明实施例提供了一种集成电路的逻辑关系系统的建立方法，包括：

遍历集成电路设计中的所有组合逻辑器件；

创建每个组合逻辑器件的信号关联表；以及

基于所有信号关联表和所述集成电路设计中与组合逻辑器件连接的所有信号生成逻辑关系系统，

其中，所述逻辑关系系统包括所述所有信号关联表和与所述组合逻辑器件关联的所有信号之间的驱动关系。

可选地，所述创建每个组合逻辑器件的信号关联表的步骤包括：

调用组合逻辑器件的真值表；以及

基于所述组合逻辑器件的真值表和与所述组合逻辑器件关联的信号建立所述信号关联表。

可选地，所述基于所述组合逻辑器件的真值表和与所述组合逻辑器件关联的信号建立所述信号关联表的步骤包括：

将所述真值表的每一列与连接的信号对应。

可选地，还包括：

建立并存储多个组合逻辑器件的真值表。

可选地，还包括：

删除所述信号关联表中冲突的行；

合并所述信号关联表中相同信号所在的列，

其中，所述冲突的行指位于不同列的同一信号的逻辑值互斥的行。

可选地，还包括：

在合并所述信号关联表中相同信号所在的列时，将确定的逻辑值代替任意逻辑值。

可选地，所述基于所有信号关联表和所述集成电路设计中与组合逻辑器件连接的所有信号生成逻辑关系系统的步骤包括：

将与组合逻辑器件连接的所有信号中的每个信号与自身的信号驱动表和驱动信号表相对应，

其中，所述信号的信号驱动表包括自身作为输入的所述组合逻辑器件的所述信号关联表，所述信号的驱动信号表包括自身作为输出的所述组合逻辑器件的所述信号关联表。

可选地，还包括：

根据所述所有组合逻辑器件的变化更新所述逻辑关系系统，

所述所有组合逻辑器件的变化包括增加组合逻辑器件、删除组合逻辑器件、更改组合逻辑器件的连接关系中的至少一种。

可选地，所述所有组合逻辑器件的变化为增加组合逻辑器件，所述根据所有组合逻辑器件的变化更新所述逻辑关系系统的步骤包括：

创建新增的组合逻辑器件的信号关联表；以及

在所述逻辑关系系统中增加所述新增的组合逻辑器件的信号关联表与关联信号的驱动关系。

可选地，所述所有组合逻辑器件的变化为删除组合逻辑器件，所述根据所有组合逻辑器件的变化更新所述逻辑关系系统的步骤包括：

移除所述删除的组合逻辑器件的信号关联表；以及

在所述逻辑关系系统中移除所述删除的组合逻辑器件的信号关联表与关联信号的驱动关系。

可选地，所述所有组合逻辑器件的变化为更改组合逻辑器件的连接关系，所述根据所有组合逻辑器件的变化更新所述逻辑关系系统的步骤包括：

重建连接关系更改的所述组合逻辑器件的信号关联表并覆盖之前的信号关联表；以及

在所述逻辑关系系统中更改所述重建的信号关联表与关联信号之间的驱动关系。

可选地，所述所有组合逻辑器件的变化为增加组合逻辑器件、删除组合逻辑器件、更改组合逻辑器件的连接关系中的至少两种，所述根据所有组合逻辑器件的变化更新所述逻辑关系系统的步骤包括：

按照所述所有组合逻辑器件的变化的优先级依次更新所述逻辑关系系统。

可选地，根据增加组合逻辑器件更新所述逻辑关系系统的优先级高于根据删除组合逻辑器件更新所述逻辑关系系统的优先级，根据删除组合逻辑器件更新所述逻辑关系系统的优先级高于根据更改组合逻辑器件的连接关系更新所述逻辑关系系统的优先级。

可选地，还包括：

在所述更新后的逻辑关系系统中将没有驱动关系的信号删除。

根据本申请的另一方面，提供一种集成电路的逻辑关系系统的查询方法，包括：

在逻辑关系系统中设置信号的逻辑值；

更新逻辑关系系统中相应的信号关联表中信号的逻辑值；

根据信号关联表中已知逻辑值的信号的逻辑值推导其他信号的逻辑值；以及

判断是否推导出其他信号的逻辑值，若是则返回所述在逻辑关系系统中设置信号的逻辑值的步骤，否则结束查询，

其中，在查询的初始阶段，所述在逻辑关系系统中设置信号的逻辑值的步骤包括设置至少一个信号的逻辑值；在判断是否推导出其他信号的逻辑值的步骤中，所述返回所述在逻辑关系系统中设置信号的逻辑值的步骤包括将推导出的信号的逻辑值设置在所述逻辑关系系统中。

可选地，所述根据信号关联表中已知逻辑值的信号的逻辑值推导其他信号的逻辑值的步骤包括：

将已知逻辑值的信号所在的信号关联表的所有行建立一个标记位，标记位的初始值设为OPEN；

在标记位是OPEN的所有行中，将数值与已设置的信号的逻辑值不相等的行的标记位设为CLOSED；

判断所述信号关联表中是否有OPEN行，若是，则判断某个信号在所有OPEN行中的值是否都相同，否则推导错误，退出本次查询，

其中，所述判断某个信号在所有OPEN行中的值是否都相同，若是则推导出某个信号的逻辑值，结束本次推导，否则结束查询。

可选地，所述标记位为CLOSED的行在下一次推导时标记位的值不变。

根据本申请的另一方面，提供一种集成电路的逻辑关系系统的查询方法，包括：

在逻辑关系系统中设置第一信号的逻辑值并推导得到对应的第一组系统状态；

在逻辑关系系统中设置第二信号的逻辑值并推导得到对应的第二组系统状态；

对比第一组系统状态和第二组系统状态是否完全相同，

其中，所述第一组系统状态从所述第一信号的驱动信号表中推导得到，所述第二组系统状态从所述第二信号的驱动信号表中推导得到。

本发明实施例提供的集成电路的逻辑关系系统的建立方法及查询方法。建立方法包括遍历集成电路设计中的所有组合逻辑器件，并基于组合逻辑器件的真值表与和组合逻辑器件连接的信号创建每个组合逻辑器件的信号关联表，以及生成包括所有信号关联表和与组合逻辑器件关联的所有信号之间的驱动关系的逻辑关系系统。上述建立方法得到的逻辑关系系统中基于蕴含了某几个信号之间的逻辑关系。在后续确定信号之间的逻辑关系时，通过查询上述逻辑关系系统，仅需通过查表的方式即可得到某几个信号之间是否存在逻辑关系以及存在何种信号关系。相较现有技术中通过直接遍历逻辑电路的方法，本申请通过查询上述逻辑关系系统即可得到某几个信号之间是否存在逻辑关系以及存在何种信号关系，降低了运算成本。并且在知晓信号之间的逻辑关系的情况下在后续优化过程中可以达到更好的优化效果。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。

图1示出了本申请实施例提供的一种逻辑关系系统的建立方法的流程示意图。

图2示出了本申请实施例提供的一种逻辑关系系统的建立方法中创建组合逻辑器件的信号关联表的流程示意图。

图3a-图3e示出了本申请中对一种逻辑电路建立逻辑关系系统的示意图。

图4示出了本申请中对一种组合逻辑器件创建信号关联表的示意图。

图5a-图5e示出了本申请中更新逻辑关系系统的示意图。

图6示出了本申请实施例提供的一种逻辑关系系统的查询方法的流程示意图。

图7示出了本申请实施例提供的一种逻辑关系系统的查询方法中信号关联表自驱动的的流程示意图。

图8示出了本申请实施例提供的另一种逻辑关系系统的查询方法中信号关联表自驱动的的流程示意图。

具体实施方式

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。

在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。

应理解，本申请实施例中的A与B连接/耦接，表示A与B可以串联连接或并联连接，或者A与B通过其他的器件，本申请实施例对此不作限定。

本申请涉及集成电路设计技术领域。以下以设计形成FPGA综合电路为例进行说明，FPGA(Field Programmable Gate Array，可编辑逻辑门阵列)在集成电路领域中属于半定制电路的一种，既避免了全定制电路的不足，又克服了原有的可编程逻辑器件门电路数有限的缺点。在对逻辑电路进行综合的过程中，有些场景需要确定某些信号之间的逻辑关系，例如在优化之前若能知晓信号之间的逻辑关系，则能在一定程度上简化逻辑电路。具体例如在存储器推断(am infer)过程中的写口合并以及各种等价电路合并的过程中，提前确定某些信号之间的逻辑关系可以达到更好的合并效果。更进一步地，在集成电路设计中都会包含逻辑综合步骤，逻辑综合在将RTL级网表转换为门级网表时一般包括转化(translation)、优化(optimization)、映射(mapping)三个流程。在优化阶段中，如果提前知晓了信号之间存在逻辑关联，即可实现优化，进而在映射阶段，可以采用更简单的硬件实现逻辑电路的功能。

本申请提供了一种集成电路的逻辑关系系统的建立方法及查询方法。其中，逻辑关系系统是一种集成电路设计中所有组合逻辑器件的真值表与集成电路设计中所有信号互相驱动的架构，通过查询逻辑关系系统可以至少服务于确定信号之间是否存在关系以及存在何种关系的验证环节。在查询得到信号之间存在互斥或者相等的逻辑关系时，在后续优化过程中可以达到更好的优化效果。

下面将结合附图对本申请提供的逻辑关系系统的建立方法和查询方法的实施例进行描述。

图1示出了本申请实施例提供的一种逻辑关系系统的建立方法的流程示意图。图2示出了本申请实施例提供的一种逻辑关系系统的建立方法中创建组合逻辑器件的信号关联表的流程示意图。图3a-图3e示出了本申请中对一种逻辑电路建立逻辑关系系统的示意图。

本申请提出一种逻辑关系系统的建立方法，以应用在集成电路设计的逻辑综合阶段为例进行说明。进一步地，例如基于电路设计中的所有组合逻辑器和所有信号建立包含与组合逻辑器件连接的所有信号与组合逻辑器件的真值表之间的驱动关系的逻辑关系系统。组合逻辑器件是一类输出端口仅仅与器件当前输入端口相关的数字逻辑器件。

如图1所示，逻辑关系系统的建立方法包括如下步骤：

步骤S110：遍历所有组合逻辑器件。更进一步地，从集成电路设计中遍历所有组合逻辑器件。具体地，结合图3a进行说明，图3a示出了一种逻辑电路的电路示意图。如图3a所示，遍历集成电路设计得到图3a中的前置逻辑电路，该前置逻辑电路中包含了以下组合逻辑器件：与门U0、二选一选择器U1、比较器U2、反相器U3，以及个组合逻辑器件的连接关系。

步骤S120：创建每个组合逻辑器件的信号关联表。更进一步地，如图2所示，该步骤包括：

步骤S121：建立并存储多个组合逻辑器件的真值表。具体地，结合图3b进行说明，图3b示出了一些常见的组合逻辑器件的真值表。通过列举逻辑事件输入和输出之间全部可能状态并对应形成表格以建立组合逻辑器件的真值表，并将创建的真值表存储以备后用。真值表中每一列示出一路输入或者一路输出的真值，每一行示出一种情况下输入和输出之间的逻辑事件。如图3b所示，展示了例如与门、或门、二选一选择器、比较器、反相器的真值表。真值表中“1”表示逻辑高电平，“0”表示逻辑低电平，“x”表示任意值(可以是逻辑高电平或者逻辑低电平)。

步骤S122：调用组合逻辑器件的真值表。在存储的多个组合逻辑器件的真值表中调用某个组合逻辑器件的真值表。在本实施例中分别调用与门的真值表、二选一选择器的真值表、比较器的真值表、以及反相器的真值表，以备创建前置逻辑电路中各组合逻辑器件的信号关联表。

步骤S123：基于组合逻辑器件的真值表及与该组合逻辑器件关联的信号建立信号关联表。具体地，结合图3c进行说明，图3c示出了图3a中的所有组合逻辑器件的信号关联表。如图3c所示，通过将组合逻辑器件的真值表中的每一列和与该组合逻辑器件连接的信号对应以得到该组合逻辑器件的信号关联表。其中，与门U0的真值表的第一列和与与门U0的第一输入端连接的信号S0对应，与门U0的真值表的第二列和与与门U0的第二输入端连接的信号S1对应，与门U0的真值表的第三列和与与门U0的输出端连接的信号S5对应，进而得到与门U0的信号关联表T0。二选一选择器U1的真值表的第一列和与二选一选择器U1的第一输入端连接的信号S2对应，二选一选择器U1的真值表的第二列和与二选一选择器U1的第二输入端连接的信号S3对应，二选一选择器U1的真值表的第三列和与二选一选择器U1的选择端连接的信号S1对应，二选一选择器U1的真值表的第四列与二选一选择器U1的输出端连接的信号S4对应，进而得到与二选一选择器U1的的信号关联表T1。比较器U2的真值表的第一列和与比较器U2的第一输入端连接的信号S5对应，比较器U2的真值表的第二列和与比较器U2的第二输入端连接的信号S4对应，比较器U2的真值表的第三列和与比较器U2的输出端连接的信号S6对应，进而得到比较器U2的信号关联表T2。反相器U3的真值表的第一列和与反相器U3的输入端连接的信号S6对应，反相器U3的真值表的第二列和与反相器U3的输出端连接的信号S7对应，进而得到反相器U3的信号关联表T3。

接着，步骤S130：基于所有信号关联表和与组合逻辑器件关联的信号生成逻辑关系系统。其中，逻辑关系系统中包括前置逻辑电路中所有的信号关联表和与组合逻辑器件连接的所有信号之间的驱动关系。后续通过查询逻辑关系系统可以确定某些信号之间是否存在关系以及存在何种关系。具体地，结合图3d进行说明，图3d示出了图3a中的逻辑电路的逻辑关系系统。图3d所示为一种表格形式的逻辑关系系统。其中，将与组合逻辑器件连接的所有信号中的每个信号与自身的信号驱动表和驱动信号表相对应以得到前置逻辑电路的逻辑关系系统。进一步地，信号的信号驱动表ST包括该信号自身作为输入的组合逻辑器件的信号关联表，信号的驱动信号表DT包括该信号自身作为输出的组合逻辑器件的信号关联表。如图3d所示，信号S0仅与图3a中的逻辑电路中的与门U0的第一输入端连接，即信号S0作为与门U0的输入且不是该逻辑电路中任何组合逻辑器件的输出，所以信号S0的信号驱动表ST包括与门U0的信号关联表T0，信号S0的驱动信号表DT无任何信号关联表。对应地，图3d的表格中，在信号S0的驱动信号表DT一栏设置为“无”，在信号S0的信号驱动表ST一栏设置为“T0”。后续在查询逻辑关系系统时，读取信号S0的信号驱动表ST时可以跳转至信号关联表T0。信号S1分别与图3a中的逻辑电路中的与门U0的第二输入端、以及二选一选择器U1的选择端连接，即信号S1作为与门U0的输入以及二选一选择器U1的输入且不是该逻辑电路中任何组合逻辑器件的输出，所以信号S1的信号驱动表ST包括与门U0的信号关联表T0以及二选一选择器U1的信号关联表T1，信号S1的驱动信号表DT无任何信号关联表。对应地，图3d的表格中，在信号S1的驱动信号表DT一栏设置为“无”，在信号S1的信号驱动表ST一栏设置为“T0，T1”。后续在查询逻辑关系系统时，读取信号S1的信号驱动表ST时可以跳转至信号关联表T0及信号关联表T1。信号S2与图3a中的逻辑电路中的二选一选择器U1的第一输入端连接，即信号S2作为二选一选择器U1的输入且不是该逻辑电路中任何组合逻辑器件的输出，所以信号S2的信号驱动表ST包括二选一选择器U1的信号关联表T1，信号S2的驱动信号表DT无任何信号关联表。对应地，图3d的表格中，在信号S2的驱动信号表DT一栏设置为“无”，在信号S2的信号驱动表ST一栏设置为“T1”。后续在查询逻辑关系系统时，读取信号S2的信号驱动表ST时可以跳转至信号关联表T1。信号S3与图3a中的逻辑电路中的二选一选择器U1的第二输入端连接，即信号S3作为二选一选择器U1的输入且不是该逻辑电路中任何组合逻辑器件的输出，所以信号S3的信号驱动表ST包括二选一选择器U1的信号关联表T1，信号S3的驱动信号表DT无任何信号关联表。对应地，图3d的表格中，在信号S3的驱动信号表DT一栏设置为“无”，在信号S3的信号驱动表ST一栏设置为“T1”。后续在查询逻辑关系系统时，读取信号S3的信号驱动表ST时可以跳转至信号关联表T1。信号S5分别与图3a中的逻辑电路中的与门U0的输出端、以及比较器U2的第一输入端连接，即信号S5作为与门U0的输出以及比较器U2的输入，所以信号S5的信号驱动表ST包括比较器U2的信号关联表T2，信号S5的驱动信号表DT包括与门U0的信号关联表T0。对应地，图3d的表格中，在信号S5的驱动信号表DT一栏设置为“T0”，在信号S5的信号驱动表ST一栏设置为“T2”。后续在查询逻辑关系系统时，读取信号S5的信号驱动表ST时可以跳转至信号关联表T2，读取信号S5的驱动信号表DT时可以跳转至信号关联表T0。信号S4分别与图3a中的逻辑电路中的二选一选择器U1的输出端、以及比较器U2的第二输入端连接，即信号S4作为二选一选择器U1的输出以及比较器U2的输入，所以信号S4的信号驱动表ST包括比较器U2的信号关联表T2，信号S4的驱动信号表DT包括二选一选择器U1的信号关联表T1。对应地，图3d的表格中，在信号S4的驱动信号表DT一栏设置为“T1”，在信号S4的信号驱动表ST一栏设置为“T2”。后续在查询逻辑关系系统时，读取信号S4的信号驱动表ST时可以跳转至信号关联表T2，读取信号S4的驱动信号表DT时可以跳转至信号关联表T1。信号S6分别与图3a中的逻辑电路中的比较器U2的输出端、以及反相器U3的输入端连接，即信号S6作为比较器U2的输出以及反相器U3的输入，所以信号S6的信号驱动表ST包括反相器U3的信号关联表T3，信号S6的驱动信号表DT包括比较器U2的信号关联表T2。对应地，图3d的表格中，在信号S6的驱动信号表DT一栏设置为“T2”，在信号S6的信号驱动表ST一栏设置为“T3”。后续在查询逻辑关系系统时，读取信号S6的信号驱动表ST时可以跳转至信号关联表T3，读取信号S6的驱动信号表DT时可以跳转至信号关联表T2。信号S7仅与图3a中的逻辑电路中的反相器U3的输出端连接，即信号S7作为反相器U3的输出且不是该逻辑电路中任何组合逻辑器件的输入，所以信号S7的信号驱动表ST无任何信号关联表，信号S7的驱动信号表DT包括反相器U3的信号关联表T3。对应地，图3d的表格中，在信号S7的驱动信号表DT一栏设置为“T3”，在信号S7的信号驱动表ST一栏设置为“无”。后续在查询逻辑关系系统时，读取信号S7的驱动信号表DT时可以跳转至信号关联表T3。

在其他实施例中，结合图3e进行说明，图3e示出了图3a中的逻辑电路的逻辑关系系统。图3e所示为一种拓扑形式的逻辑关系系统。如图3e所示，拓扑形式的逻辑关系系统中，信号与自身的信号驱动表ST以及驱动信号表DT连接。在拓扑形式的逻辑关系系统中，信号作为自身信号驱动表ST的输入并作为自身驱动信号表DT的输出。其中，信号S0的信号驱动表ST为信号关联表T0，信号S0没有驱动信号表DT，所以信号S0仅作为信号关联表T0的输入。信号S1的信号驱动表ST为信号关联表T0和信号关联表T1，信号S1没有驱动信号表DT，所以信号S1仅作为信号关联表T0和信号关联表T1的输入。信号S2的信号驱动表ST为信号关联表T1，信号S2没有驱动信号表DT，所以信号S2仅作为信号关联表T1的输入。信号S3的信号驱动表ST为信号关联表T1，信号S3没有驱动信号表DT，所以信号S3仅作为信号关联表T1的输入。信号S4的信号驱动表ST为信号关联表T2，信号S4的驱动信号表DT为信号关联表T1，所以信号S4作为信号关联表T2的输入以及作为信号关联表T1的输出。信号S5的信号驱动表ST为信号关联表T2，信号S5的驱动信号表DT为信号关联表T0，所以信号S5作为信号关联表T2的输入以及作为信号关联表T0的输出。信号S6的信号驱动表ST为信号关联表T3，信号S6的驱动信号表DT为信号关联表T2，所以信号S6作为信号关联表T3的输入以及作为信号关联表T2的输出。信号S7的驱动信号表DT为信号关联表T3，信号S0没有信号驱动表ST，所以信号S7仅作为信号关联表T3的输出。上述拓扑形式的逻辑关系系统具备和表格形式的逻辑关系系统一样的功能。

在其他实施例中，在建立逻辑关系系统的流程中，可能会出现部分组合逻辑器件中至少两个输入端的信号一致，即一个信号可能驱动了同一组合逻辑器件中的两个或多个端口。以下将结合示例描述此场景下如何创建该组合逻辑器件的信号关联表，但本申请的下述方案适合所有组合逻辑器件中至少两个输入端的信号一致的情况。

图4示出了本申请中对一种组合逻辑器件创建信号关联表的示意图。

如图4所示，该组合逻辑器件以四选一选择器U4为例进行说明。其中，四选一选择器U4的第一输入端i2与信号S0连接，四选一选择器U4的第二输入端i3与信号S1连接，四选一选择器U4的第三输入端i4与信号S2连接，四选一选择器U4的第四输入端i5与信号S3连接，四选一选择器U4的第一选择端i0与信号S0连接，四选一选择器U4的第二选择端i1与信号S2连接。首先从预先存储的真值表库中调用四选一选择器的真值表。之后通过将四选一选择器的真值表中的每一列和与该四选一选择器U4连接的信号对应以得到四选一选择器U4的信号关联表。进一步地，对上述信号关联表进行简化。例如删除上述信号关联表中冲突的行，冲突的行指位于信号关联表中不同列的同一信号的逻辑值互斥的行。其中本信号关联表中的第三行中，位于第一列和第三列的信号S0的逻辑值互斥；以及本信号关联表中的第七行中，位于第二列和第五列的信号S2的逻辑值互斥。因此，第三行和第七行是本信号关联表中的冲突行，应该删除。以及合并信号关联表中相同信号所在的列。其中本信号关联表中的第一列和第三列为同一信号S0的逻辑值，应该合并为一列。在优选的实施例中，在合并信号关联表中相同信号所在的列时，将确定的逻辑值代替任意逻辑值。例如在信号关联表的同一行中，将第一列中的信号S0的确定的逻辑值(0或者1)替代第三列中的信号S0的任意逻辑值x，并进行合并。同理，在信号关联表的同一行中，将第二列中的信号S2的确定的逻辑值(0或者1)替代第五列中的信号S2的任意逻辑值x，并进行合并。进而在删除冲突行和合并相同信号所在的列之后得到简化后的信号关联表。

在本申请提供的逻辑关系系统的建立方法，还涉及到对逻辑关系系统的维护。即指在电路结构发生轻微变动的情况下，能以最小的代价更新系统，而不用重新构建整个逻辑关系系统。逻辑关系系统发生改变有三种场景，分别是添加组合逻辑器件、更改组合逻辑器件、以及删除组合逻辑器件。维护逻辑关系系统的操作例如可以由修改电路结构的上层用户来手动执行。此处继续以在图3a中的逻辑电路的基础上进行做改动为例进行说明。

图5a-图5e示出了本申请中更新逻辑关系系统的示意图。

如图5a所示，是图3a所示的逻辑电路改变前后的电路拓扑结构。其中，改变后的逻辑电路中增加了组合逻辑器件：反相器U5和或门U6。改变后的逻辑电路中删除了组合逻辑器件：比较器U2和反相器U3。改变后的逻辑电路中的二选一选择器U1的连接关系发生了改变。以下以上述逻辑电路结构的变动为例详细描述添加组合逻辑器件、更改组合逻辑器件、以及删除组合逻辑器件时如何实现逻辑关系系统的更新。

如图5b所示，示出了在逻辑电路中增加组合逻辑器件时更新逻辑关系系统的示意图。首先，创建新增组合逻辑器件的信号关联表。接着在逻辑关系系统中增加了新增的组合逻辑器件的信号关联表与周边关联信号之间的驱动关系。进一步地，首先创建反相器U5的信号关联表T5以及或门U6的信号关联表T6。其中，在信号关联表T5中，与反相器U5的输入端连接的信号S5与反相器U5的真值表的第一列对应，与反相器U5的输出端连接的信号S8与反相器U5的真值表的第二列对应。在信号关联表T6中，与或门U6的第一输入端连接的信号S8与或门U6的真值表的第一列对应，与或门U6的第二输入端连接的信号S4与或门U6的真值表的第二列对应，与或门U6的输出端连接的信号S7与或门U6的真值表的第三列对应。接着根据新增的组合逻辑器件的关联信号表更新图3a中逻辑电路的初始逻辑关系系统(图3d或图3e所示，以图3d为例)。在图3d中的初始逻辑关系系统的基础上增加新增的组合逻辑器件的信号关联表与周边关联信号之间的驱动关系。具体地，在初始逻辑关系系统的基础上增加了信号S4驱动信号关联表T6的逻辑、信号S5驱动信号关联表T5的逻辑、信号S8驱动信号关联表T6的逻辑、信号关联表T6驱动信号S7的逻辑、以及信号关联表T5驱动信号S8的逻辑，进而得到图5b中的第一中间逻辑关系系统。

如图5c所示，示出了在逻辑电路中删除组合逻辑器件时更新逻辑关系系统的示意图。首先，移除删除的组合逻辑器件的信号关联表。接着在逻辑关系系统中移除被删除的组合逻辑器件的信号关联表与周边关联信号之间的驱动关系。进一步地，在本实施例中，删除组合逻辑器件的更新动作以图5b中的第一中间逻辑关系系统为基础进行。进一步地，首先删除了比较器U2的信号关联表T2以及反相器U3的信号关联表T3。接着在第一中间逻辑关系系统中移除与删除的组合逻辑器件的信号关联表有驱动关系或者被驱动关系的逻辑。即，在第一中间逻辑关系系统的基础上删除了信号S4驱动信号关联表T2的逻辑、信号S5驱动信号关联表T2的逻辑、信号S6驱动信号关联表T3的逻辑、信号关联表T2驱动信号S6的逻辑、以及信号关联表T3驱动信号S7的逻辑，进而得到图5c中的第二中间逻辑关系系统。

如图5d所示，示出了在逻辑电路中更改组合逻辑器件连接关系时更新逻辑关系系统的示意图。首先，重建连接关系更改的组合逻辑器件的信号关联表。接着在逻辑关系系统中更改被重建的组合逻辑器件的信号关联表与周边关联信号之间的驱动关系。进一步地，基于二选一选择器U1的新的连接关系重建二选一选择器U1的信号关联表T1’，并将信号关联表T1’覆盖初始的信号关联表T1。其中，在图5a中改变后的逻辑电路中的二选一选择器U1的两个端与同一信号S1连接，进而重建二选一选择器U1的信号关联表可以基于图4中公开的简化方式得到简化后的二选一选择器U1的信号关联表T1’，具体步骤此处不在赘述。接着，基于更改组合逻辑器件连接关系的更新动作以图5c中的第二中间逻辑关系系统为基础进行。进一步地，在第二中间逻辑关系系统中更改了涉及二选一选择器U1的逻辑。即，在第二中间逻辑关系系统的基础上先将信号关联表T1替换为信号关联表T1’，然后增加了信号S1驱动信号关联表T1’的逻辑以及删除了信号S2驱动信号关联表T1’的逻辑，进而得到图5d中更新后的逻辑关系系统。

上述，分别处理三种因逻辑电路变化的更新逻辑关系系统的操作时，当信号既没有驱动信号表也没有信号驱动表时在中间逻辑关系系统中删除该信号。或者在更新操作全部完成之后，在更新后的逻辑关系系统中将既没有驱动信号表也没有信号驱动表的信号删除。

在本实施例中，示出原始逻辑电路中同时增加、删除了组合逻辑器件以及更改了组合逻辑器件的连接关系的情况，在此情况下按照所有组合逻辑器件的变化的优先级依次更新逻辑关系系统。进一步地，根据增加组合逻辑器件更新逻辑关系系统的优先级高于根据删除组合逻辑器件更新逻辑关系系统的优先级，根据删除组合逻辑器件更新逻辑关系系统的优先级高于根据更改组合逻辑器件的连接关系更新逻辑关系系统的优先级。在本实施例中采用先处理基于增加组合逻辑器件对逻辑关系系统更新的操作，再处理基于删除组合逻辑器件对逻辑关系系统更新的操作，最后基于更改组合逻辑器件的连接关系对逻辑关系系统更新的操作的更新方法达到维护逻辑关系系统的效果。基于上述，当原始逻辑电路中只出现增加、删除组合逻辑器件以及更改组合逻辑器件的连接关系中的一种或者两种情况时，仅需基于上述的处理方法依顺序进行即可，未出现的变化方式无需处理对应的更新动作。

通过查询逻辑关系系统可以明确某些信号之间是否存在逻辑关系以及存在何种逻辑关系，比如两个信号之间是否相等，是否相反，多个信号之间是否最多只有一个1。本申请提供了以下方式来查询逻辑关系系统进而达到上述目的。例如通过直接推导或者间接推导的方式查询逻辑关系系统。直接推导是假设某个或某几个信号的值，进而通过查询逻辑关系系统以根据假设的逻辑值自行推导得出其它信号的逻辑值，并观察它们是否满足某种条件，比如为了检验s0和s1是否永远相等，可以先假设信号s0为1，如果推导出信号s1此时也为1，再假设信号s0为0，再推导出此时信号s1也为0，那么可以判定信号s0和信号s1具有相等的逻辑关系。间接推导是假定第一信号的逻辑值后进行推导得到第一组系统状态，再另行假设第二信号的逻辑值后进行推导得到第二组系统状态，并将第一组系统状态和第二组系统状态对比，如果两组系统状态相同，则可以得出两组信号的某种关系。此处系统状态的定义是指推导出的信号逻辑状态之间的所有组合。其中，间接推导需要严格对比两组系统状态是否相等，所以在推导时只从第一信号和第二信号的驱动信号表中推导得出对应的系统状态，而不能从信号的信号驱动表中推导。

下述公开了通过查询逻辑关系系统以直接推导的方式查询得到信号之间是否存在逻辑关系以及存在何种信号关系。

图6示出了本申请实施例提供的一种逻辑关系系统的查询方法的流程示意图。图7示出了本申请实施例提供的一种逻辑关系系统的查询方法中信号关联表自驱动的的流程示意图。该查询方法可以实现逻辑关系直接推导中的验证环节。

如图6所示，示出一种查询逻辑关系系统的方法，包括以下步骤：

步骤S210：在逻辑关系系统中设置信号的逻辑值。以图5d中更新后的逻辑关系系统为查询对象，在查询的初始阶段，在逻辑关系系统中设置至少一个信号的逻辑值。例如假设信号S7的逻辑值为0，信号S4的逻辑值为0。将5d中更新后的逻辑关系系统中的信号S7设置为0，信号S4设置为0。之后在推导出其他信号的逻辑值之后在逻辑关系系统中对应设置被推导的信号的逻辑值。

步骤S220：更新逻辑关系系统中对应信号关联表中信号的逻辑值。进一步地，将驱动信号S4的信号关联表T1’和被信号S4驱动的信号关联表T5中的信号S4的逻辑值更新为0。以及将驱动信号S7的信号关联表T5中的信号S7的逻辑值更新为0。以及在之后基于推导出的其他信号的逻辑值更新对应信号关联表中信号的逻辑值。

步骤S230：根据信号关联表中已知的信号的逻辑值推导未知信号的逻辑值。进一步地，基于上述已知的信号(信号S4、信号S7)的逻辑值查询信号关联表T5、信号关联表T1’。本次推导可以确定在假设的条件下信号S8的逻辑值，其他未知的信号的逻辑值在假设的条件下暂时无法推导。

步骤S240：判断是否推导出未知的信号的逻辑值。若是则继续返回执行步骤S210，否则结束本次查询。其中，在查询信号关联表T5时可以唯一确定信号S8的逻辑值为0。进而继续返回步骤S210，并在逻辑关系系统中将信号S8的逻辑值设置为0，进而继续执行下述步骤完成多次推导直到无法更新信号值时结束。

若在信号S7为0、信号S4为0的条件下，可以经过多次推导将全部信号都推导完成。进而可以知晓假设逻辑值的信号(本实施例为信号S4、信号S7)与通过推导得知逻辑值的信号之间的逻辑关系。本实施例仅为说明如何查询逻辑关系表以完成直接推导信号间逻辑关系，因此不再赘述查询结果。

在本实施例中，在执行步骤S230进行推导时，如果可以推导出未知信号的逻辑值则本次推导成功，接着进行下一次的推导；若一次推导错误则说明假设条件不成立，退出本次查询。当查询信号间的逻辑关系时，一般会经过多次推导。本实施例中还提出了一种信号关联表自驱动的方法用于推导未知信号的逻辑值。

如图7所示，在执行步骤S230时，包括以下步骤：

步骤S231：将已知逻辑值的信号所在的信号关联表的所有行建立一个标记位，标记位的初始值设为OPEN。

步骤S232：在标记位是OPEN的所有行中，将数值与已设置的信号的逻辑值不相等的行的标记位设为CLOSED。其中，标记位为CLOSED的行在下一次推导时标记位的值不变。

步骤S233：判断对应的信号关联表中是否有OPEN行。若是则继续执行步骤S234，否则推导错误，退出本次查询。

步骤S234：判断某个信号在所有OPEN行中的值是否都相同，若是则推导出某个信号的逻辑值，结束本次推导；否则结束查询。

下述公开了通过查询逻辑关系系统以间接推导的方式查询得到信号之间是否存在逻辑关系以及存在何种信号关系。

图8示出了本申请实施例提供的另一种逻辑关系系统的查询方法的流程示意图。

如图8所示，示出另一种查询逻辑关系系统的方法，包括以下步骤：

步骤S310：在逻辑关系系统中设置第一信号的逻辑值并推导得到对应的第一组系统状态。

步骤S320：在逻辑关系系统中设置第二信号的逻辑值并推导得到对应的第二组系统状态；

步骤S330：对比第一组系统状态和第二组系统状态。

其中，第一组系统状态从第一信号的驱动信号表中推导得到，第二组系统状态从第二信号的驱动信号表中推导得到。当步骤S330中得到的比对结果为完全相同，则可以得到第一信号和第二信号的逻辑关系，否则退出本次查询。

更进一步地，以图5d中的逻辑关系系统为例，第一信号例如为信号S5，其设置信号S5的逻辑值为0，进而在信号S5的驱动信号表DT即信号关联表T0中推导得到第一组系统状态包括：信号S0信号S1(10、01、00)。第二信号例如为信号S7，其设置信号S7的逻辑值为1，进而在信号S7的驱动信号表DT即信号关联表T6中推导得到第二组系统状态包括：信号S8信号S4(10、01、11)。进而在步骤S330中比对结果为不完全相同，进而无法直接推导得出第一信号和第二信号的逻辑关系。

在其他实施例中，本申请还可以通过结合直接推导和间接推导的方式查询逻辑关系系统进而获取某些信号之间的逻辑关系。

同时，本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的结构和方法，可以使用不同的配置方法或调节方法对每个结构或该结构的合理变形来实现所描述的功能，但是这种实现不应认为超出本申请的范围。并且，应理解，本申请实施例中前述的图的放大器各个部件之间的连接关系为示意性举例，并不对本申请实施例造成任何限制。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (18)

1.一种集成电路的逻辑关系系统的建立方法，其特征在于，包括：

遍历集成电路设计中的所有组合逻辑器件；

创建每个组合逻辑器件的信号关联表；以及

基于所有信号关联表和所述集成电路设计中与组合逻辑器件连接的所有信号生成逻辑关系系统，

其中，所述逻辑关系系统包括所述所有信号关联表和与所述组合逻辑器件关联的所有信号之间的驱动关系。

2.根据权利要求1所述的集成电路的逻辑关系系统的建立方法，其特征在于，所述创建每个组合逻辑器件的信号关联表的步骤包括：

调用组合逻辑器件的真值表；以及

基于所述组合逻辑器件的真值表和与所述组合逻辑器件关联的信号建立所述信号关联表。

3.根据权利要求2所述的集成电路的逻辑关系系统的建立方法，其特征在于，所述基于所述组合逻辑器件的真值表和与所述组合逻辑器件关联的信号建立所述信号关联表的步骤包括：

将所述真值表的每一列与连接的信号对应。

4.根据权利要求2所述的集成电路的逻辑关系系统的建立方法，其特征在于，还包括：

建立并存储多个组合逻辑器件的真值表。

5.根据权利要求3所述的集成电路的逻辑关系系统的建立方法，其特征在于，还包括：

删除所述信号关联表中冲突的行；

合并所述信号关联表中相同信号所在的列，

其中，所述冲突的行指位于不同列的同一信号的逻辑值互斥的行。

6.根据权利要求5所述的集成电路的逻辑关系系统的建立方法，其特征在于，还包括：

在合并所述信号关联表中相同信号所在的列时，将确定的逻辑值代替任意逻辑值。

7.根据权利要求1所述的集成电路的逻辑关系系统的建立方法，其特征在于，所述基于所有信号关联表和所述集成电路设计中与组合逻辑器件连接的所有信号生成逻辑关系系统的步骤包括：

将与组合逻辑器件连接的所有信号中的每个信号与自身的信号驱动表和驱动信号表相对应，

其中，所述信号的信号驱动表包括自身作为输入的所述组合逻辑器件的所述信号关联表，所述信号的驱动信号表包括自身作为输出的所述组合逻辑器件的所述信号关联表。

8.根据权利要求1所述的集成电路的逻辑关系系统的建立方法，其特征在于，还包括：

根据所述所有组合逻辑器件的变化更新所述逻辑关系系统，

所述所有组合逻辑器件的变化包括增加组合逻辑器件、删除组合逻辑器件、更改组合逻辑器件的连接关系中的至少一种。

9.根据权利要求8所述的集成电路的逻辑关系系统的建立方法，其特征在于，所述所有组合逻辑器件的变化为增加组合逻辑器件，所述根据所有组合逻辑器件的变化更新所述逻辑关系系统的步骤包括：

创建新增的组合逻辑器件的信号关联表；以及

在所述逻辑关系系统中增加所述新增的组合逻辑器件的信号关联表与关联信号的驱动关系。

10.根据权利要求8所述的集成电路的逻辑关系系统的建立方法，其特征在于，所述所有组合逻辑器件的变化为删除组合逻辑器件，所述根据所有组合逻辑器件的变化更新所述逻辑关系系统的步骤包括：

移除所述删除的组合逻辑器件的信号关联表；以及

在所述逻辑关系系统中移除所述删除的组合逻辑器件的信号关联表与关联信号的驱动关系。

11.根据权利要求8所述的集成电路的逻辑关系系统的建立方法，其特征在于，所述所有组合逻辑器件的变化为更改组合逻辑器件的连接关系，所述根据所有组合逻辑器件的变化更新所述逻辑关系系统的步骤包括：

重建连接关系更改的所述组合逻辑器件的信号关联表并覆盖之前的信号关联表；以及

在所述逻辑关系系统中更改所述重建的信号关联表与关联信号之间的驱动关系。

12.根据权利要求8所述的集成电路的逻辑关系系统的建立方法，其特征在于，所述所有组合逻辑器件的变化为增加组合逻辑器件、删除组合逻辑器件、更改组合逻辑器件的连接关系中的至少两种，所述根据所有组合逻辑器件的变化更新所述逻辑关系系统的步骤包括：

按照所述所有组合逻辑器件的变化的优先级依次更新所述逻辑关系系统。

13.根据权利要求12所述的集成电路的逻辑关系系统的建立方法，其特征在于，根据增加组合逻辑器件更新所述逻辑关系系统的优先级高于根据删除组合逻辑器件更新所述逻辑关系系统的优先级，根据删除组合逻辑器件更新所述逻辑关系系统的优先级高于根据更改组合逻辑器件的连接关系更新所述逻辑关系系统的优先级。

14.根据权利要求8所述的集成电路的逻辑关系系统的建立方法，其特征在于，还包括：

在所述更新后的逻辑关系系统中将没有驱动关系的信号删除。

15.一种集成电路的逻辑关系系统的查询方法，其特征在于，包括：

在逻辑关系系统中设置信号的逻辑值；

更新逻辑关系系统中相应的信号关联表中信号的逻辑值；

根据信号关联表中已知逻辑值的信号的逻辑值推导其他信号的逻辑值；以及

判断是否推导出其他信号的逻辑值，若是则返回所述在逻辑关系系统中设置信号的逻辑值的步骤，否则结束查询，

其中，在查询的初始阶段，所述在逻辑关系系统中设置信号的逻辑值的步骤包括设置至少一个信号的逻辑值；在判断是否推导出其他信号的逻辑值的步骤中，所述返回所述在逻辑关系系统中设置信号的逻辑值的步骤包括将推导出的信号的逻辑值设置在所述逻辑关系系统中。

16.根据权利要求15所述的逻辑关系系统的查询方法，其特征在于，所述根据信号关联表中已知逻辑值的信号的逻辑值推导其他信号的逻辑值的步骤包括：

将已知逻辑值的信号所在的信号关联表的所有行建立一个标记位，标记位的初始值设为OPEN；

在标记位是OPEN的所有行中，将数值与已设置的信号的逻辑值不相等的行的标记位设为CLOSED；

判断所述信号关联表中是否有OPEN行，若是，则判断某个信号在所有OPEN行中的值是否都相同，否则推导错误，退出本次查询，

其中，所述判断某个信号在所有OPEN行中的值是否都相同，若是则推导出某个信号的逻辑值，结束本次推导，否则结束查询。

17.根据权利要求16所述的逻辑关系系统的查询方法，其特征在于，所述标记位为CLOSED的行在下一次推导时标记位的值不变。

18.一种集成电路的逻辑关系系统的查询方法，其特征在于，包括：

在逻辑关系系统中设置第一信号的逻辑值并推导得到对应的第一组系统状态；

在逻辑关系系统中设置第二信号的逻辑值并推导得到对应的第二组系统状态；

对比第一组系统状态和第二组系统状态，

其中，所述第一组系统状态从所述第一信号的驱动信号表中推导得到，所述第二组系统状态从所述第二信号的驱动信号表中推导得到。

Images