JPH0557847U - 薄膜集積回路 - Google Patents

薄膜集積回路

Info

Publication number
JPH0557847U
JPH0557847U JP107523U JP10752391U JPH0557847U JP H0557847 U JPH0557847 U JP H0557847U JP 107523 U JP107523 U JP 107523U JP 10752391 U JP10752391 U JP 10752391U JP H0557847 U JPH0557847 U JP H0557847U
Authority
JP
Japan
Prior art keywords
substrate
integrated circuit
thin film
outer lead
film integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP107523U
Other languages
English (en)
Inventor
寛治 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP107523U priority Critical patent/JPH0557847U/ja
Publication of JPH0557847U publication Critical patent/JPH0557847U/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 基板が曲げられたり又は捩られた場合にアウ
ターリードの損傷を防止することにより、耐久性に優れ
て信頼性を向上することにある。 【構成】 基板と、この基板と反対方向に載置される回
路素子と、この回路素子および基板を電気的に接続する
アウターリードと、を具備する薄膜集積回路において、
前記アウターリードに湾曲部を形成した構成にしたこと
を特徴としている。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は、基板と、この基板と反対方向に載置される回路素子と、この回路素 子および基板を電気的に接続するアウターリードとを具備する薄膜集積回路のう ち、特に、当該アウターリードに湾曲部を形成してアウターリードの損傷を防止 する薄膜集積回路に関する。
【０００２】
【従来の技術】
従来の薄膜集積回路を図３(a) ，(b) ，図４(a) ，(b) および図５を用いて説 明する。
【０００３】 上記薄膜集積回路は、図３(a) ，(b) に示すフィルム状部品（以下、ＴＡＢ部 品という。）がテープ状に加工されたＴＡＢテープ１１を基板１５に装着すると き、ＴＡＢ部品１３を打ち抜いて、基板１５に実装する。上記基板１５に実装さ れるＴＡＢ部品１３は、半導体チップ１７の向きが基板１５に対して図４(a) ， (b) に示す２通りある。すなわち、実装時に半導体１７が基板１５側に載置され ている状態を図４(a) に示すフェイスアップという。実装時に半導体チップ１７ が基板１５と反対方向の当該半導体チップ１７と基板１５とを電気的に接続する アウターリード１９の図中上部に実装されるのをフェイスダウンという。
【０００４】 上記フェイスアップの要部拡大図を図５に示す。上記アウターリード１９は、 先端部が基板１５に接着された後に基板１５に対して立設し、立設したリードに 垂直方向に曲げられ、更に基板１５に対して水平方向に形成されてフィルムテー プ２１を介して半導体チップ１７に接続されている構成である。また、フェイス ダウンも図４(b) に示す如く、アウターリード１９の先端部が基板１５に接着さ れ、基板１５に対して図中、斜め上方に曲げられてフィルムテープ２１上に載置 されて半導体チップ１７に接続している。上記基板１５が曲げられるとアウター リード１９の損傷を防止するのが容易ではなかった。
【０００５】
【考案が解決しようとする課題】
しかしながら、従来の薄膜集積回路は、基板１５にＴＡＢ部品１３をフェイス ダウン実装後、当該基板１５が曲げられたり、又は、捩られた時に生じる応力が アウターリード１９に作用して、当該アウターリード１９の切断を招くおそれが あった。上記アウターリード１９の切断により実装された半導体チップ１７が動 作しない状態になり、回路の信頼性の低下を招来する問題があった。
【０００６】 本考案は、従来のこのような課題を解決するためになされたもので、その目的 は、基板が曲げられたり又は捩られた場合にアウターリードの損傷を防止するこ とにより、耐久性に優れて信頼性を向上する薄膜集積回路を提供することにある 。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本考案は、基板と、この基板と反対方向に載置され る回路素子と、この回路素子および基板を電気的に接続するアウターリードと、 を具備する薄膜集積回路において、 前記アウターリードに湾曲部を形成した構成にしたことを要旨とする。
【０００８】
【作用】
上述の如く構成すれば、基板が曲げられたり、又は、捩られた場合にアウター リードの湾曲部により当該基板に加えられる曲げ又は捩りによる応力を吸収する ので、アウターリードの損傷を防止できる。
【０００９】
【実施例】
以下、本考案の一実施例を図面に基づいて説明する。
【００１０】 図１は本考案の薄膜集積回路に係る一実施例を示す構成図である。
【００１１】 同図の図中左側において、集積回路を内蔵する半導体チップ１の両端には当該 半導体チップ１と後述の基板７とが電気的に接続するアウターリード３が接続さ れ、当該アウターリード３を保持するフィルムテープ５がアウターリード３の図 中、下側に接着されている。
【００１２】 上記半導体チップ１等のＴＡＢ部品を印刷配線板である基板７にフェイスダウ ン実装した状態を図１の図中右側に示す。なお、フェイスダウン実装は、基板７ 側の反対方向であるアウターリード３の図中上部に半導体チップ１を載置する実 装をいう。
【００１３】 上記アウターリード３は、基板７に半田付けにより接着されている図中右側の 先端部９ａから湾曲しながら立設し、半円の形状を形成して図中上部の半導体チ ップ１方向に突き出た湾曲部９ｂを有する。更に、アウターリード３は、湾曲部 ３ｂの半円から基板７に対して水平方向に形成されている水平部３ｃを有する形 状である。
【００１４】 上記水平部３ｃの下部にはアウターリード３を保持するフィルムテープ５が設 置されている。水平部３ｃの図中左側には半導体チップ１に接続されている。
【００１５】 上記薄膜集積回路の製造工程を図２(a) ，(b) を用いて説明する。
【００１６】 まず、アウターリード３をテープ状に加工されたＴＡＢテープから切断する場 合を図２(a) に示す。上記アウターリード３をＴＡＢテープから切断する場合は 、基板７に実装される半導体チップ１の向きが基板７側であるフェイスアップ実 装と同様のフォーミングを形成する。但し、アウターリード３とフィルムテープ ５との間には、ギャップＧを設けておく。
【００１７】 次に、ＴＡＢテープより切断した後に基板７に実装する場合を図２(b) に示す 。
【００１８】 ＴＡＢテープから打ち抜かれた部品を基板７に実装する場合は、半導体チップ １を図中下向きのＦ方向に押し付けるとともに、アウターリード３の図中両端の 基板７と接着する先端部３ａを位置決め用のブロックであるヒータチップ９ａ， ９ｂにより当該基板７に固定する。なお、ヒータチップ９ａ，９ｂの代わりに加 熱ツールにより固定する方式もある。
【００１９】 このようにして、アウターリード３の図中両端に半導体チップ１の方向に突き 出た湾曲部３ｂを形成する。
【００２０】 上記基板７に実装された薄膜集積回路の基板７に曲げ応力が図２(b) の半導体 チップ１の方向に作用されるとアウターリード３は、先端部３ａが半導体チップ １方向に応力を受け湾曲部３ｂが基板７方向に応力を受けて当該基板７に作用さ れる曲げ応力を吸収する。
【００２１】 一方、基板７に作用する応力が図２(b) の半導体部品１と反対方向に作用する とアウターリード３は、先端部３ａが半導体チップ１と反対方向に応力を受け湾 曲部３ｂが半導体チップ１方向に応力を受けて更に湾曲されて当該基板７に作用 される曲げ応力を吸収する。
【００２２】 これにより、基板７に半導体チップ１の方向又は半導体チップ１と反対方向に 応力が作用されても、アウターリード３の湾曲部３ｂにより当該応力を吸収する ので、アウターリード３の切断または当該アウターリード３の先端部３ａの基板 ７からの剥離を防止できる。
【００２３】
【考案の効果】
以上説明したように、本考案では、アウターリードに湾曲部を形成したので、 基板が曲げられたり又は捩られた場合にアウターリードの損傷を防止することに より、耐久性に優れて信頼性の向上を実現できる。
【図面の簡単な説明】
【図１】本考案の薄膜集積回路に係る一実施例を示す構
成図である。
【図２】本考案の薄膜集積回路の製造工程を示す図であ
る。
【図３】ＴＡＢテープからＴＡＢ部品の切り抜きを示す
図である。
【図４】ＴＡＢ部品の基板への実装を示す図である。
【図５】従来の薄膜集積回路を示す構成図である。
【符号の説明】
１ 半導体チップ ３ アウターリード ３ａ 先端部 ３ｂ 湾曲部 ５ フィルムテープ ７ 基板 ９ａ，９ｂ ヒータチップ

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】 基板と、この基板と反対方向に載置され
    る回路素子と、この回路素子および基板を電気的に接続
    するアウターリードと、 を具備する薄膜集積回路において、 前記アウターリードに湾曲部を形成した構成にしたこと
    を特徴とする薄膜集積回路。
JP107523U 1991-12-26 1991-12-26 薄膜集積回路 Pending JPH0557847U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP107523U JPH0557847U (ja) 1991-12-26 1991-12-26 薄膜集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP107523U JPH0557847U (ja) 1991-12-26 1991-12-26 薄膜集積回路

Publications (1)

Publication Number Publication Date
JPH0557847U true JPH0557847U (ja) 1993-07-30

Family

ID=14461355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP107523U Pending JPH0557847U (ja) 1991-12-26 1991-12-26 薄膜集積回路

Country Status (1)

Country Link
JP (1) JPH0557847U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4743851B2 (ja) * 2005-07-08 2011-08-10 キヤノン株式会社 記録ヘッドの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4743851B2 (ja) * 2005-07-08 2011-08-10 キヤノン株式会社 記録ヘッドの製造方法

Similar Documents

Publication Publication Date Title
EP0847088A3 (en) Semiconductor device, method for manufacturing the same, and method for mounting the same
US7534661B2 (en) Method of forming molded resin semiconductor device
JPH0557847U (ja) 薄膜集積回路
JPH08316270A (ja) テープキャリアおよびそれを用いた半導体装置
JP3428475B2 (ja) 半導体パッケージの製造方法
KR950004512A (ko) 반도체장치 및 그 제조방법
US5359223A (en) Lead frame used for semiconductor integrated circuits and method of tape carrier bonding of lead frames
US5925927A (en) Reinforced thin lead frames and leads
JPS62123727A (ja) 半導体装置
JPS5844593Y2 (ja) ビ−ム・リ−ド型半導体装置
JPS6143857B2 (ja)
JPH09223767A (ja) リードフレーム
JPS62226636A (ja) プラスチツクチツプキヤリア
JP3094271B2 (ja) リードフレームの製造方法
JPH0519956Y2 (ja)
US20070296070A1 (en) Semiconductor package having functional and auxiliary leads, and process for fabricating it
JPH0214558A (ja) 半導体集積回路装置
JP3287327B2 (ja) 半導体樹脂封止パッケージの製造方法
JPS5889953U (ja) 混成回路
JP2000260908A (ja) 表面実装型半導体装置およびその製造方法
JPH0536843U (ja) 集積回路用パツケージ
JPH07122685A (ja) 半導体装置
JPS5883150U (ja) 半導体集積回路装置
JPS61236131A (ja) 半導体装置およびその製造方法
JPH06209067A (ja) 電子部品用リードフレーム