JPH0556684B2 - - Google Patents
Info
- Publication number
- JPH0556684B2 JPH0556684B2 JP61167305A JP16730586A JPH0556684B2 JP H0556684 B2 JPH0556684 B2 JP H0556684B2 JP 61167305 A JP61167305 A JP 61167305A JP 16730586 A JP16730586 A JP 16730586A JP H0556684 B2 JPH0556684 B2 JP H0556684B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- current mirror
- circuit
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔発明の産業上の利用分野〕
本発明は、従来の電流ミラー回路を用いた増幅
回路であり、半導体集積回路に適した利得制御手
段を具えた電流ミラー型増幅回路に関するもので
ある。
回路であり、半導体集積回路に適した利得制御手
段を具えた電流ミラー型増幅回路に関するもので
ある。
第２図は、ダイオード接続されたトランジスタ
Ｑ２０とトランジスタＱ２１からなる電流ミラー
回路と入力信号源２２と可変抵抗Ｒから形成さ
れ、３は出力端子、２１は電源端子であり、２０
は可変電流源である。可変電流源２０から可変電
流ＩをトランジスタＱ２０のエミツタ側に接続さ
れた抵抗Ｒに供給することにより、抵抗Ｒの端子
間電圧Ｖが変動して、トランジスタＱ２１のベー
ス電圧が可変することによつて電流ミラー回路の
利得が変化して出力電流I2が可変される。
Ｑ２０とトランジスタＱ２１からなる電流ミラー
回路と入力信号源２２と可変抵抗Ｒから形成さ
れ、３は出力端子、２１は電源端子であり、２０
は可変電流源である。可変電流源２０から可変電
流ＩをトランジスタＱ２０のエミツタ側に接続さ
れた抵抗Ｒに供給することにより、抵抗Ｒの端子
間電圧Ｖが変動して、トランジスタＱ２１のベー
ス電圧が可変することによつて電流ミラー回路の
利得が変化して出力電流I2が可変される。
第２図に示すように、信号電流、出力電流を
夫々I1，I2とすると、 I1＝IS・A1 ……(1) I2＝IS・A2 ……(2) と表される。
夫々I1，I2とすると、 I1＝IS・A1 ……(1) I2＝IS・A2 ……(2) と表される。
但し、A1，A2は、A1＝ｅ・VBE1／VT，A2＝
ｅ・VBE2／VTの関係にあり、VBE1，VBE2は、
夫々トランジスタＱ２０，Ｑ２１のベース・エミ
ツタ電圧である。尚、VTはkT／ｑで表される熱
電圧（ｋはボルツマン定数、ｑは電子の電荷、Ｔ
は絶対温度）であり、ISは逆方向飽和電流であ
る。
ｅ・VBE2／VTの関係にあり、VBE1，VBE2は、
夫々トランジスタＱ２０，Ｑ２１のベース・エミ
ツタ電圧である。尚、VTはkT／ｑで表される熱
電圧（ｋはボルツマン定数、ｑは電子の電荷、Ｔ
は絶対温度）であり、ISは逆方向飽和電流であ
る。
又、ダイオード接続されたトランジスタＱ２
０，Ｑ２１のベース・エミツタ電圧を夫々VBE1，
VBE2とし、抵抗Ｒの端子間の電圧をＶとすると、
次のように表される。
０，Ｑ２１のベース・エミツタ電圧を夫々VBE1，
VBE2とし、抵抗Ｒの端子間の電圧をＶとすると、
次のように表される。
VBE2＝VBE1＋Ｖ ……(3)
又、信号電流I1と出力電流I2との関係は、(1)，
(2)、(3)式より、次のように表される。
(2)、(3)式より、次のように表される。
I2＝I1・Ａ ……(4)
但し、Ａは、Ａ＝ｅ・VBE／VTである。尚、ト
ランジスタＱ２０，Ｑ２１のベース・エミツタ間
電圧は、同一半導体基板に形成される場合、略等
しいものと考え、VBEと表す。
ランジスタＱ２０，Ｑ２１のベース・エミツタ間
電圧は、同一半導体基板に形成される場合、略等
しいものと考え、VBEと表す。
従つて、出力電圧I2が入力電流I1のＡ倍に設定
される。即ち、抵抗Ｒの端子間電圧Ｖを可変する
ことによつて、その端子間電圧Ｖが調整され所定
の利得に設定される。
される。即ち、抵抗Ｒの端子間電圧Ｖを可変する
ことによつて、その端子間電圧Ｖが調整され所定
の利得に設定される。
しかし、斯る第２図の電流ミラー型増幅回路で
は、抵抗Ｒに供給される信号電流Ｉの変動によつ
て、抵抗の端子間電圧が変動する欠点があり、従
つて、信号電圧Ｉの変動によつて電流ミラー回路
の利得が変動し、出力に歪が生じる欠点がある為
改善の余地があつた。
は、抵抗Ｒに供給される信号電流Ｉの変動によつ
て、抵抗の端子間電圧が変動する欠点があり、従
つて、信号電圧Ｉの変動によつて電流ミラー回路
の利得が変動し、出力に歪が生じる欠点がある為
改善の余地があつた。
又、利得制御手段を具えた電流増幅回路を1V
以下の低電圧源で安定に作動させて所定の増幅率
を得ようとするのは困難な面がある。
以下の低電圧源で安定に作動させて所定の増幅率
を得ようとするのは困難な面がある。
本発明は、上述の如き問題点を解決する為にな
されたもので、その目的は、利得制御が容易な電
流ミラー型増幅回路を提供するものである。
されたもので、その目的は、利得制御が容易な電
流ミラー型増幅回路を提供するものである。
本発明の他の目的は、低電圧で動作する利得制
御手段を具えた電流ミラー型増幅回路を提供する
ものである。
御手段を具えた電流ミラー型増幅回路を提供する
ものである。
本発明の利得制御手段を具えた電流ミラー型増
幅回路は、トランジスタＱ１とダイオード接続さ
れたトランジスタＱ２からなる電流ミラー回路８
と、電流ミラー回路８の電流源用のトランジスタ
Ｑ３，Ｑ４と、トランジスタＱ２のエミツタに接
続された抵抗Ｒ１と、トランジスタＱ２のエミツ
タと抵抗Ｒ１との接続点に接続された利得制御の
為の可変電流源回路６と、トランジスタＱ２とト
ランジスタＱ４との接続点に入力信号が入力され
る入力端子１と、トランジスタＱ１，Ｑ３の接続
点を出力端子３に接続され、抵抗Ｒ１に接続され
た電流源回路を具え、その電流源回路に入力端子
２が具えられ、その入力端子２に入力端子１から
供給される入力信号と位相の反転した入力信号を
入力して信号成分を打ち消すことによつて、バイ
アス電圧の変動を防止して、利得が変動するのを
防止したものである。
幅回路は、トランジスタＱ１とダイオード接続さ
れたトランジスタＱ２からなる電流ミラー回路８
と、電流ミラー回路８の電流源用のトランジスタ
Ｑ３，Ｑ４と、トランジスタＱ２のエミツタに接
続された抵抗Ｒ１と、トランジスタＱ２のエミツ
タと抵抗Ｒ１との接続点に接続された利得制御の
為の可変電流源回路６と、トランジスタＱ２とト
ランジスタＱ４との接続点に入力信号が入力され
る入力端子１と、トランジスタＱ１，Ｑ３の接続
点を出力端子３に接続され、抵抗Ｒ１に接続され
た電流源回路を具え、その電流源回路に入力端子
２が具えられ、その入力端子２に入力端子１から
供給される入力信号と位相の反転した入力信号を
入力して信号成分を打ち消すことによつて、バイ
アス電圧の変動を防止して、利得が変動するのを
防止したものである。
本発明の電流ミラー型増幅回路について第１図
の実施例に基づき説明する。
の実施例に基づき説明する。
第１図は、１，２は互いに位相の反転した入力
信号が印加される入力端子、３は出力端子、４は
電源端子、５は接地端子である。６は利得を制御
する為の可変電流源回路、７は定電流源回路、８
乃至１２は電流ミラー回路である。電流ミラー回
路８はトランジスタＱ１とダイオード接続された
トランジスタＱ２から形成され、電流ミラー回路
８の電流源用トランジスタＱ３，Ｑ４は、ダイオ
ード接続さたトランジスタＱ５，Ｑ６と共に夫々
電流ミラー回路９，１０を形成している。トラン
ジスタＱ５，Ｑ６のコレクタ・ベースがトランジ
スタＱ１２、Ｑ１１のコレクタに接続される。ト
ランジスタＱ１１，Ｑ１２はトランジスタＱ１０
とダイオード接続されたトランジスタＱ１３と共
に電流ミラー回路１１を形成している。トランジ
スタＱ７，Ｑ８は電流ミラー回路１２を形成し、
トランジスタＱ７のコレクタがダイオード接続さ
れたトランジスタＱ９のコレクタに接続され、電
流源回路を形成してミラー電流I1が抵抗R1に流れ
るようになされる。トランジスタＱ７とＱ９は入
力端子２から入力信号電流が重畳される電流源回
路である。又、ダイオード接続されたトランジス
タＱ８のベース・コレクタがトランジスタＱ１０
のコレクタに接続される。トランジスタＱ２及び
Ｑ９乃至Ｑ１１のエミツタが共通接続されて抵抗
Ｒ１に接続される。
信号が印加される入力端子、３は出力端子、４は
電源端子、５は接地端子である。６は利得を制御
する為の可変電流源回路、７は定電流源回路、８
乃至１２は電流ミラー回路である。電流ミラー回
路８はトランジスタＱ１とダイオード接続された
トランジスタＱ２から形成され、電流ミラー回路
８の電流源用トランジスタＱ３，Ｑ４は、ダイオ
ード接続さたトランジスタＱ５，Ｑ６と共に夫々
電流ミラー回路９，１０を形成している。トラン
ジスタＱ５，Ｑ６のコレクタ・ベースがトランジ
スタＱ１２、Ｑ１１のコレクタに接続される。ト
ランジスタＱ１１，Ｑ１２はトランジスタＱ１０
とダイオード接続されたトランジスタＱ１３と共
に電流ミラー回路１１を形成している。トランジ
スタＱ７，Ｑ８は電流ミラー回路１２を形成し、
トランジスタＱ７のコレクタがダイオード接続さ
れたトランジスタＱ９のコレクタに接続され、電
流源回路を形成してミラー電流I1が抵抗R1に流れ
るようになされる。トランジスタＱ７とＱ９は入
力端子２から入力信号電流が重畳される電流源回
路である。又、ダイオード接続されたトランジス
タＱ８のベース・コレクタがトランジスタＱ１０
のコレクタに接続される。トランジスタＱ２及び
Ｑ９乃至Ｑ１１のエミツタが共通接続されて抵抗
Ｒ１に接続される。
斯る電流ミラー型増幅回路に於いては、入力端
子１から入力信号電流（±IIN）が入力され、入
力端子２から入力信号電流（±IIN）とは位相が
反転し、且つ同期した入力信号電流（〓IIN）が
入力される。一方、ダイオード接続されたトラン
ジスタＱ２，Ｑ９には、抵抗Ｒ１によつて制限さ
れたミラー電流I1が夫々電流ミラー回路１１と電
流ミラー回路１０，１２を介して供給される。入
力端子１，２から供給される入力信号は、それら
のミラー電流I1に重畳されて、（I1±IIN），（I1〓
IIN）の電流がダイオード接続されたトランジス
タＱ２とＱ９の順方向電流として供給される。従
つて、トランジスタＱ２，Ｑ９乃至Ｑ１１と抵抗
Ｒ１との接続点Ｐでは、互いに位相の反転した入
力信号成分（±IIN），（〓IIN）が相殺されて直流
成分I1のみが抵抗Ｒ１に流れる。従つて、Ｐ点に
可変電流源回路６からIvの利得制御電流が供給さ
れると、抵抗Ｒ１には、（I1＋IV）の電流が流れ
る。従つて、抵抗Ｒ１の端子間には、（I1＋IV）
Ｒ１の端子間電圧Ｖが生じることになる。この端
子間電圧（I1＋IV）Ｒ１がトランジスタＱ１のバ
イアス電圧となり、可変電流IVの変動に応じて抵
抗Ｒ１の端子間電圧が変動して電流ミラー回路８
の利得が設定される。又、抵抗Ｒ１の端子間電圧
（トランジスタＱ１のバイアス電圧）は、信号成
分が相殺されるので、それによつてバイアス電圧
が変動することがなく、可変電流源６からの制御
電流Ivが一定であれば、電流ミラー回路８の利得
は一定である。無論、制御電流Ivを可変すれば、
電流ミラー回路の利得は、出力信号を歪ませるこ
となく制御することが可能である。
子１から入力信号電流（±IIN）が入力され、入
力端子２から入力信号電流（±IIN）とは位相が
反転し、且つ同期した入力信号電流（〓IIN）が
入力される。一方、ダイオード接続されたトラン
ジスタＱ２，Ｑ９には、抵抗Ｒ１によつて制限さ
れたミラー電流I1が夫々電流ミラー回路１１と電
流ミラー回路１０，１２を介して供給される。入
力端子１，２から供給される入力信号は、それら
のミラー電流I1に重畳されて、（I1±IIN），（I1〓
IIN）の電流がダイオード接続されたトランジス
タＱ２とＱ９の順方向電流として供給される。従
つて、トランジスタＱ２，Ｑ９乃至Ｑ１１と抵抗
Ｒ１との接続点Ｐでは、互いに位相の反転した入
力信号成分（±IIN），（〓IIN）が相殺されて直流
成分I1のみが抵抗Ｒ１に流れる。従つて、Ｐ点に
可変電流源回路６からIvの利得制御電流が供給さ
れると、抵抗Ｒ１には、（I1＋IV）の電流が流れ
る。従つて、抵抗Ｒ１の端子間には、（I1＋IV）
Ｒ１の端子間電圧Ｖが生じることになる。この端
子間電圧（I1＋IV）Ｒ１がトランジスタＱ１のバ
イアス電圧となり、可変電流IVの変動に応じて抵
抗Ｒ１の端子間電圧が変動して電流ミラー回路８
の利得が設定される。又、抵抗Ｒ１の端子間電圧
（トランジスタＱ１のバイアス電圧）は、信号成
分が相殺されるので、それによつてバイアス電圧
が変動することがなく、可変電流源６からの制御
電流Ivが一定であれば、電流ミラー回路８の利得
は一定である。無論、制御電流Ivを可変すれば、
電流ミラー回路の利得は、出力信号を歪ませるこ
となく制御することが可能である。
尚、本発明に係る電流ミラー型の増幅回路の出
力電流IOUTは、第２図の従来例で説明したよう
に、±IIN・Ａで表される。
力電流IOUTは、第２図の従来例で説明したよう
に、±IIN・Ａで表される。
又、本発明の電流ミラー型増幅回路では、トラ
ンジスタの飽和電圧VCE(sat)とトランジスタのVBE
と抵抗Ｒ１の端子間の電圧Ｖによつて構成されて
いる為に約0.9Vで充分に動作するものであり、
低電圧源に効果的なものである。
ンジスタの飽和電圧VCE(sat)とトランジスタのVBE
と抵抗Ｒ１の端子間の電圧Ｖによつて構成されて
いる為に約0.9Vで充分に動作するものであり、
低電圧源に効果的なものである。
本発明の利得制御手段を具えた電流ミラー型増
幅回路は、1V以下の低電圧電源VCCで使用可能な
ものであり、斯る回路は、入力信号の振幅によつ
て利得が変動することがなく、出力に歪を発生さ
せることもない優れた利得制御手段を具えた電流
ミラー型増幅回路であり、音響用の増幅回路とし
て極めて有効である。
幅回路は、1V以下の低電圧電源VCCで使用可能な
ものであり、斯る回路は、入力信号の振幅によつ
て利得が変動することがなく、出力に歪を発生さ
せることもない優れた利得制御手段を具えた電流
ミラー型増幅回路であり、音響用の増幅回路とし
て極めて有効である。
又、本発明の利得制御手段を具えた電流ミラー
型増幅回路は、利得制御回路を始め、低電圧用の
電子ボリウムや減衰器等の半導体集積回路に好適
な回路である。
型増幅回路は、利得制御回路を始め、低電圧用の
電子ボリウムや減衰器等の半導体集積回路に好適
な回路である。
第１図は、本発明に係る利得制御手段を具えた
電流ミラー型増幅回路の実施例を示す図、第２図
は、従来の電流ミラー回路を用いた増幅回路であ
る。 １，２……入力端子、３……出力端子、４……
電源端子、５……接地端子、６……可変電流源回
路、７……定電流源、８乃至１２……電流ミラー
回路、Ｑ１乃至Ｑ１３……トランジスタ、Ｒ１…
…抵抗。
電流ミラー型増幅回路の実施例を示す図、第２図
は、従来の電流ミラー回路を用いた増幅回路であ
る。 １，２……入力端子、３……出力端子、４……
電源端子、５……接地端子、６……可変電流源回
路、７……定電流源、８乃至１２……電流ミラー
回路、Ｑ１乃至Ｑ１３……トランジスタ、Ｒ１…
…抵抗。
Claims (1)
- 【特許請求の範囲】 １ 第１のトランジスタとダイオード接続された
第２のトランジスタからなる第１の電流ミラー回
路と、該第１の電流ミラー回路の電流源用の第３
と第４のトランジスタと、該第２のトランジスタ
のエミツタに接続された抵抗と、該第２のトラン
ジスタのエミツタと該抵抗との接続点に接続され
た利得制御の為の可変電流源回路と、該第２のト
ランジスタと該第４のトランジスタとの接続点に
接続された第１の入力端子と、該第１と該第３の
トランジスタとの接続点に接続された出力端子
と、該抵抗に接続された電流源回路と、該電流源
回路に接続された第２の入力端子とを具え、該第
１の入力端子から供給される入力信号と位相の反
転した入力信号を該第２の入力端子から供給する
ことを特徴とする利得制御手段を具えた電流ミラ
ー型増幅回路。 ２ 前記第１の電流ミラー回路の電流源用トラン
ジスタの夫々が、第２と第３の電流ミラー回路の
出力段のトランジスタであつて、その電流ミラー
回路のバイアス側のトランジスタが夫々第４の電
流ミラー回路の出力段のトランジスタと接続され
ており、該第１の電流ミラー回路のバイアス側の
トランジスタのエミツタと該第４の電流ミラー回
路の出力段のトランジスタのエミツタが共通接続
されて前記抵抗に接続された特許請求の範囲第１
項記載の利得制御手段を具えた電流ミラー型増幅
回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61167305A JPS6324707A (ja) | 1986-07-16 | 1986-07-16 | 利得制御手段を具えた電流ミラ−型増幅回路 |
| US07/072,294 US4814724A (en) | 1986-07-15 | 1987-07-13 | Gain control circuit of current mirror circuit type |
| KR1019870007623A KR900008361B1 (ko) | 1986-07-16 | 1987-07-15 | 이득제어 수단을 구비한 전류 미러형 증폭회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61167305A JPS6324707A (ja) | 1986-07-16 | 1986-07-16 | 利得制御手段を具えた電流ミラ−型増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6324707A JPS6324707A (ja) | 1988-02-02 |
| JPH0556684B2 true JPH0556684B2 (ja) | 1993-08-20 |
Family
ID=15847285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61167305A Granted JPS6324707A (ja) | 1986-07-15 | 1986-07-16 | 利得制御手段を具えた電流ミラ−型増幅回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS6324707A (ja) |
| KR (1) | KR900008361B1 (ja) |
-
1986
- 1986-07-16 JP JP61167305A patent/JPS6324707A/ja active Granted
-
1987
- 1987-07-15 KR KR1019870007623A patent/KR900008361B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR900008361B1 (ko) | 1990-11-17 |
| KR880002320A (ko) | 1988-04-30 |
| JPS6324707A (ja) | 1988-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4814724A (en) | Gain control circuit of current mirror circuit type | |
| JPS6119170B2 (ja) | ||
| JPH0322723B2 (ja) | ||
| JP4674947B2 (ja) | 定電圧出力回路 | |
| JPS6341446B2 (ja) | ||
| JPH0556684B2 (ja) | ||
| JPH0253961B2 (ja) | ||
| US4439745A (en) | Amplifier circuit | |
| JPH0535613Y2 (ja) | ||
| JP3129071B2 (ja) | 電圧制御増幅器 | |
| JPH06232663A (ja) | 可変利得増幅器 | |
| JP3107590B2 (ja) | 電流極性変換回路 | |
| JPH0328581Y2 (ja) | ||
| JPH0462608B2 (ja) | ||
| JPS6123691B2 (ja) | ||
| JPH066607Y2 (ja) | 利得制御回路 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JPS624037B2 (ja) | ||
| JPS631455Y2 (ja) | ||
| JPH0430761B2 (ja) | ||
| JPS58146111A (ja) | 定電流回路 | |
| JPS6134617A (ja) | 基準電圧発生回路 | |
| JPH0152929B2 (ja) | ||
| JPH04215315A (ja) | レベルシフト回路 | |
| JPH0363847B2 (ja) |