JPH0552685B2 - - Google Patents
Info
- Publication number
- JPH0552685B2 JPH0552685B2 JP58215475A JP21547583A JPH0552685B2 JP H0552685 B2 JPH0552685 B2 JP H0552685B2 JP 58215475 A JP58215475 A JP 58215475A JP 21547583 A JP21547583 A JP 21547583A JP H0552685 B2 JPH0552685 B2 JP H0552685B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- synchronization detection
- clock
- lsync
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 40
- 230000001360 synchronised effect Effects 0.000 claims description 16
- 230000001934 delay Effects 0.000 claims description 2
- 230000000630 rising effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Television Signal Processing For Recording (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、コンピユータの端末に用いられるレ
ーザー・ビーム・プリンタ（以下LBPと書く）
の水平同期信号（以下LSYNCと書く）検出用の
同期回路に関するものである。
ーザー・ビーム・プリンタ（以下LBPと書く）
の水平同期信号（以下LSYNCと書く）検出用の
同期回路に関するものである。
従来例の構成とその問題点
近年、LBPのLSYNCの同期回路はLBPの分解
能の向上とプリントアウトのスピード・アツプを
計るため、LBPへのシリアルデータ転送用クロ
ツクの周波数は高く（約10MHz）なつており、同
期検出用クロツクはその８倍程度（約80MHz）の
ものを用いる必要があるが、そうすると同期回路
にはECLを使用しなければならずコストアツプ
になる。
能の向上とプリントアウトのスピード・アツプを
計るため、LBPへのシリアルデータ転送用クロ
ツクの周波数は高く（約10MHz）なつており、同
期検出用クロツクはその８倍程度（約80MHz）の
ものを用いる必要があるが、そうすると同期回路
にはECLを使用しなければならずコストアツプ
になる。
以下従来の同期回路について説明する。
第１図は従来の同期回路の回路図である。
ここで１はLSYNC検出用のラツチ回路で、２
が同期検出用のクロツク発振器である。また、第
２図はLSYNCと同期検出用クロツクと同期検出
出力とのタイミングチヤートである。
が同期検出用のクロツク発振器である。また、第
２図はLSYNCと同期検出用クロツクと同期検出
出力とのタイミングチヤートである。
以上のように構成された従来の同期回路につい
て以下その動作を説明する。
て以下その動作を説明する。
第１図においてLSYNCがアクテイブになりラ
ツチ回路１のＤ端子に入力されるその直後の同期
検出用クロツク発振器２からの立ち上がりでラツ
チされ同期検出出力となる。第２図は上記、第１
図の回路の動作タイミングチヤートであり以下説
明する。
ツチ回路１のＤ端子に入力されるその直後の同期
検出用クロツク発振器２からの立ち上がりでラツ
チされ同期検出出力となる。第２図は上記、第１
図の回路の動作タイミングチヤートであり以下説
明する。
第２図のように同期検出用クロツクのａ点の直
後にはLSYNCの立ち上がりのｂ点が来ると、同
期検出用クロツクのａ点の次の立ち上がりのｃ点
ででLSYNCがラツチされ同期検出出力がアクテ
イブになる。ところが、上記のような従来の同期
回路路はLBPの分解能の向上とプリント出力の
スピードアツプのために、同期検出回路２はエミ
ツタ・カツプルド・ロジツク（以下ECLという）
で構成しなければならずコストアツプになる欠点
があつた。
後にはLSYNCの立ち上がりのｂ点が来ると、同
期検出用クロツクのａ点の次の立ち上がりのｃ点
ででLSYNCがラツチされ同期検出出力がアクテ
イブになる。ところが、上記のような従来の同期
回路路はLBPの分解能の向上とプリント出力の
スピードアツプのために、同期検出回路２はエミ
ツタ・カツプルド・ロジツク（以下ECLという）
で構成しなければならずコストアツプになる欠点
があつた。
発明の目的
本発明は上記の従来の欠点を解消するもので、
同期回路をECLを使用せずに、トランジスタ・
トランジスタロジツク（以下TTLという）で実
現し、性能を劣化させずに安価な同期回路を提供
することを目的とする。
同期回路をECLを使用せずに、トランジスタ・
トランジスタロジツク（以下TTLという）で実
現し、性能を劣化させずに安価な同期回路を提供
することを目的とする。
発明の構成
本発明は、同期検出用クロツク発振器と
LSYNCを同期検出用クロツク発振器出力の立ち
上がりに同期して同期検出出力信号を出力する第
１のラツチ回路と、同期検出用クロツク発振器の
位相を遅らせて同期検出用クロツク発振器とノン
オーバーラツプのクロツクを発生する遅延回路
と、前記遅延回路の出力の立ち上がりに同期して
LSYNCをサンプリングし同期検出出力信号を出
力する第２のラツチ回路と、第１のラツチ回路の
出力と第２のラツチ回路の出力をORゲートを介
して同期検出出力信号とする回路とを備えた同期
回路であり、同期検出用クロツク発振器で
LSYNCをサンプリングするラツチ回路と同期検
出用クロツク発振器出力を遅延させたりクロツク
でLSYNCをサンプリングするラツチ回路の出力
をORして新たに同期検出出力したことにより、
従来の同期検出用クロツク発振器の1/2の周波数
を使用すればよく、TTLで同期回路を構成でき、
従来と同等の性能でコスト低減ができるものであ
る。
LSYNCを同期検出用クロツク発振器出力の立ち
上がりに同期して同期検出出力信号を出力する第
１のラツチ回路と、同期検出用クロツク発振器の
位相を遅らせて同期検出用クロツク発振器とノン
オーバーラツプのクロツクを発生する遅延回路
と、前記遅延回路の出力の立ち上がりに同期して
LSYNCをサンプリングし同期検出出力信号を出
力する第２のラツチ回路と、第１のラツチ回路の
出力と第２のラツチ回路の出力をORゲートを介
して同期検出出力信号とする回路とを備えた同期
回路であり、同期検出用クロツク発振器で
LSYNCをサンプリングするラツチ回路と同期検
出用クロツク発振器出力を遅延させたりクロツク
でLSYNCをサンプリングするラツチ回路の出力
をORして新たに同期検出出力したことにより、
従来の同期検出用クロツク発振器の1/2の周波数
を使用すればよく、TTLで同期回路を構成でき、
従来と同等の性能でコスト低減ができるものであ
る。
実施例の説明
第３図は、本発明の一実施例における同期回路
の回路図を示すもので、第４図は第３図における
各信号間の位相関係を示すタイミングチヤートで
ある。
の回路図を示すもので、第４図は第３図における
各信号間の位相関係を示すタイミングチヤートで
ある。
ここで１はLSYNCを同期検出用クロツクでサ
ンプリングする第１のラツチ回路で、２は同期検
出用クロツク発振器であり、３は同期検出用クロ
ツク発振器２の出力を遅延し、第２のラツチ回路
４にクロツク入力を供給する遅延回路であり、４
はLSYNCを遅延回路３の出力クロツクでサンプ
リングする第２のラツチ回路で、同期検出出力は
第１のラツチ回路１の出力と第２のラツチ回路４
の出力とのORゲート５によつて与えられる。
ンプリングする第１のラツチ回路で、２は同期検
出用クロツク発振器であり、３は同期検出用クロ
ツク発振器２の出力を遅延し、第２のラツチ回路
４にクロツク入力を供給する遅延回路であり、４
はLSYNCを遅延回路３の出力クロツクでサンプ
リングする第２のラツチ回路で、同期検出出力は
第１のラツチ回路１の出力と第２のラツチ回路４
の出力とのORゲート５によつて与えられる。
以上のように構成された本実施例の同期回路の
動作について以下説明をする。
動作について以下説明をする。
第３図においてLSYNCがアクテイブになり、
第１のラツチ回路１のＤ端子に入力されると、そ
の直後の同期検出用クロツク発振器２のクロツク
立ち上がりでラツチされ出力Ａとなり、LSYNC
が第２のラツチ回路４のＤ端子に入力されると、
その直後の遅延回路３の出力クロツクの立ち上が
りでラツチされ出力Ｂとなり、出力Ａと出力Ｂが
ORゲート５を通して同期検出出力となる。
第１のラツチ回路１のＤ端子に入力されると、そ
の直後の同期検出用クロツク発振器２のクロツク
立ち上がりでラツチされ出力Ａとなり、LSYNC
が第２のラツチ回路４のＤ端子に入力されると、
その直後の遅延回路３の出力クロツクの立ち上が
りでラツチされ出力Ｂとなり、出力Ａと出力Ｂが
ORゲート５を通して同期検出出力となる。
第４図は、第３図の回路のタイミングチヤート
であり、以下説明する。
であり、以下説明する。
第４図において、ａ点でLSYNCがアクテイブ
になると、その直後のｃ点のクロツクの立ち上が
り点ｂで、第２のラツチ回路４でサンプリングさ
れ、その出力信号Ｂがアクテイブになり、その
後、ORゲート５を通つて同期検出出力をアクテ
イブにする。第１のラツチ回路１は、LSYNCが
アクテイブになつた直後の同期検出用クロツクの
立ち上がり点Ｅでサンプリングされ、第１のラツ
チ回路１の出力点ＡはＦ点でアクテイブになり、
その後ORゲート５を通り、同期検出出力とな
る。つまりORゲート５の出力は第１のラツチ回
路１か第２のラツチ回路４かいずれか早い方のサ
ンプリング出力となる。
になると、その直後のｃ点のクロツクの立ち上が
り点ｂで、第２のラツチ回路４でサンプリングさ
れ、その出力信号Ｂがアクテイブになり、その
後、ORゲート５を通つて同期検出出力をアクテ
イブにする。第１のラツチ回路１は、LSYNCが
アクテイブになつた直後の同期検出用クロツクの
立ち上がり点Ｅでサンプリングされ、第１のラツ
チ回路１の出力点ＡはＦ点でアクテイブになり、
その後ORゲート５を通り、同期検出出力とな
る。つまりORゲート５の出力は第１のラツチ回
路１か第２のラツチ回路４かいずれか早い方のサ
ンプリング出力となる。
以上のように本実施例によれば、LSYNCのサ
ンプリングを、第３図に示すように、同期検出用
クロツク発振器の出力クロツクで行う第１のラツ
チ回路１と、同期検出用クロツク発振器２の出力
クロツクを遅延回路３で遅延させた出力で行う第
２のラツチ回路４に分割したために、従来の回路
に比べ、同期検出用クロツク発振器の周波数を1/
２にでき、同期回路をTTLで実現でき、コスト低
減ができる。
ンプリングを、第３図に示すように、同期検出用
クロツク発振器の出力クロツクで行う第１のラツ
チ回路１と、同期検出用クロツク発振器２の出力
クロツクを遅延回路３で遅延させた出力で行う第
２のラツチ回路４に分割したために、従来の回路
に比べ、同期検出用クロツク発振器の周波数を1/
２にでき、同期回路をTTLで実現でき、コスト低
減ができる。
発明の効果
本発明は、同期回路でのLSYNC検出部を同期
検出用クロツク発振器の出力でLSYNCをサンプ
リングする第１のラツチ回路と、同期検出用クロ
ツク発振器出力を遅延回路を通した出力でサンプ
リングする第２のラツチ回路とで構成し、それら
の２つのラツチ出力をORして同期検出出力とす
ることにより、調期検出用クロツク発振器の周波
数を従来の方式に比べて1/2にできるために、
ECLの代わりにTTLで回路が実現でき、性能は
そのままでコスト低減が図れる。
検出用クロツク発振器の出力でLSYNCをサンプ
リングする第１のラツチ回路と、同期検出用クロ
ツク発振器出力を遅延回路を通した出力でサンプ
リングする第２のラツチ回路とで構成し、それら
の２つのラツチ出力をORして同期検出出力とす
ることにより、調期検出用クロツク発振器の周波
数を従来の方式に比べて1/2にできるために、
ECLの代わりにTTLで回路が実現でき、性能は
そのままでコスト低減が図れる。
第１図は従来の同期回路の回路図、第２図は従
来の回路図における各信号の位相関係を示したタ
イミングチヤート、第３図は本発明の一実施例に
おける同期回路の回路図、第４図は同実施例の回
路図における各信号の位相関係を示したタイミン
グチヤートである。 １……第１のラツチ回路、２……同期検出用ク
ロツク発振器、３……遅延回路、４……第２のラ
ツチ回路、５……ORゲート。
来の回路図における各信号の位相関係を示したタ
イミングチヤート、第３図は本発明の一実施例に
おける同期回路の回路図、第４図は同実施例の回
路図における各信号の位相関係を示したタイミン
グチヤートである。 １……第１のラツチ回路、２……同期検出用ク
ロツク発振器、３……遅延回路、４……第２のラ
ツチ回路、５……ORゲート。
Claims (1)
- 【特許請求の範囲】 １ レーザービームプリンターの水平同期信号検
出用の同期回路であつて、 水平同期信号とクロツク信号を入力し、水平同
期信号の到来後のクロツク信号の立ち上がりに応
答して同期出力信号を出力する第１および第２の
ラツチ回路と、 検出用発信器から出力されたクロツク信号をそ
の信号の半周期だけ遅らせる遅延回路とを設け、 前記検出用発信器からのクロツク信号と前記遅
延回路からのクロツク信号とをそれぞれ個別に前
記第１および第２のラツチ回路に入力させ、 前記第１および第２のラツチ回路の同期出力信
号をオアゲートに入力させたことを特徴とする同
期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58215475A JPS60106221A (ja) | 1983-11-15 | 1983-11-15 | 同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58215475A JPS60106221A (ja) | 1983-11-15 | 1983-11-15 | 同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60106221A JPS60106221A (ja) | 1985-06-11 |
| JPH0552685B2 true JPH0552685B2 (ja) | 1993-08-06 |
Family
ID=16672986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58215475A Granted JPS60106221A (ja) | 1983-11-15 | 1983-11-15 | 同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60106221A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100455340B1 (ko) * | 2002-10-21 | 2004-11-06 | 두산중공업 주식회사 | 동기신호 발생장치 |
| CN108415674B (zh) * | 2018-03-14 | 2021-07-27 | 杭州朔天科技有限公司 | 一种多通道并行输出的打印控制方法、装置及其芯片 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5184561A (ja) * | 1975-01-22 | 1976-07-23 | Nippon Electric Co |
-
1983
- 1983-11-15 JP JP58215475A patent/JPS60106221A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5184561A (ja) * | 1975-01-22 | 1976-07-23 | Nippon Electric Co |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60106221A (ja) | 1985-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2909740B2 (ja) | 位相整合回路 | |
| JPH0220173B2 (ja) | ||
| JP2002330065A (ja) | マルチチップ超伝導体回路用の高感度自己クロック式受信機 | |
| US5522048A (en) | Low-power area-efficient and robust asynchronous-to-synchronous interface | |
| US4317053A (en) | High speed synchronization circuit | |
| US6049241A (en) | Clock skew circuit | |
| JPH09214475A (ja) | 集積回路のデータ転送方法およびその装置 | |
| JPH0552685B2 (ja) | ||
| US3935475A (en) | Two-phase MOS synchronizer | |
| JPH03127526A (ja) | 同期化装置 | |
| KR100223026B1 (ko) | 동기화 회로 | |
| US5268596A (en) | Method and apparatus for latching data around a logical data processor | |
| US3851154A (en) | Output preview arrangement for shift registers | |
| JPH07264065A (ja) | 半導体集積回路 | |
| JPS6195648A (ja) | デ−タ転送方式 | |
| JP3001544B1 (ja) | パルス同期化回路 | |
| JPS6116615A (ja) | 位相同期回路 | |
| JP2567110B2 (ja) | Ｄ型フリップフロップ回路 | |
| JP3185997B2 (ja) | クロック同期型信号選択回路 | |
| JP2814629B2 (ja) | 走査回路 | |
| JPH0785663A (ja) | 半導体記憶装置 | |
| KR880000912Y1 (ko) | 비동기 펄스 신호의 택일회로 | |
| JPH05327435A (ja) | 半導体集積回路装置 | |
| JPH01114120A (ja) | 信号合成回路 | |
| JPS6032380B2 (ja) | 垂直同期信号分離回路 |