JPH0550993U - 定電圧電源回路 - Google Patents
定電圧電源回路Info
- Publication number
- JPH0550993U JPH0550993U JP10917391U JP10917391U JPH0550993U JP H0550993 U JPH0550993 U JP H0550993U JP 10917391 U JP10917391 U JP 10917391U JP 10917391 U JP10917391 U JP 10917391U JP H0550993 U JPH0550993 U JP H0550993U
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- diode
- input
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】本考案は、入力電圧が再印加されたときに、電
源制御回路のソフトスタ−トを確実に動作させることに
より、トランジスタに過渡電流が流れないようにして、
該トランジスタの破壊を防止するようにした、定電圧電
源回路を提供することを目的とする。 【構成】入力電圧が印加される昇圧部12と、該昇圧部
からの出力電圧が印加される降圧部14と、該昇圧部及
び降圧部を制御する電源制御回路15とから成り、該電
源制御回路が、該昇圧部から出力される制御用電圧に基
づいて、該昇圧部及び降圧部の各トランジスタ12c,
14aの制御を行なうようにした、定電圧電源回路10
において、該昇圧部のダイオード12bの入力側に、第
三のダイオード12eが接続されていて、該第三のダイ
オードの出力側が、該電源制御回路の制御電圧入力端子
に接続されていると共に、コンデンサ12fを介してア
ースに接続されているように、定電圧電源回路を構成す
る。
源制御回路のソフトスタ−トを確実に動作させることに
より、トランジスタに過渡電流が流れないようにして、
該トランジスタの破壊を防止するようにした、定電圧電
源回路を提供することを目的とする。 【構成】入力電圧が印加される昇圧部12と、該昇圧部
からの出力電圧が印加される降圧部14と、該昇圧部及
び降圧部を制御する電源制御回路15とから成り、該電
源制御回路が、該昇圧部から出力される制御用電圧に基
づいて、該昇圧部及び降圧部の各トランジスタ12c,
14aの制御を行なうようにした、定電圧電源回路10
において、該昇圧部のダイオード12bの入力側に、第
三のダイオード12eが接続されていて、該第三のダイ
オードの出力側が、該電源制御回路の制御電圧入力端子
に接続されていると共に、コンデンサ12fを介してア
ースに接続されているように、定電圧電源回路を構成す
る。
Description
【0001】
本考案は、入力電圧が印加される昇圧部と、該昇圧部からの出力電圧が印加さ れる降圧部と、該昇圧部及び降圧部を制御する電源制御回路とから成る、定電圧 電源回路に関するものである。
【0002】
従来、このような定電圧電源回路は、例えば図2に示すように、構成されてい る。即ち、図2において、定電圧電源回路1は、昇圧部2と、該昇圧部2からの 出力電圧が印加される降圧部3と、該昇圧部2及び降圧部3を制御する電源制御 回路4とから構成されている。
【0003】 該昇圧部2は、入力電圧が印加される入力端子2aに対して、それぞれ順次に 直列に接続された第一のチョークコイル2b及び第一のダイオード2cと、該第 一のダイオードの入力側とアースとの間に、エミッタ・コレクタが接続された第 一のトランジスタ2dと、該第一のダイオード2cの出力側とアースとの間に接 続されたコンデンサ2eとを含んでいる。
【0004】 また、該降圧部3は、上記昇圧部2の第一のダイオード2cの出力側に対して 、それぞれ順次に直列に、エミッタ・コレクタが接続された第二のトランジスタ 3a及び第二のチョークコイル3bと、該第二のチョークコイル3bの入力側と アースとの間に接続された第二のダイオード3cと、該第二のチョークコイル3 bの出力側とアースとの間に接続されたコンデンサ3dとを含んでおり、該第二 のチョークコイル3bの出力側が、出力端子3eに接続されている。
【0005】 該電源制御回路4は、その電源端子4a及びフィードバック入力端子4bに、 上記昇圧部2の第一のダイオード2cの出力側が接続されていると共に、そのフ ィードバック入力端子4cに、上記降圧部3の出力端子3eが接続されており、 また二つの制御端子4d,4eが、それぞれ第一のトランジスタ2d及び第二の トランジスタ3aのベースに接続されている。
【0006】 このように構成された定電圧電源回路1によれば、入力端子2aに印加された 入力電圧は、昇圧部2のチョークコイル2b,トランジスタ2d及びダイオード 2cにより構成される昇圧型チョッパによって、昇圧せしめられた後に、降圧部 3のトランジスタ3a,ダイオード3c及びチョークコイル3bにより構成され る降圧型チョッパによって、降圧せしめられる。
【0007】 その際、該電源制御回路4は、昇圧部2のダイオード2cの出力側から、該昇 圧部2の出力電圧が、電源制御回路4の電源端子4aに印加されることにより、 動作せしめられ、フィードバック入力端子4b,4cに入力される昇圧部2の出 力電圧及び降圧部3の出力電圧に基づいて、制御端子4d,4eから適宜の制御 信号を出力して、該トランジスタ2d,3aをオンオフ制御することにより、該 昇圧部2及び降圧部3の動作を制御して、出力端子3eからの出力電圧を一定に 保持している。
【0008】 ここで、図示しない装置の電源スイッチが投入されたときには、入力端子2a に入力電圧が印加され、該入力電圧が、チョークコイル2b及びダイオード2c を流れるが、このときコンデンサ2eは充電されていないため、電源制御回路4 の電源端子4aに入力される該昇圧部2の出力電圧が比較的低い。従って、電源 制御回路4は動作しないので、その制御端子4d,4eからは制御信号が出力さ れない。これにより、トランジスタ3aは、すぐにはオン状態にはならない。即 ち、所謂ソフトスタート回路が構成されている。
【0009】
しかしながら、このような構成の定電圧電源回路1においては、例えば入力端 子2aの印加電圧が遮断されると、コンデンサ2eが放電することにより、該昇 圧部2の出力電圧、即ち電源制御回路4の電源端子4aの入力電圧が漸次下がる ことになる。
【0010】 従って、該電源制御回路4は、電源端子4aの入力電圧が、前以て設定された 低電圧誤動作防止電圧になるまで、出力端子3eの出力電圧が所定値となるよう に、動作し続けることとなり、該昇圧部2の出力電圧が、出力端子3eの出力電 圧より低くなったときには、第二のトランジスタ3aは、オン状態に保持される ことになる。
【0011】 この状態において、昇圧部2の出力電圧が、低電圧誤動作防止電圧以下になら ないうちに、再び入力端子2aに入力電圧が印加されると、電源制御回路4は、 動作していることから、入力電圧が、オン状態のトランジスタ3aに印加され、 該トランジスタ3aを過渡電流が流れることとなり、場合によっては、該トラン ジスタ3aが破壊してしまうということがあった。
【0012】 本考案は、以上の点に鑑み、入力電圧が再印加されたときに、電源制御回路が 動作し続けていることにより、トランジスタに過渡電流が流れないようにして、 該トランジスタの破壊を防止するようにした、定電圧電源回路を提供することを 目的としている。
【0013】
上記目的は、本考案によれば、入力電圧が印加される昇圧部と、該昇圧部から の出力電圧が印加される降圧部と、該昇圧部及び降圧部を制御する電源制御回路 とから成り、該昇圧部が、直列に接続されたチョークコイル及びダイオードと、 該ダイオードの入力側とアースとの間に接続された第一のトランジスタと、該第 一のダイオードの出力側とアースとの間に接続されたコンデンサとを含んでいる と共に、該降圧部が、直列に接続された第二のトランジスタ及びチョークコイル と、該チョークコイルの入力側とアースとの間に接続されたダイオードと、該チ ョークコイルの出力側とアースとの間に接続されたコンデンサとを含んでおり、 該電源制御回路が、該昇圧部から出力される制御用電圧に基づいて、該昇圧部及 び降圧部の各トランジスタの制御を行なうようにした、定電圧電源回路において 、該昇圧部のダイオードの入力側に、第三のダイオードが接続されていて、該第 三のダイオードの出力側が、該電源制御回路の制御電圧入力端子に接続されてい ると共に、比較的容量の小さいコンデンサを介してアースに接続されていること を特徴とする、定電圧電源回路により、達成される。
【0014】
上記構成によれば、電源制御回路の駆動電源として、昇圧部のチョークコイル の出力側の電圧が、第三のダイオードを介して電源端子に入力されており、該第 三のダイオードの出力側が、比較的容量の小さいコンデンサによりアース接続さ れていることから、動作中に、昇圧部に入力される入力電圧が遮断されたとき、 該コンデンサは、比較的短時間で放電することになる。
【0015】 従って上記電源端子に印加される駆動電圧が、比較的短時間で、該電源制御回 路の低電圧誤動作防止電圧以下になるので、該電源制御回路は、動作を中断する ことになり、その後、再び入力電圧が昇圧部に印加されたとしても、該電源制御 回路が動作していないことから、降圧部のトランジスタはオン状態にはなってお らず、該トランジスタに過渡電流が流れるようなことはなく、これにより、該ト ランジスタの破壊が排除され得ることとなり、而も従来の定電圧電源回路に対し て、第三のダイオード及びコンデンサを付加するだけの簡単な構成により、比較 的低コストで実現できることとなる。
【0016】
以下、図面に示した実施例に基づいて、本考案を詳細に説明する。 図1は、本考案による定電圧電源回路の一実施例を示している。
【0017】 定電圧電源回路10は、入力端子11から入力電圧が印加される昇圧部12と 、該昇圧部12の出力端子13からの出力電圧が印加される降圧部14と、該昇 圧部12及び降圧部14を制御する電源制御回路15と、該降圧部14から出力 される定電圧が印加される出力端子16とから構成されている。
【0018】 該昇圧部12は、入力端子11に対して、それぞれ順次に直列に接続された第 一のチョークコイル12a及び第一のダイオード12bと、該第一のダイオード 12bの入力側とアースとの間に、エミッタ・コレクタが接続された第一のトラ ンジスタ12cと、該第一のダイオード12bの出力側とアースとの間に接続さ れたコンデンサ12dとを含んでいる。
【0019】 また、該降圧部14は、上記昇圧部12の出力端子13に対して、それぞれ順 次に直列に、エミッタ・コレクタが接続された第二のトランジスタ14a及び第 二のチョークコイル14bと、該第二のチョークコイル14bの入力側とアース との間に接続された第二のダイオード14cと、該第二のチョークコイル14b の出力側とアースとの間に接続されたコンデンサ14dとを含んでおり、該第二 のチョークコイル14bの出力側が、出力端子16に接続されている。
【0020】 該電源制御回路15は、その電源端子15aが、第三のダイオード12eを介 して上記昇圧部12の第一のダイオード12bの入力側に接続されており、該第 三のダイオード12eの出力側とアースとの間に、比較的容量の小さいコンデン サ12fが接続されている。さらに、該電源制御回路15は、そのフィードバッ ク入力端子15bに、上記昇圧部12の出力端子13が接続されていると共に、 そのフィードバック入力端子15cに、上記降圧部14の出力端子16が接続さ れており、また二つの制御端子15d,15eが、それぞれ第一のトランジスタ 12c及び第二のトランジスタ14aのベースに接続されている。
【0021】 本考案による定電圧電源回路10は、以上のように構成されており、入力端子 11に印加された入力電圧は、昇圧部12のチョークコイル12a,トランジス タ12c及びダイオード12bにより構成される昇圧型チョッパによって、昇圧 せしめられた後に、降圧部14のトランジスタ14a,ダイオード14c及びチ ョークコイル14bにより構成される降圧型チョッパによって、降圧せしめられ る。
【0022】 その際、該電源制御回路15は、昇圧部12の第三のダイオード12eの出力 電圧が、電源制御回路15の電源端子15aに印加されることにより、動作せし められ、フィードバック入力端子15b,15cに入力される昇圧部12の出力 電圧及び降圧部14の出力電圧に基づいて、制御端子15d,15eから適宜の 制御信号を出力して、該トランジスタ12c,14aをオンオフ制御することに より、該昇圧部12及び降圧部14の動作を制御して、出力端子16からの出力 電圧を一定に保持している。
【0023】 ここで、図示しない装置の電源スイッチが投入されたときには、入力端子11 に入力電圧が印加され、該入力電圧が、チョークコイル12aから、ダイオード 12eを流れるが、このときコンデンサ12fは充電されていないため、電源制 御回路15の電源端子15aに入力される電圧が比較的低い。従って、電源制御 回路15は動作しないので、その制御端子15d,15eからは制御信号が出力 されない。これにより、トランジスタ14aは、すぐにはオン状態にはならない 。即ち、所謂ソフトスタート回路が構成されている。
【0024】 また、例えば入力端子11の印加電圧が遮断されたときには、コンデンサ12 fが放電することにより、電源制御回路15の電源端子15aの入力電圧が、急 激に下がって、比較的短時間で、前以て設定された低電圧誤動作防止電圧以下に なる。従って、該電源制御回路15は、入力電圧の遮断の後、比較的短時間で、 動作しなくなり、第二のトランジスタ3aは、オフ状態になる。
【0025】 この状態において、再び入力端子11に入力電圧が印加された場合には、電源 制御回路15は、ソフトスタート動作を行なうことにより、該トランジスタ14 aを過渡電流が流れるようなことはなく、従って、該トランジスタ14aが破壊 してしまうようなこともない。
【0026】
以上述べたように、本考案によれば、入力電圧が再印加されたときに、電源制 御回路のソフトスタ−トが確実に動作することにより、トランジスタに過渡電流 が流れないようにして、該トランジスタの破壊を防止するようにした、極めて優 れた定電圧電源回路が提供され得ることになる。
【図1】本考案による定電圧電源回路の一実施例を示す
回路図である。
回路図である。
【図2】従来の定電圧電源回路の一例を示す回路図であ
る。
る。
10 定電圧電源回路 11 入力端子 12 昇圧部 12a,14b チョークコイル 12b,12e,14c ダイオード 12c,14a トランジスタ 12d,12f,14d コンデンサ 13 出力端子 14 降圧部 15 電源制御回路 15a 電源端子 15b,15c フィードバック入力端子 15d,15e 制御端子 16 出力端子
Claims (1)
- 【請求項1】 入力電圧が印加される昇圧部と、該昇圧
部からの出力電圧が印加される降圧部と、該昇圧部及び
降圧部を制御する電源制御回路とから成り、該昇圧部
が、直列に接続されたチョークコイル及びダイオード
と、該ダイオードの入力側とアースとの間に接続された
第一のトランジスタと、該第一のダイオードの出力側と
アースとの間に接続されたコンデンサとを含んでいると
共に、該降圧部が、直列に接続された第二のトランジス
タ及びチョークコイルと、該チョークコイルの入力側と
アースとの間に接続されたダイオードと、該チョークコ
イルの出力側とアースとの間に接続されたコンデンサと
を含んでおり、該電源制御回路が、該昇圧部から出力さ
れる制御用電圧に基づいて、該昇圧部及び降圧部の各ト
ランジスタの制御を行なうようにした、定電圧電源回路
において、 該昇圧部のダイオードの入力側に、第三のダイオードが
接続されていて、該第三のダイオードの出力側が、該電
源制御回路の制御電圧入力端子に接続されていると共
に、比較的容量の小さいコンデンサを介してアースに接
続されていることを特徴とする、定電圧電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1991109173U JP2574212Y2 (ja) | 1991-12-10 | 1991-12-10 | 定電圧電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1991109173U JP2574212Y2 (ja) | 1991-12-10 | 1991-12-10 | 定電圧電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0550993U true JPH0550993U (ja) | 1993-07-02 |
JP2574212Y2 JP2574212Y2 (ja) | 1998-06-11 |
Family
ID=14503510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1991109173U Expired - Fee Related JP2574212Y2 (ja) | 1991-12-10 | 1991-12-10 | 定電圧電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2574212Y2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997003494A1 (fr) * | 1995-07-11 | 1997-01-30 | Kabushiki Kaisha Meidensha | Circuit de conversion alimente par une onde sinusoidale |
JP2013062160A (ja) * | 2011-09-14 | 2013-04-04 | Panasonic Corp | 固体発光素子駆動装置及び照明装置 |
-
1991
- 1991-12-10 JP JP1991109173U patent/JP2574212Y2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997003494A1 (fr) * | 1995-07-11 | 1997-01-30 | Kabushiki Kaisha Meidensha | Circuit de conversion alimente par une onde sinusoidale |
JP2013062160A (ja) * | 2011-09-14 | 2013-04-04 | Panasonic Corp | 固体発光素子駆動装置及び照明装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2574212Y2 (ja) | 1998-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001352751A (ja) | 電源装置 | |
JP2000324807A (ja) | スイッチングレギュレータ | |
KR100268201B1 (ko) | 스위칭전원장치 | |
JPS5989573A (ja) | 電子スイツチ装置 | |
JP2000060115A (ja) | 昇降圧チョッパ方式dc−dcコンバータ回路 | |
EP0416933A2 (en) | Driver circuit for a large capacity switching element | |
JPH0550993U (ja) | 定電圧電源回路 | |
JP3462694B2 (ja) | 降圧型のdc−dcコンバータ | |
JPH11164549A (ja) | Dc−dcコンバータ | |
JP2891990B1 (ja) | 広入力電圧範囲電源回路 | |
US6049199A (en) | Control apparatus with reduced quiescent current | |
JPS6146187A (ja) | 直流電動機の速度制御装置 | |
JP2985029B2 (ja) | 昇圧型スイッチングレギュレータ | |
JP2002136108A (ja) | 昇圧回路 | |
JPH0751621Y2 (ja) | 直例制御形定電圧回路 | |
JP2600103Y2 (ja) | 電源回路 | |
JP2560282B2 (ja) | 直流モ−タ用駆動装置 | |
JPH05292735A (ja) | 降圧型スイッチングレギュレータ | |
JP3559051B2 (ja) | リレーの駆動回路 | |
JPH06133539A (ja) | ステップアップdc−dcコンバータ | |
JPS6041830Y2 (ja) | Dc−dcコンバ−タ | |
JPS645984Y2 (ja) | ||
JPH0545110Y2 (ja) | ||
JPH0613498Y2 (ja) | 電圧検出回路 | |
JP2656070B2 (ja) | 定電流入力型dc−dcコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |