JP2985029B2 - 昇圧型スイッチングレギュレータ - Google Patents

Description

【発明の詳細な説明】

【０００１】本願発明は、昇圧型スイッチングレギュレ
ータに関する。

【０００２】

【従来の技術】従来の昇圧型スイッチングレギュレータ
の回路図を図２に示す。これは、チョッパ型スイッチン
グレギュレータとして広く知られているものである。以
下、動作について簡単に説明する。正電源入力端子１と
接地間に入力された電圧は、スイッチングトランジスタ
１３とインダクタ３とダイオード４の回路により昇圧さ
れ、出力電圧端子５に出力される。この出力電圧端子５
に出力される電圧値は、制御パルス発生回路２０により
制御パルスに変換され、さらにインバータを経てスイッ
チングトランジスタ２のゲートに入力される。

【０００３】制御パルス発生回路２０は、出力端と接地
間に接続されたブリーダ抵抗１０と１１の直列回路と、
１つの入力端子が上記ブリーダ抵抗１０、１１の接続点
に、また、他の入力端子がと基準電圧回路７の出力端に
接続された誤差増幅器６と、上記誤差増幅器６の出力端
と発振回路８の出力端に接続されたＮＡＮＤ回路９とか
ら構成されている。

【０００４】この制御パルス発生回路２０からの制御パ
ルスは、インバータを経てスイッチングトランジスタ１
３のゲートに入力されてその断続間隔を制御して、出力
電圧値を所定の値に制御する。この制御パルス発生回路
２０は、モノリシックＩＣ化されて、一般にスイッチン
グレギュレータの制御用ＩＣとして提供されている。

【０００５】

【発明が解決しようとする課題】上記図２に示したスイ
ッチングレギュレータは、周知のＰＭＷ制御方式とは異
なり、発振回路８の発振周波数は、誤差増幅器６の出力
に応じてＮＡＮＤ回路９によりゲートされる構成になっ
ている。そのために、ＮＡＮＤ回路９の出力に負荷の状
態に応じて変動する不定期なパルスが発生するのは避け
られない。

【０００６】すなわち、１秒間に発生するパルス数は、
出力電圧端子５に接続される負荷に応じて変化し、例え
ば、負荷が重い場合には、発生パルス数は多くなり、逆
に負荷が軽い場合には、発生パルス数は少なくなる。こ
の発生パルス数は、出力端子５に出力されるリップル電
圧の周波数となって現れる。したがって、負荷が重い場
合には、リップル電圧の周波数は高く、逆に負荷が軽い
場合には、リップル電圧の周波数は低くなる。

【０００７】一般に、発生したリップル電圧は、出力電
圧端子５に接続されたコンデンサ１２により除去する
か、または、出力電圧端子５にπ型ＬＣフィルタを接続
して除去するのが通常であるが、リップル周波数が負荷
により大きく変化するようなアプリケーションでは、リ
ップル電圧を所望の電圧値にまでおさえこむために、非
常に大きいコンデンサやπ型フィルタを設置する必要が
あり、これの設置はコストアップや実装面積の増大を引
き起こすという問題が生ずる。

【０００８】本願発明は、上記問題を解決し、負荷電流
の大きな変化に対しても、大型のコンデンサやフィルタ
を用いることなしにリップル電圧を除去できる昇圧型ス
イッチングレギュレータを提供することを目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本願発明の昇圧形スイッチングトランジスタが採用
した手段は、つぎの通りである。インダクタとダイオー
ドの接続点と接地間に、さらに付加スイッチングトラン
ジスタを設け、そのドレインをインダクタとダイオード
の接続点に接続し、そのソースを接地点に接続し、その
ゲートを上記制御パルス発生回路の出力端子に、切替え
回路を介して接続し、上記切替え回路は、負荷の軽重に
応じて異なる電圧レベルをもつ外部信号に応じて接地点
と上記ゲートとを接続切替え動作をするものであり、こ
の出力により付加スイッチングトランジスタを負荷に応
じて駆動するようにしたことを特徴とする。

【００１０】また、上記付加スイッチングトランジスタ
のチャネル幅を、主スイッチングトランジスタのそれよ
りも大に設定したことを特徴とする。上記付加スイッチ
ングトランジスタを複数個とし、上記切替え回路によ
り、負荷の軽重に応じて、上記付加スイッチングトラン
ジスタを順次動作させることを特徴とする。

【００１１】

【作用】上記のように構成されているので、外部信号が
軽負荷を示すときは、切替回路は、上記制御パルス発生
回路の出力端子を付加スイッチングトランジスタのゲー
トに接続しないので、付加スイッチングトランジスタは
動作せず、主スイッチングトランジスタのみが動作す
る。

【００１２】しかし、外部信号が重負荷を示すとき、切
替回路は、上記制御パルス発生回路の出力端子を付加ス
イッチングトランジスタのゲートに接続するので、付加
スイッチングトランジスタは動作し、主スイッチングト
ランジスタとともに上記制御パルス発生回路の出力パル
スに応じた断続動作を行う。このように、重負荷時に
は、主、付加スイッチングトランジスタがともに働くの
で、インダクタに流れる電流は大きくなり、出力端子に
供給されるエネルギーが増大し、出力端子の電圧の低下
を防止する。

【００１３】このように、負荷電流の大小により、これ
に応じてインダクタに流れる電流を制御できるので、負
荷の変動による出力端子の電圧変動を極力抑えることが
できるので、出力電圧のリップル周波数の変動をおさえ
ることができる。また、付加スイッチングトランジスタ
のチャネル幅を大きくしたり、個数を増やすことによ
り、大きな負荷の変動にも容易に対応することができ
る。

【００１４】

【実施例】本願発明の昇圧型スイッチングレギュレータ
の実施例を図１に示す。インダクタ３の一端には、正電
源入力端子１が設けられ、他端は、ダイオード４のアノ
ードと主スイッチングトランジスタ２と付加スイッチン
グトランジスタ１３のドレインががそれぞれ接続されて
いる。なお、上記主スイッチングトランジスタ２と付加
スイッチングトランジスタ１３とのソースは接地されて
いる。

【００１５】また、ダイオード４のカソードには、出力
端子５が接続され、さらに、出力端子５と接地間には、
ブリーダ抵抗１０と１１の直列回路とコンデンサ１２と
が並列接続されている。ここに、付加スイッチングトラ
ンジスタ１３のチャネル幅は、主スイッチングトランジ
スタのそれよりも大きく設定する。

【００１６】誤差増幅器６の負入力端子には、ブリーダ
抵抗１０と１１との接続点が接続され、その正入力端子
には、基準電圧回路７の出力端子が接続されている。誤
差増幅器６の出力端子は、ＮＡＮＤ回路９の一方の入力
に接続され、ＮＡＮＤ回路９の他方の入力端子には、発
振回路８の出力端子が接続されている。ＮＡＮＤ回路９
の出力端子は、インバータ１４を介して主スイッチング
トランジスタ２のゲートに接続されている。

【００１７】インバータ１６は、Ｐ型およびＮ型のトラ
ンジスタの直列回路からなり、インバータ１４の出力端
子と接地間に接続されている。上記インバータ１６の各
ゲートは外部信号入力端子１５に接続され、両トランジ
スタの接続部は、付加スイッチングトランジスタ１３の
ゲートに接続されている。次に、上記回路の動作を説明
する。

【００１８】本実施例では、外部信号入力端子１５より
の出力として、マイクロコンピュータのＨＡＬＴ信号を
利用した例で説明する。あるマイクロコンピュータは、
その消費電流は動作状態では３０mAであるが、停止状態
では１０マイクロＡまでに激減する。このＨＡＬＴ信号
は、マイクロコンピュータを動作状態から停止状態に切
り換えるための信号であり、停止状態にすることによ
り、機器の低消費電流化を図られる。

【００１９】このＨＡＬＴ信号をコンピュータから出力
し、外部信号入力端子１５に接続する。いま、ＨＡＬＴ
信号がＬＯＷのときにマイクロコンピュータが動作状態
（重負荷）とし、ＨＩＧＨレベルのときに停止状態（軽
負荷）とする。マイクロコンピュータが動作状態とな
り、ＨＡＬＴ信号がＬＯＷレベルになると、インバータ
１６のＰチャネルトランジスタはオンし、インバータ１
４の出力パルスは、付加スイッチングトランジスタ１３
のゲートに印加されて、スイッチング動作を開始する。
このとき、主スイッチングトランジスタ２は、インバー
タ１４の出力端子が直接接続されているので、インバー
タ１６の動作の有無に関係なく動作している。したがっ
て、主および付加スイッチングトランジスタ２と１３は
ともに動作することになる。このため、インダクタ３に
流れる電流は、軽負荷のときに比べて付加スイッチング
トランジスタ１３の動作の分だけ大きくなり、リップル
周波数の減少に寄与する。ここで、付加スイッチングト
ランジスタ１３のチャネル幅が主スイッチングトランジ
スタ２のそれよりも大きいので、負荷電流の大きな変化
に対しても上記機能を有効に働かせることができる。

【００２０】なお、トランジスタ１７は、インバータ１
４の出力がＬＯＷレベルになったときに、スイッチング
トランジスタ１３のゲートを確実にＬＯＷレベルに維持
するための補助機能を果たしている。ＨＡＬＴ信号がＨ
ＩＧＨのときには、インバータ１６のＮチャネルトラン
ジスタがオンし、付加スイッチングトランジスタ１３の
ゲートは、ＬＯＷレベルに固定される。そこで、スイッ
チングトランジスタ１３は、インバータ１４から出力さ
れるパルスから遮断されて、スイッチング動作を停止す
る。このため、スイッチング動作は、主スイッチングト
ランジスタ２のみとなり、インダクタ３に流れる電流
は、ＨＡＬＴ信号がＬＯＷレベルのときに比べて小さく
なり、昇圧能力も低くなる。そのため、インバータ１４
に発生するパルス数は増加する。

【００２１】このように、本発明は付加スイッチングト
ランジスタを設けることにより、重負荷時と軽負荷時と
の発生パルス数を近づけるか、または、ほぼ等しくする
ことができる。以上は、外部信号としてＨＡＬＴ信号を
用いて、その重負荷と軽負荷との２種の信号により、付
加トランジスタの動作状態を制御してリップル周波数を
制御した例を示したが、負荷状態を複数段にわけ、それ
に応じた数の付加スイッチングトランジスタを用意し
て、これを順次上記切替え回路により動作させ、負荷に
応じた数の付加スイッチングトランジスタを動作させる
ことによりリップル周波数をより精細に制御することも
可能である。

【００２２】

【発明の効果】以上述べたように、本願発明は、付加ス
イッチングトランジスタを設置し、負荷の状態を示す信
号に応じて、これの動作・不動作を制御しインダクタに
流れる電流を負荷の軽重に無関係に一定になるようにし
ている。したがって、出力端に発生するリップル周波数
は、負荷の軽重に無関係に一定に制御することができ
る。

【００２３】このように、簡単な構成であるので、大き
なコンデンサやπフィルタを用いることなく、実装面積
を増大させず、かつ、コストアップを極小にした昇圧形
スイッチングレギュレータを得ることができる。

【図面の簡単な説明】

【図１】本願発明の昇圧型スイッチングレギュレータの
一実施例を示す回路図である。

【図２】従来の昇圧型スイッチングレギュレータを示す
回路図である。

【符号の説明】 １ 正電源入力端子 ２ 主スイッチングトランジスタ ５ 出力端子 １３ 付加スイッチングトランジスタ １４ インバータ １６ 切替え回路（インバータ） ２０ 制御パルス発生回路

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 入力電源端子と出力電圧端子との間にイ
   ンダクタとダイオードとが直列に接続されており、 前
   記インダクタとダイオードとの接続点と接地点間には、
   主スイッチングトランジスタが設けられ、前記主スイッ
   チングトランジスタのドレインは前記接続点に、ソース
   は前記接地点にそれぞれ接続され、又ゲートは制御パル
   ス発生回路の出力端子に接続されている昇圧型スイッチ
   ングレギュレータにおいて、前記接続点と前記接地間に
   は、更に付加スイッチングトランジスタが設けられ、前
   記付加スイッチングトランジスタのドレインは前記接続
   点に、ソースは前記接地点にそれぞれ接続され、又ゲー
   トは前記出力端子に切換え回路を介して接続されてお
   り、前記切換え回路は、前記切換え回路に入力される入
   力信号に応じて、前記付加スイッチングトランジスタを
   動作状態或いは非動作状態にさせることを特徴とする昇
   圧型スイッチングレギュレータ。
2. 【請求項２】 前記入力信号は外部信号である請求項１
   記載の昇圧型スイッチングレギュレータ。
3. 【請求項３】 入力電源端子と出力電圧端子との間にイ
   ンダクタとダイオードとが直列に接続されており、 前
   記インダクタとダイオードとの接続点と接地点間には、
   主スイッチングトランジスタが設けられ、前記主スイッ
   チングトランジスタのドレインは前記接続点に、ソース
   は前記接地点にそれぞれ接続され、又ゲートは制御パル
   ス発生回路の出力端子に接続されている昇圧型スイッチ
   ングレギュレータにおいて、前記接続点と前記接地間に
   は、更に複数個の付加スイッチングトランジスタが設け
   られており、前記複数個の付加スイッチングトランジス
   タのそれぞれのドレインは前記接続点に、それぞれのソ
   ースは前記接地点に接続され、又それぞれのゲートは前
   記出力端子に切換え回路を介して接続されており、前記
   切換え回路は、前記制御パルス発生回路の出力信号が示
   す負荷情報に応じて、前記複数個の付加スイッチングト
   ランジスタを動作させることを特徴とする昇圧型スイッ
   チングレギュレータ。