KR0151839B1 - 전원 회로 - Google Patents

전원 회로 Download PDF

Info

Publication number
KR0151839B1
KR0151839B1 KR1019910700072A KR910700072A KR0151839B1 KR 0151839 B1 KR0151839 B1 KR 0151839B1 KR 1019910700072 A KR1019910700072 A KR 1019910700072A KR 910700072 A KR910700072 A KR 910700072A KR 0151839 B1 KR0151839 B1 KR 0151839B1
Authority
KR
South Korea
Prior art keywords
circuit
voltage
power supply
output
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019910700072A
Other languages
English (en)
Other versions
KR920701892A (ko
Inventor
히데아끼 요꼬우찌
다쓰오 니시마끼
Original Assignee
야마무라 가쓰미
세이꼬오 에뿌손 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마무라 가쓰미, 세이꼬오 에뿌손 가부시기가이샤 filed Critical 야마무라 가쓰미
Publication of KR920701892A publication Critical patent/KR920701892A/ko
Application granted granted Critical
Publication of KR0151839B1 publication Critical patent/KR0151839B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F5/00—Systems for regulating electric variables by detecting deviations in the electric input to the system and thereby controlling a device within the system to obtain a regulated output
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/62—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using bucking or boosting DC sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Dc-Dc Converters (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

정전압회로(1)와 이러한 정전압회로의 출력을 승압 또는 강압하여 복수의 출력전압을 송출하는 승강압회로(2)를 조합하여된 전원회로 전원전압의 변동 또는 중부하의 구동의 유무를 검출하고 그것을 제어모드신호로하여 정전압회로(1) 및 승강압회로(2)에 공급한다.
예를들어 전원전압이 낮아진 경우 혹은 중부하가 구동되는 경우에는 정전압회로(1)의 출력전압을 낮게 그 대신에 승강압회로(2)의 승압 또는 강압의 배율을 변경하고 정전압회로 및 승강압회로 전체에서부터 출력되는 전압을 정상시와 동일하게 한다.

Description

[발명의 명칭]
전원회로
[기술분야]
본 발명은 액정 표시 장치에 쓰이는 정원회로와 같이 상이한 전압값이 복수의 출력전압을 부하로 출력하는 전원회로, 특히 전원 전압의 저하시에서의 대책에 관한 것이다.
[발명의 배경]
예를 들어 종전의 액정표시회로의 전원회로는 전원전압의 고저에 관계없이 일정한 출력전압을 송출하는 정전압회로와 정전압 회로의 출력전압을 승상압하여 상이한 전압값의 복수의 출력전압을 송출하는 승강압 회로로 구성되고 이러한 복수의 출력전압을 구동전압으로 하여 액정표시 패널에 공습하여 구동하였었다. 그러나, 종전의 액정표시 회로의 전원회로에서는 넓은 전원전압 범위에 걸쳐 저소비 전력으로 액정표시품질을 유지할 수가 없었던 것이다.
예를 들어, 0V,1V,2V,3V,4V의 5개값의 전압을 필요로하는 액정표시 패널을 구동하는 경우에 대하여 생각해 본다. 정전압회로에서 2V의 액정구동전압을 발생시키고, 승강압회로에서 이러한 2V의 액정 구동 전압을 기준으로 하여 1V,3V,4V의 액정구동 전압을 발생시키는 경우에는 전원전압이 2V보다 낮게 되는 정전압 회로가 2 V의 액정구동전압을 발생시킬수가 없게 되고 그 결과 승강압회로도 상기한 액정구동전압을 발생시킬수가 없게 된다.따라서, 액정구동 전압은 전원전압의 저하에 따라 낮어지게 되고 액정표시의 콘트라스트(Contrast)가 졸열화한다는 문제점이 있었다. 또한 정전압회로에서 1V의 액정구동전압을 발생시키고 승강압 회로에서 2V,2V,4V의 액정구동 전압을 발생시키는 경우에는 전원전압이 1V로 저하하기까지는 액정패널의 표시품질은 확보되나 콘덴서(Condenser)의 충방전에 의한 전하의 손실이 크고, 소비전류가 크게 되어버리고 전원을 구성하는 전지의 수명이 짧아진다는 문제점이 있었다.
[발명의 개시]
본 발명은 전원전압의 변동, 특히 전원전압의 저하에 대하여 적절하게 대응하고 또한 소비전류의 증대를 방지할수 있게한 전원회로를 제공하는 것을 목적으로 한다.
본 발명에 관한 전원회로는 소정의 모드(mode)제어 신호에 대응한 전압을 축력하는 정전압회로와 소정의 모드제어신호에 기본한 비율로 정전압회로의 출력전압을 승압 또는 강압하여 상이한 복수의 출력전압을 송출하는 승강압 회로를 갖는다.
그리하여 이러한 정전압회로 및/또는 승강압 회로의 출력은 부하, 예를 들어 액정표시패널을 구동하는 액정구동회로에 액정구동 전압으로서 공급된다. 여기서 소정의 모드제어신호를 발생하는 수단으로서는 전원전압 판정회로 또는 중부하검출 회로가 있다. 전원전압 판정회로는 전원전압과 소정의 기준전압을 비교하여 그 비교결과에 대응한 모드 제어신호를 출력한다. 예컨대, 전원전압이 기준전압에 비하여 동일하거나 혹은 높다고 판단된 경우에는 그것에 대응한 모드 제어 신호를 정전압 회로 및 승강압회로에 송출한다.
정전압회로는 그 모드제어신호에 대응한 높은 전압을 출력하고 또한 승강압 회로는 그 높은 출력전압을 소정의 비율로 승압 또는 강압하여 복수의 전압을 출력한다. 또한, 전원전압이 낮다고 판단되는 경우에는 정전압 회로는 그때의 모드제어 신호에 대응한 낮은 전압을 출력하고, 또는 승강압 회로는 낮은 출력전압을 상기한 경우와는 상이한 비율로 승압 또는 강압하여 복수의 전압을 출력한다. 그리하여 이때의 정전압회로 및 승강압회로의 전체 출력은 전원전압이 동일하거나 혹은 높다고 판단된때와 동일하게 된다. 또한, 중부하 검출회로는 전원에 접속되어 있는 부하는 사전에 알고 있음으로, 중부하에 상당하는 부하가 구동되는 경우에는 그것에 대응한 모드제어신호를 출력한다. 즉, 중부하가 구동되는 경우라 하는 것은 그 소비전류는 크고 전원 즉 전지의 저항에 의한 전압강하가 큰게되어 전원전압이 저하하는 것은 필수인 것임으로 상기한 경우와 같은 전원전압이 저하한뒤에 그것을 검출하는 것이 아니고 전원전압이 실제로 저하하는 이전에 전원전압이 저하한 경우와 같은 처리를 한다. 따라서, 본 발명에서는 전원전압이 높은 경우에는 정전압회로의 출력을 높게 하고 또한 전원전압이 낮은 경우 또는 중부하가 구동회는 경우에는 정전압회로의 출력을 낮게하여 승강압회로의 승강압의 비율을 상기한 경우와 상이하게 하고 부하에 공급하는 전압을 동일하게 하였음으로 전원전압의 변동에도 불구하고 부하를 안정하게 구동시킬 수가 있다. 그리하여, 정전압회로가 낮은 전압을 출력하는 것은 전원전압이 기준전압보다 낮은 경우 혹은 중부하가 구동하는 경우뿐이며 그 이외는 높은 전압을 출력하도록 되어 있기 때문에 전체로서는 저소비전력으로 부하를 구동시킬 수가 있고 전원으로서 전지를 사용한 경우에는 수명의 장기화가 가능하게 되어있다.
[도면의 간단한 설명]
제1도는 본 발명의 하나의 실시예에 관한 전원회로를 액정표시패널의 구동용 전원으로서 사용한 예를 보여주는 블록도이다.
제2도는 상기한 실시예의 정전압회로의 회로도.
제3도는 상기한 실시예의 승강압회로의 회로도.
제4도는 제3도의 승강압회로의 동작설명도.
[발명의 상세한 설명]
[발명을 실시하기 위한 최량의 형태]
제1도에 표시한 액정표시 패널의 구동용 전원회로는 1칩(chip)반도체(50)에 내장되어 있고, 정전압회로(1)는 1V를 출력하는 모드와 2V를 출력하는 모드를 구비하고 있다. 승강압회로(2)는 정전압회로(1)의 출력(7)을 승강압하기 위하여 저하를 충방전하기 위한 콘덴서(6)를 외부에 부착하고 있다. 승강압회로(2)는 정전압회로(1)의 출력(7)이 2V에는 정전압회로(1)의 출력(7)을 강압하여 출력단자(8)에 1V를 출력하고 정전압 회로(1)의 출력(7)을 승압하여 출력단자(10),(11)에 각각 3V,4V를 출력한다. 이때에 출력단자(9)에는 정전압회로출력(7)과 동인전위의 2V가 출력된다. 또한 여기서 「1V」,「2V」,「3V」,「4V」는 절대값을 표시하는 것으로, 예컨대, 양(+)극을 접지전위로한 경우에는 음(-)의 값을 표시하는 것이 된다. 또한, 정전압 회로(1)의 출력(7)이 1V인때는 승강압회로(2)는 정전압회로(1)의 출력(7)을 승압하여 출력단자(9),(10),(11)에 각각 2V,3V,4V가 출력되고, 출력단자(8)에는 전전압회로(1)의 출력(7)과 동일 전위인 1V가 출력된다. 전원전압판정회로(3)는 전원전압이 2V보다 높은지 낮은지를 판정한다. 이러한 전원전압판정회로(3)는 도시한 바와 같이 전원전압을 저항 (R1),(R2)로 분압하고, 그 분압전위와 기준전압발생회로(31)의 기준전압을 비교회로 (32)로 비교하여 그 비교결과를 출력하고 있다. 중부하검출회로(4)는 예컨대 외부부착 부저(buzzer)와 같은 중부하회로가 동작할때 그 동작을 검출한다.
여기서 중부하회로에 대하여 설명한다. CPU부 (15)는 서정의 부하, 여기서는 부저를 울리게 할 때는 부저제어 레지스터(Resister)(16)의 D 단자에 1를 기록한다. 이러한 부저 제어레지스터(16)의 출력은 AND게이트(AND gate)(17)를 열고 AND게이트(17)로부터는 부저클록(clock)신호 (18)가 보내진다. 일한 부저클록신호(18)는 통상적으로 2kHz∼8kHz의 주파수이고 부저드라이버(driver)(19) 및 트랜지스터(20)를 개재하여 압전부저(21)를 울리게 한다. 압전부저(21)에 병력접속된 승압코일(22)은 전원전압(VDD∼VSS사이전압)이 낮으면 압전부저(21)의 음압(acoutic pressure)이 작아져 버림으로 그 인덕턴스(inductance)의 역기전력을 이용하여 압전부저(21)에 인가되는 전압을 상승시키고, 압전부저(21)의 음압을 크게한다. 이러한 압전부저(21)의 울릴때에는 분류 mA의 전류가 흐르고, 전지가 피폐(疲幣)되어 있는 바와 같이 전지의 내부 임피던스(impedence)가 높은 경우에는 전지의 내부 임피던스에 의한 전압강하에 의하여 전지의 출력전압이 내려가 버린다. 따라서 부저가 울릴때와 같이 중부하가 구동될때에는 CPU부(15)로부터 중부하 검출회로(4)를 구성하고 있는 중부하모드 설정레지스터의 D 단자에 1을 기록하고 그 출력을 1로 하여 송출한다. 물론 부저의 구동을 정지할때에는 중부하모드 설정레지스터에 0을 기록하여 통상적모드에 복귀시킬 필요가 있다. 액정전원 제어수단(5)은 OR회로로 되어 있으며, 전원전압 판정회로(3)의 출력과 중부하 검출회로(4)의 출력과의 OR이론을 구하여 모우드 제어신호를 정전압회로(1) 및 승강압회로(2)에 출력한다. 액정전원 제어수단(5)은 예를 들어 전원전압 판정회로(3)가 전원전압이 2V보다 높다고 판정한 경우, 정전압회로(1)의 출력을 2V로 하고, 승강압 회로(2)의 동작도 〔1V 강압·3V,4V 승압〕모드로 하고 전원전압이 2V보다 낮다고 판정한 경우에는 정전압 회로 (1)의 출력을 1V로 절환한과 동시에 승강압회로(2)의 동작을 〔2V,3V,4V승압〕모우드로 절환시킨다.또한, 액정전원 제어수단(5)은 중부하검출회로(4)에서 출력되는 모드제어 신호에 따라 통상적 동작시, 즉 중부하시가 아닌 때에는 정전압회로(1)의 출력을 2V로 하여 승강압회로(2)의 동작도 〔1V 강압·3V,4V 승압〕모드로 하고, 중부하동작시에는 정전압회로(1)의 출력을 1V에 절환함과 동시에 승강압회로(2)의 동작을 〔2V,3V,4V승압〕모드로 절환한다.액정구동회로(12)는 승강압회로(2)로부터의 액정구동전압 1V,2V,3V,4V를 입력함과 동시에 CPU부(15)로부터의 화상정보(26)를 입력하고 화상정보(25)에 기본하여 적의 액정구동 전압을 선택하여 액정표시신호(13)를 액정표시패널(14)은 그 액정표시신호(13)에 기본하여 화상을 표시한다. 제2도는 정전압회로(1)의 하나의 예를 표시하는 회로도이다. 접속점(103)에는 PMOS-FET(101)과 (102)의 임계(threshold)값 전압의 차가 기준접압으로서 출력된다.여기서 PMOS-FET(101)은 디플레숀(depletion)(감소)형 FET이고, PMOS-FET(102)는 엔핸스먼트(enhancement)(증대)형 FET이다.
PMOS-FET(101)과 (102)의 임계값전압의 차를 폴리실리콘게이트의 일(work)관수차로 만들경우에는 안정하여 약 1V를 발생시킬수가 있다.또한 접속점(103)의 기준전압은 VDD에 대한 일정전압으로서 출력된다. 5개의MOS-FET(104,105,106,107,108)는 오페앰프(operational amplifier)(연산증폭기)의 차등증폭회로이고, 차동바퍼(Buffer)(완충)회로를 구성하고 있다. 모드제어신호 HVLD(113)은 정전압회로(1)의 출력모드를 제어하는 신호이고 HVLD가 LOW(저)인때는 기준전압이 귀환저항(109,110)에 의하여 증폭되어 기준전압의 2배의 전압이 단자(112)로부터 VL2로서 출력된다.
또한, HVLD가 HIGH(고)인 때는 기준전압과 동일전위의 전압이 단자(111)로부터 VL1으로서 출력된다. 이와같이 기준전압이 VDD(영전위)에 대하여 -1V라고 설정된 경우 HVLD가 LOW인때 VL2에 -2V가 출력되고 HVLD가 HIGH인때 VL1에 -1V가 출력된다.
제3도는 승강압회로(2)의 하나의 예를 보여주는 회로도이다. 201의 fA와 202의 fB는 클록신호이고 그 타이밍챠트는 도4에 보여준대로이다. 또한 충방전의 타이밍이 중복되는 것을 방지하기 위하여 클록신호 fA의 일어남(up)과 fB의 일어남 사이의 시간차 Δt를 마련하고 있다.레벨 변환기 (204,205.206.207,208,209,210,211)은 상기한 클록신호를 포함하는 제어신호를 보다 높은 진폭의 신호로 변환하는 레벨 변환회로이다. 이러한 승강압회로(2)에서는 클록신호 fA가 HIGH클록신호 fB가 LOW의 타이밍A와 fA가 LOW,fB가 HIGH의 타이밍 B로서 전하의 트랜지스터 콘덴서(transfer condenser)(제3도의 212,213,214)와 VDD에서 VL4까지의 전원 단자와의 접속상태를 변환시키는 것으로 승강압 동작을 실현하고 있다.
HVLD가 LOW인 때는 VL2를 1/2 강압하여 VL1을 VL2를 1.5배 승압하여 VL3을 VL2를 2배 승압하여 VL4를 각각 발생하고 있다.
또한 HVLD가 HIGH인 때는 VL1을 2배 승압하여 VL2를VL1을 3배 승압하여 VL3를 VL1을 4배 승압하여 VL4를 각각 발생하고 있다.
각각의 모등서의 트랜스퍼·콘덴서의 접속상태에 대하여는 도4에 보여주는대로이다. 액정전원제어수단(5)을 직접전원전압판정회로(3)의 출력이나 중부하제어회로(4)로부터의 출력을 받고서 액정전원을 제어하는 경우도 있고, 마이크컴퓨터 등과 같이 소프트웨어(soft ware)로 제어하도록 하여도 좋다.
또한, 상기한 실시예에서는 중부하검출회로(4)로서 D형 플립플롭(flop-flop)회로를 사용한 예를 표시하였으나 기타 형식의 플립플롭회로라도 놓고 또한 부저회로의 부저제어레지스터(16)를 구성하고 있는 플립플롭회로를 그대로 사용하여도 좋다.
[산업상의 이용가능성]
본 발명에 관항 전원회로는 액정표시 장치용의 전원회로뿐만 아니라 정전압회로와 승강압회로와의 조합에 의하여 다수값 전압을 출력하는 필요가 있는 것이면 같이 적용된다.

Claims (4)

  1. 전원전압과 소정의 기준전압을 비교하여, 그 비교결과 대응하는 제1모드 제어신호를 발생하는 전원전압 판정회로와; 외부에 장착된 소정의 부하가 구동될 때, 제2모드 제어신호를 발생하는 CPU보와, 상기 CPU에 결합되고 그 속에 제2모드 제어신호를 설정하는 중부하 저항과; 상기 전원전압 판정회로 및 상기 중부하 저항내에 설정한 제2모드 제어신호로부터 제1모드 제어신호를 OR연산을 하고, 합성모드 제어신호를 발생하는 OR회로와; OR회로에 결합되고, 이 OR회로에서 상기 합성모드 제어신호에 대응하는 전압을 출력하는 정전압회로와; 상기 정전압회로의 출력전압을 수신하고, 다수의 출력전압을 발생하기 위하여 OR 회로로부터 합성모드 제어신호에 의거한 비율로 전원전압을 승강압하는 승강압회로를 포함하는 전원회로.
  2. 제1항에 있어서, 상기 화상정보를 출력하는 CPU보와, 승강압회로의 출력전압을 액정구동용 전압으로 하여 입력함과 동시에 CPU부로부터 화상정보를 입력하고, 외부에 부착된 액정표시 패널에 표시신호를 보내는 액정표시 구동회로를 구비하여, 액정표시 장치용 전원회로로서 사용하는 전원회로.
  3. 제1항에 있어서, 상기 전원전압 판정회로, 상기 OR회로, 상기 정전압회로 및 승강압회로는 1칩 반도체 장치로 구성되는 전원회로.
  4. 제1항에 있어서, 상기 승강압회로의 외부단자로 결합된 콘덴서를 더 포함하는 전원회로.
KR1019910700072A 1989-05-26 1990-05-25 전원 회로 Expired - Fee Related KR0151839B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP01-133019 1989-05-26
JP13302089 1989-05-26
JP01-133020 1989-05-26
JP13301989 1989-05-26
JP02-122606 1990-05-11
JP12260690 1990-05-11

Publications (2)

Publication Number Publication Date
KR920701892A KR920701892A (ko) 1992-08-12
KR0151839B1 true KR0151839B1 (ko) 1998-12-15

Family

ID=27314478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910700072A Expired - Fee Related KR0151839B1 (ko) 1989-05-26 1990-05-25 전원 회로

Country Status (6)

Country Link
US (1) US5323171A (ko)
EP (1) EP0434841B1 (ko)
KR (1) KR0151839B1 (ko)
DE (1) DE69023751T2 (ko)
HK (1) HK124497A (ko)
WO (1) WO1990014625A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724662B1 (ko) * 2005-03-17 2007-06-04 가부시끼가이샤 도시바 파워 온 리셋 신호를 생성하는 반도체 장치

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2884368B2 (ja) 1990-07-19 1999-04-19 株式会社日立製作所 コンセント
US5815133A (en) * 1992-11-17 1998-09-29 Canon Kabushiki Kaisha Display apparatus
JP3144166B2 (ja) * 1992-11-25 2001-03-12 ソニー株式会社 低振幅入力レベル変換回路
US7068264B2 (en) 1993-11-19 2006-06-27 Hitachi, Ltd. Flat display panel having internal power supply circuit for reducing power consumption
GB2285164B (en) * 1993-12-22 1997-12-10 Seiko Epson Corp Liquid-crystal display system and power supply method
TW277111B (ko) * 1994-04-20 1996-06-01 Hitachi Seisakusyo Kk
US5949397A (en) * 1994-08-16 1999-09-07 Semiconductor Energy Laboratory Co., Ltd. Peripheral driver circuit of Liquid crystal electro-optical device
JPH0895682A (ja) * 1994-09-29 1996-04-12 Canon Inc 電子機器
KR0147491B1 (ko) * 1995-05-17 1998-12-01 김주용 엘씨디 전원 순차 제어장치
US6121945A (en) * 1995-08-09 2000-09-19 Sanyo Electric Co., Ltd. Liquid crystal display device
KR0154799B1 (ko) * 1995-09-29 1998-12-15 김광호 킥백전압을 감소시킨 박막 트랜지스터 액정 표시장치의 구동장치
JPH1114961A (ja) * 1997-04-28 1999-01-22 Toshiba Microelectron Corp 液晶駆動用回路
JP3887093B2 (ja) * 1998-01-29 2007-02-28 株式会社 沖マイクロデザイン 表示装置
JP3412131B2 (ja) 1998-06-23 2003-06-03 株式会社日立製作所 液晶表示装置
JP3584830B2 (ja) 1999-03-30 2004-11-04 セイコーエプソン株式会社 半導体装置並びにそれを用いた液晶装置及び電子機器
TWI277057B (en) * 2000-10-23 2007-03-21 Semiconductor Energy Lab Display device
US6927753B2 (en) 2000-11-07 2005-08-09 Semiconductor Energy Laboratory Co., Ltd. Display device
KR100456987B1 (ko) * 2001-04-10 2004-11-10 가부시키가이샤 히타치세이사쿠쇼 표시 데이터를 표시하기 위한 표시 장치 및 표시 구동 장치
KR100438968B1 (ko) * 2001-12-31 2004-07-03 엘지.필립스 엘시디 주식회사 액정 패널의 전원공급 장치
KR100486281B1 (ko) * 2002-11-16 2005-04-29 삼성전자주식회사 소비전력을 줄이는 에스티엔(Ｓｕｐｅｒ ＴｖｉｓｔＮｅｍａｔｉｃ) 액정 표시 장치 구동 회로
JP4530709B2 (ja) * 2004-04-21 2010-08-25 Ｈｏｙａ株式会社 一定電圧を供給可能な電源回路
KR100539264B1 (ko) * 2004-05-15 2005-12-27 삼성전자주식회사 전원 전압 제거 감지 회로 및 디스플레이 장치
JP2006166581A (ja) * 2004-12-07 2006-06-22 Seiko Epson Corp 電源装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4015420A (en) * 1976-05-03 1977-04-05 Hughes Aircraft Company Battery select circuitry and level translator for a digital watch
JPS5643575A (en) * 1979-09-18 1981-04-22 Seiko Instr & Electronics Ltd Electronic clock
JPS5658746A (en) * 1979-10-19 1981-05-21 Casio Computer Co Ltd Power source supply system
JPS56125683A (en) * 1980-03-10 1981-10-02 Ricoh Elemex Corp Power source device for electronic watch
JPS56153885A (en) * 1980-04-30 1981-11-28 Nec Corp Transistor circuit
JPS576384A (en) * 1980-06-13 1982-01-13 Hitachi Ltd Power source circuit and electronic watch using this
JPS5731333A (en) * 1980-07-31 1982-02-19 Suwa Seikosha Kk Power source circuit system
US4371269A (en) * 1980-09-09 1983-02-01 Bulova Watch Co., Inc. D-C Voltage converter for a wristwatch
JPS57211087A (en) * 1981-06-22 1982-12-24 Seiko Instr & Electronics Ltd Boosting circuit of electronic timepiece element
JPS5938558A (ja) * 1982-08-25 1984-03-02 Matsushita Electric Works Ltd 貯湯槽
JP2549098B2 (ja) * 1986-07-08 1996-10-30 株式会社東芝 電子会議システムの伝送制御装置
JPS6327747A (ja) * 1986-07-21 1988-02-05 Takigawa Kogyo Kk 磁気探傷機オフライン較正装置
JPS63277470A (ja) * 1987-05-06 1988-11-15 Fuji Electric Co Ltd 発電システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724662B1 (ko) * 2005-03-17 2007-06-04 가부시끼가이샤 도시바 파워 온 리셋 신호를 생성하는 반도체 장치

Also Published As

Publication number Publication date
US5323171A (en) 1994-06-21
KR920701892A (ko) 1992-08-12
DE69023751D1 (de) 1996-01-04
EP0434841B1 (en) 1995-11-22
HK124497A (en) 1997-09-12
WO1990014625A1 (en) 1990-11-29
DE69023751T2 (de) 1996-06-20
EP0434841A1 (en) 1991-07-03
EP0434841A4 (en) 1992-12-09

Similar Documents

Publication Publication Date Title
KR0151839B1 (ko) 전원 회로
US10140944B2 (en) Display device compensating clock signal with temperature
CN100390853C (zh) 高效液晶显示器驱动电压发生电路及其方法
US7541859B2 (en) Charge pump circuit
US6911806B2 (en) DC to DC converter producing output voltage exhibiting rise and fall characteristics independent of load thereon
US7099167B2 (en) Step-down circuit, power supply circuit, and semiconductor integrated circuit
US6400211B1 (en) DC/DC converter
US5859632A (en) Power circuit, liquid crystal display device and electronic equipment
US20010030645A1 (en) Driving apparatus for display device
US20090237047A1 (en) Switching power source
US20100219874A1 (en) Level shift circuit and switching circuit including the same
US20070063762A1 (en) Semiconductor device with charge pump booster circuit
JP3284128B1 (ja) 携帯型機器における表示装置の照明用ｌｅｄ素子駆動回路
US7990373B2 (en) Power supply circuit for liquid crystal display device and liquid crystal display device using the same
US6225853B1 (en) Booster circuit
US6351163B1 (en) Reset circuit
US7288990B2 (en) Reference buffer with dynamic current control
JP3314473B2 (ja) パワーｍｏｓｆｅｔの制御装置
JPH06161570A (ja) 定電圧発生回路及びそれを用いた半導体集積回路装置
JP2973231B2 (ja) 電源回路
JPS5815427A (ja) 電池用電源回路
JP5092924B2 (ja) 昇圧回路
JPH0774638A (ja) Ａ−ｄ変換器
JPH1032926A (ja) 電源電圧制御回路
US20040100242A1 (en) Voltage generation circuit

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19910121

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19940517

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19910121

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19971113

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980331

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980623

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980723

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010615

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020610

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030605

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040609

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050614

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20060612

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20070608

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20070608

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20090509