JPH05505920A - イメージセンサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 イメージセンサ 本発明はイメージセンサ、特に２重水平転送レジスタを有するイメージセンナに 関する。

インターライン型の固体イメージセンサは、通常光検出器のコラムとローから成 るアレイを含む。光検出器の各コラム近傍にはいわゆる垂直シフトレジスタが配 置されており、光検出器内で生じた電荷キャリアは各フレーム時間中に垂直シフ トレジスタへ転送される。検出されたイメージは同時にシフトダウンされ、一時 間に一ラインずつ水平シフトレジスタへ転送されてゆく。水平シフトレジスタは 、次のラインがシフトインする前に、各ライン中の電画キャリアを信号処理回路 へ伝送する。

上記のようなタイプのアレイに生じる問題は、光検出器からの電荷キャリアを□ 　如何にして迅速且つ効率よく信号処理回路へ伝送するかということである。こ の問題を部分的に解決する方法としては、米国特許第４．７５０．０４２等に示 されるように２重水平転送レジスタを配置することが挙げられる。この特許にお けるイメージセンサは、マトリックス状に配置された複数の受光素子、マトリッ クス外の受光素子で生じた電荷キャリアを転送するための垂直ＣＣＤ、及び転送 ゲートを介して受像部に接続された２個の水平転送レジスタを含む。２個の水平 転送レジスタは、ゲート電極を介して相互に平行接続されており、この結果、電 荷キャリアを−のレジスタから他のレジスタへ転送可能となる。両レジスタが充 満すると、電荷キャリアは共通りロック信号によって出力回路へ転送されること となる。この引例に記載のイメージセンサの欠点は、分離ゲート電極を２個の水 平転送レジスタ間に設けなければならないということである。これによって装置 の製造及び操作が一層困難となる。個別のクロック信号を各ゲート電極毎に供給 しなければならないからである。

本発明は上記従来の課題に鑑み為されたものであり、その目的は、改良されたイ メージセンサを提供することにある。

本発明は、以下の各要素を含むイメージセンサから成る二　半導体物質の基板を 含む撮像領域。該領域は半導体物質内に、電荷キャリアを蓄積し該撮像領域から 電荷キャリアを転送する手段を有する；　前記領域に側方向に隣接部〆された少 なくとも２個のシフトレジスタ。そのうちの−のシフトレジスタは、前記領域か ら電荷キャリアを受け取るための一連の記憶領域を含む；　−のシフトレジスタ から他のシフトレジスタへの電荷キャリアの転送を制御するための手段。この制 御手段は、記憶領域の全て以下に近接した転送領域を含み、各転送領域の内部に はバリアインブラントが形成されている；　−のシフトレジスタから他のシフト レジスタへ電荷キャリアを転送するための手段；　及び電荷キャリアをレジスタ から出力回路へ転送するためにシフトレジスタをクロックする手段。

本発明の一実施例において、イメージセンサはイメージ領域を含む。イメージ領 域は、該イメージ領域からの電荷キャリアを転送するために、電荷キャリアを蓄 積するための感光素子及びＣＣＤのコラムのマトリックスを含む。電荷キャリア は、２個の２位相水平シフトレジスタへ転送される。両シフトレジスタは、電荷 キャリアを出力回路へ転送する役割を果たす。２個のシフトレジスタは、レジス タの各地の記憶領域におけるレジスタ間に配置された転送領域によって接続され ている。電荷キャリア列中の電荷キャリアは、転送領域を解して第ルジスタから 第２レジスタへ、ゲート構造によってシフトされる。ゲート構造は、第２レジス タのゲート電極の隣接部に形成されている。

−ｒメージ領域からの電荷キャリアの転送において、電荷キャリアの列は、第１ 水平レジスタへシフトされる。第ルジスタにおける記憶領域の０ＮＥ−ＨＡＬＦ の電荷キャリアは、その後転送領域を介して第２水平レジスタへシフトされる。

第２レジスタ中の電荷キャリアはシフトされて、第２レジスタ中の電荷キャリア と整列し、両レジスタ中の電荷キャリアは、平行に読み出される。

周知の面センサに対する本発明の主な利点は、撮像領域と各水平シフトレジスタ との間、及び２個の水平シフトレジスタ間、からゲート電極を排除したことにあ る。レジスタ間における電荷キャリアの転送は、転送ゲートによって達成される 。転送ゲートは、比較的広範な転送領域、及び転送領域中のバリヤ注入を含む。

広範転送領域は、狭チヤンネル作用に起因する電位バリヤを排除する作用を果た す。本発明は、面センサとリニアセンサ双方に使用可能である。また、インター ライン及びフルフレーム構造を含む種々の構造にも適用できる。

２個のシフトレジスタ間の転送領域は、レジスタ中の各地の記憶領域近傍に配置 されている。従って、本発明に係るイメージセンサは、特に２個のシフトレジス タからデータの単一ラインをクロックアウトするために適している。更に、垂直 シフトレジスタから水平シフトレジスタへの転送は最小限のクロックパルス数で 行われ、この結果転送完了に要する時間を短縮できる。転送作用というのは特に ＨＤＴＶシステム等ではきわめて短い水平期間（ＲＥＴＲＡＣＥ）時間中に行わ れることが多いので、この短縮効果の意義は大きい。

以下本発明の各実施例を、次にその内容を簡単に記した添付図面を参照しつつ説 明する。

図１は、本発明に係るイメージセンサの平面図；図２は、水平シフトレジスタの 部分を示す拡大平面図：図３は、従来素子の断面図； 図４は、図２の４−４断面図； 図５は、図２の５−５断面図； 図６は、電荷キャリアを水平シフトレジスタへそしてレジスタ間でそれぞれ転送 するために、イメージセンサへ供給される信号のシーケンスを示すタイミングチ ャート図： 図７及び８は、撮像領域と各水平シフトレジスタ間、モして−サイクル中におけ るシフトレジスタ間、での転送を示す模式図である。

図１にイメージセンサｌＯを示す。該センサ１０は、本発明に従って構成されて いる。イメージセンサ１０は撮像領域１２を含む。撮像領域１２は、コラムとロ ーに配列された感光性素子１４を含む。素子１４の各コラム近傍には、素子１４ から電荷キャリアを受け取ると共に、撮像領域１２から電荷キャリアを転送する ための垂直シフトレジスタ１５が配置されている。電荷キャリアは、領域１２か ら２個の水平シフトレジスタ２０および２２へ転送される。シフトレジスタ１５ ．２０、及び２２はＣＣＤ　（電荷結合素子）から成る。以下に詳述するごとく 、撮像領域１２からの電荷キャリアは、−回に一口−ずつ、レジスタ２０へ転送 される。レジスタ２０から、電荷キャリアの半分をレジスタ２２ヘシフトさせる ことができる。両レジスタ２０及び２２が一ロー中に電荷キャリアを含むならば 、電荷キャリアはバッファアンプ２４及び２６を介して出力回路（不図示）ヘシ フトされ得る。

図３に、シフトレジスタ間で電荷キャリアを転送するための従来技術の構成を示 す。図３における素子３０は、その内部にｎ型埋設チャンネル３４が形成された ｐ型基板３２を含む。基板３２上には、二酸化シリコンの絶縁層３６が形成され ている。ｍｌレジスタ３９中のＣＣＤの電極３８は素子３０の一側に示され、ｊ ８２レジスタ４１中のＣＣＤの電極４０は素子３０の対向側に示されている。電 極３８と４０との間にはゲート電極４２が形成されている。第ルジスタ３９中の ＣＣＤから第２レジスタ４１中のＣＣＤへの電荷キャリアの転送中、電極３８は オフし、一方電極４０及び４２はオンする。電荷キ苓リアｅ−の転送中に素子３ ０内で生成された電位プロフィール４５を図３に示す。チャンネル電位φＣＨは 、矢印の方向に増大する。この種の素子の欠点は、上述のように、−のレジスタ から他のレジスタへの電荷の転送を達成するために、個別のゲート電極を設けな ければならないこと、及び電極４２ヘクロツク信号を供給しなければならないこ とである。

図４は、図２におけるレジスタ２０及び２２の４−４断面を示す。図４に示すよ うに、基板５０は埋設チャンネル５２を含む。基板５０は、例えばｐ型物質から 成り、埋設チャンネル５２はｎ型物質から成る。絶縁層５４が基板５０上に形成 されている。レジスタ２０中の電極５６及びレジスタ２２中の電極５８は、絶縁 層５４上に形成されている。電極５６及び５８は、例えばポリシリコンなどから 形成可能である。ｐ型バリヤインブラント６０が埋設チャンネル５２中に形成さ れており、これによって電極５８と協働する転送ゲート６２が得られる。このよ うな構成により、図３の従来素子に示したような転送ゲート電極を設ける必要は なくなる。図４に示した構成は、真正２位相ＣＣＤプロセスである。即ち、各位 相に対して、ポリシリコンの単一レベルのみが要求されるものである。図８に示 した電位プロフィール６４ｂは、レジスタ２０から２２へ電荷キャリアを転送す る作用を果たす。電位プロフィールは、電極５６への電圧がオフし、電極５８へ の電圧がオンした時に生成される。

電荷キャリアは、撮像領域１２中の垂直レジスタ１５から、転送ゲート６５（図 ４）及び転送ゲート６７．６８（図５）を介してレジスタ２０へ転送される。

ゲート６５．６５及び６８は、転送ゲート６２の同様の型を持つ。図４において 、ゲート６５中のバリヤインブラント６６及び電極５６は、ゲート６２中のイン ブラント６０及び電極５８と同様に機能する。図５において、インブラント６６ 及び６９は、インブラント６０及び５８と同様に、それぞれ電極５６及び５７と 協働する。転送ゲート６５．６７及び６８の構造により、これら各転送ゲートに 対する個別のゲート電極は不要となる。

本発明の真正２位相素子における二重水平レジスタシェームを実行可能とする構 造を図５に示す。φＶ２に対する電極及びφＨ２Ａに対する電極との間の電極を 延長することなく、最終垂直シフトレジスタクロック位相φｖ２は、φＨ２Ａに まで電気的に短縮される。これは、それらが同じレベルのゲート電極物質で形成 できるからである。また、レジスタ１５からレジスタ２０への転送効率悪化を引 き起こす電位ウェルまたはポケットが電極５６下方に形成されるのを防ぐため、 該電極５下方にインブラント６６を形成することが必要である。図５に示した他 の必須素子としてインブラント６９がある。インブラント６９は、レジスタ２０ 及び２２の水平読み出し中におけるレジスタ１５への「バックスピルＪ　（ｂａ Ｃｋ　５ｐｉｌｌ）を防止する作用を果たす。従って、もしインブラント６９が 存在しなければ、例えばφＨＩＡ（［極５６）がハイでφＨ２Ａ（［極５７）が ローの場合には、「パックスビル」が発生してしまう。

レジスタ２０からレジスタ２２へ電荷を転送するための手段の重要な特徴を図２ に示した。図２に示すように、レジスタ２０と２２との間の転送領域７０は、レ ジスタ２０中の近傍記憶領域７２よりも幅広く形成されている。もし転送領域７ ０の幅が記憶領域７２の幅よりも小さいか等しいならば、記憶領域７２と転送領 域７０との間に電位バリヤが存在することになる。このような電位バリヤは、３ 個の要因によって引き起こされる。そのうちの２個は、不図示のチャンネルスト ップの形成（ｄｅｆ　ｉｎ　ｉ　ｔ　１ｏｎ）に関係がある。チャンネルストッ プのための局部フィールド分離の成長中、ｒｂ　ｉ　ｒｄ’　ｓ　ｂｅａｋＪ及 びボロンが能動チャンネル領域に侵入（侵食）し、これによってその幅が効果的 に減少することになる。これらの要因が、第３の要因である電位バリヤを形成す るための静電効果と結合されることとなる。領域７０をより幅広く形成する結果 、電位バリヤが排除され、電荷キャリアの効率的転送が達成される。

本発明において、転送領域７０は、全ての他の記憶領域７２近傍に形成されてい る。図５は図２の５−５断面を示す。レジスタ２０と２２との間のチャンネルス トップ７６は、ｐ十領域７７と厚い絶縁層７８とによって形成される。チャンネ ルストップ７６は、各転送領域６２間に配置されている。

レジスタ２０及び２２への電荷キャリアの転送、及び２個のレジスタ間における 電荷キャリアの転送を図６−８に示す。図６には、電荷キャリアを撮像領域１２ からレジスタ２０へ、そしてレジスタ２０から２２へ、それぞれ転送するためセ ンサ１０に供給される信号のタイミングチャートを示す。図７及び８において、 電荷キャリアの転送が時ｎｔｌ−ｔ３の間に示されている。電位プロフィール６ ３ａ−６３Ｃが図５における時刻ｔｌ−ｔ３の間に断面に沿って生成され、また 電位プロフィール６４ｇ−６４ｃが図４における時刻ｔｌ−ｔ３の間に断面に沿 って生成される。

図６において、φＶ１及びφＶ２は撮像領域１２中の垂直ＣＣＤレジスタ１５へ のクロック信号を表し、φＨＩＡ、φＨＩＢ、及びφＨ２はレジスタ２０及び２ ２へのクロック信号を表す。時刻で１ではφＶ２はローであり、一方φＶ１、φ ＨＩＡ、φＨＩＢ、及びφＨ２ガハイとなる。時刻ｔ１において、電荷キャリア パケットＱ１は水平シフトレジスタ２０内のゲート電極５７下方で移動し、電荷 パケットＱ２はレジスタ２０内のゲート電極下方で移動する。時刻ｔ２において 、φＨＩＡ及びφＨ２がローとなり、電荷キャリアパケットＱ２が電極５８下方 で移動する。Ｑｌは電極５７下方で、チャンネルストップ７６によって閉止され る。時刻ｔ３において、φＨＩＡがハイとなり、電荷キャリアパケットＱ１はレ ジスタ２０内の電極ｄ５６下方で移動する。時刻ｔ３が経過すると、φＨＩＡ。

φＨＩＢ、φＨ２が図に示したように、電荷キャリアパケットＱ】及びＱ２をレ ジスタ２０及び２２から移動させるために循環する。留意しなければならない重 要事項は、この時間中におけるユニゾンにおいてφＨＩＡ及びφＨＩＢがクロッ クされること、及びインブラント６０によって生成された電位バリヤがレジスタ ２０と２２との間において電荷パケットＱ１及びＱ２の分離状態を保持するとい うことである。

ここで開示した水平レジスタの構成は、毎秒３０フレ一ム以上のデータ率で、信 号電荷の一完全ラインを平行読み出しするために使用可能である。イメージセン サ１０内における水平レジスタ間の個別転送ゲートを排除した結果、両レジスタ を作動させるには３個のクロックだけで済むことになる。本発明の原理は２個以 上の水平レジスタを有する素子に使用できることは、当業者にとって明らかであ る。

ＰＲＩＯＲＡＲＴ ＦＩＧ、　４ 要約書 国際調査報告 ＋１．６１．２．２１，１４．ユ１０１．ｈＨ−ｗａｌコ−ＣＴ／ＵＳ９１１０ １５８ｇ

Claims (16)

【特許請求の範囲】
1. １．半導体物質から成る基板を含む撮像領域（１２）であって、該領域（１２） は電荷キャリアを蓄積すると共に該電荷キャリアを前記領域（１２）から転送す るために前記物質中に配置された手段（１４、１５）を備えた撮像領域１２と； 前記領域１２近傍に側方接続関係で配置された少なくとも２個のシフトレジスタ （２０、２２）であって、シフトレジスタ（２０）の内の一は前記領域（１２） からの電荷キャリアを受け取るための一連の記憶領域を含むシフトレジスタと； 前記一のシフトレジスタ（２０）からの電荷キャリアの他のシフトレジスタ（２ ２）への転送を制御する手段（６２、７０）であって、該制御手段は全て以下の 前記記憶領域（７２）近傍に配置された転送領域（７０）を含み、各転送領域（ ７０）はその内部にバリヤインプラント（６０）を備えてなる手段と；前記一の シフトレジスタ（２０）からの電荷キャリアを他のシフトレジスタ（２２）へ転 送させるための手段（５８）；及び前記電荷キャリアをレジスタから出力回路へ 転送するためにシフトレジスタ（２０、２２）をクロックする手段（φＨ１Ａ， φＨ１Ｂ、φＨ２）を含むことを特徴とするイメージセンサ。
2. ２．クレーム１に記載のイメージセンサにおいて、前記転送領域（７０）は、前 記一のレジスタ内の各地の記憶領域（７２）近傍に配置されていることを特徴と する。
3. ３．クレーム１に記載のイメージセンサにおいて、前記レジスタ（２０、２２） はＣＣＤシフトレジスタであることを特徴とする。
4. ４．クレーム１に記載のイメージセンサにおいて、前記転送領域（７０）は、前 記記憶領域（７２）よりも幅広いことを特徴とする。
5. ５．クレーム１に記載のイメージセンサにおいて、前記シフトレジスタ（２０、 ２２）はユニゾンでクロックされ、これによって電荷キャリアをレジスタ（２０ 、２２）から出力回路へ転送することを特徴とする。
6. ６．クレーム１に記載のイメージセンサにおいて、電荷キャリアを蓄積及び転送 するための手段（１４、１５）は、光電変換素子（１４）のマトリックスを含む ことを特徴とする。
7. ７．クレーム６に記載のイメージセンサにおいて、電荷キャリアを蓄積及び転送 するための手段（１４、１５）は、ＣＣＤシフトレジスタのコラムを含み、各Ｃ ＣＤシフトレジスタは前記素子（１４）からの電荷キャリアを受信することを特 徴とする。
8. ８．クレーム１に記載のイメージセンサにおいて、前記バリヤインプラント（６ ０）は、ｎ型埋設チャンネル内に形成され、また前記インプラントはｐ型物質か ら成ることを特徴とする。
9. ９．クレーム１に記載のイメージセンサにおいて、前記転送手段（５８）は、他 のレジスタ（２２）内に電極（５８）を含むことを特徴とする。
10. １０．クレーム１に記載のイメージセンサにおいて、前記他のレジスタ（２２） 内の電極（５８）は、前記バリヤインプラント（６０）上に伸長していることを 特徴とする。
11. １１．電荷キャリアを蓄積すると共に領域（１２）から電荷キャリアを転送する ための手段（１４、１５）を内部に有し、半導体物質からなる基板を含む撮像領 域（１２）と； 前記領域近傍に側方向接続関係に配置された少なくとも２個のＣＣＤシフトレジ スタ（２０、２１）であって、第１シフトレジスタ（２０）は前記領域（１２） からの電荷キャリアを受け取るための一連の記憶領域（７２）を有し、第２シフ トレジスタ（２２）は前記第１シフトレジスタ（２０）内の各他の記憶領域（７ ２）からの電荷キャリアを受け取るＣＣＤシフトレジスタと；前記第１シフトレ ジスタ（２０）からの電荷キャリアの第２シフトレジスタ（２２）への転送を制 御する手段（６２、７０）であって、該手段は前記半導体物質内で各他の記憶領 域（７２）近傍に配置された転送領域（７０）を含み、各転送領域（７２）はそ の内部にバリヤインプラント（６０）を有している制御手段と； 前記第１シフトレジスタ（２０）からの電荷キャリアを第２シフトレジスタ（２ ２）へ転送させるための手段（５８）；及び電荷キャリアをレジスタ（２０、２ ２）から出力回路へ転送するために、レジスタ（２０、２２）をユニゾンでクロ ックするための手段（φＨ１Ａ，φＨ１Ｂ，ψＨ２）を含むことを特徴とするイ メージセンサ。
12. １２．クレーム１１に記載のイメージセンサにおいて、前記各転送領域（７０） は近接記憶領域（７２）よりも幅広いことを特徴とする。
13. １３．半導体物質から成る基板を含む撮像領域であって、該領域は電荷キャリア を該領域内に蓄積するための手段（１４）と電荷キャリアを領域（１２）から転 送するための垂直ＣＣＤ（１５）とを含む撮像領域と；前記垂直ＣＣＤ（１５） からの電荷キャリアを受け取る一連の記憶領域（７２）を有し、撮像領域近傍に 配置された第１水平ＣＣＤ（２０）；及び電荷キャリアの前記垂直ＣＣＤ（１５ ）から水平ＣＣＤ（２０）への転送を行う手段（６５、６７、６８）であって、 該制御手段は、垂直ＣＣＤ（１５）の内のいくつかの近傍に配置された単一転送 ゲート（６５）及び残りの各垂直ＣＣＤ（１５）の近傍に配置された一対の転送 ゲート（６７、６８）と、を含むことを特徴とする。
14. １４．クレーム１３に記載のイメージセンサにおいて、前記水平ＣＣＤは、前記 単一転送ゲート（６５）内及び前記一対の転送ゲートの各々内の転送ゲート（６ ７）の内の一において作用可能な第１電極組と、前記一対の転送ゲートの各々内 において他の転送ゲート内で作用可能な第２電極組（５７）と、を含むことを特 徴とする。
15. １５．クレーム１４に記載のイメージセンサにおいて、前記各転送ゲート（６５ 、６７、６８）は、それぞれに対応したバリヤインプラント（６６、６９）を有 することを特徴とする。
16. １６．クレーム１５に記載のイメージセンサにおいて、第２水平ＣＣＤ（２２） は前記水平ＣＣＤ（２０）近傍に配置されていることを特徴とする。