JP3037410B2 - イメージセンサ - Google Patents
イメージセンサInfo
- Publication number
- JP3037410B2 JP3037410B2 JP03501509A JP50150991A JP3037410B2 JP 3037410 B2 JP3037410 B2 JP 3037410B2 JP 03501509 A JP03501509 A JP 03501509A JP 50150991 A JP50150991 A JP 50150991A JP 3037410 B2 JP3037410 B2 JP 3037410B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- shift register
- image sensor
- register
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 本発明はイメージセンサ、特に、二重水平転送レジス
タを有するイメージセンサに関する。
タを有するイメージセンサに関する。
インターライン方式の固体検出イメージセンサは、通
常は光検出器の縦列と横列とで構成されたアレーを有す
る。いわゆる垂直シフトレジスタは光検出器の縦列に隣
り合うように配置され、光検出器に発生したキャリア
は、それぞれのフレーム時間の間に垂直シフトレジスタ
に転送される。検出された全イメージは、その後同時に
シフトダウンされ、一列同時に水平シフトレジスタに転
送される。水平シフトレジスタは、次のラインが転送さ
れてくるまでに、各ラインのキャリアを信号処理回路へ
供給する。
常は光検出器の縦列と横列とで構成されたアレーを有す
る。いわゆる垂直シフトレジスタは光検出器の縦列に隣
り合うように配置され、光検出器に発生したキャリア
は、それぞれのフレーム時間の間に垂直シフトレジスタ
に転送される。検出された全イメージは、その後同時に
シフトダウンされ、一列同時に水平シフトレジスタに転
送される。水平シフトレジスタは、次のラインが転送さ
れてくるまでに、各ラインのキャリアを信号処理回路へ
供給する。
上述したタイプのアレーでは、いかにしてキャリアを
光検出器から信号処理回路へ高速且つ効率的に転送する
かが問題となる。これは、USP4750042号に具体的に示さ
れるように、二重水平転送レジスタを配置することによ
って部分的に解決可能である。上記特許におけるイメー
ジセンサは、マトリクス状に配置された複数の受光エレ
メント、該マトリクスから受光エレメントに集められた
キャリアを転送する垂直CCD、及び転送ゲートを通して
受像位置に接続された２つの水平転送レジスタ、から構
成される。この２つの水平転送レジスタは、キャリアを
一のレジスタから他のレジスタへ転送できるように、ゲ
ート電極を介して互いに平行に接続されている。キャリ
アは、両レジスタに満たされた後、クロック信号により
出力回路へ転送される。このようなイメージセンサで
は、２つの水平レジスタの間に別のゲート電極を配置し
なければならないという欠点がある。この結果、個別の
クロック信号を各ゲート電極に供給する必要が生じるた
めに、デバイスの製造が複雑化すると共にその調整も困
難になってしまう。
光検出器から信号処理回路へ高速且つ効率的に転送する
かが問題となる。これは、USP4750042号に具体的に示さ
れるように、二重水平転送レジスタを配置することによ
って部分的に解決可能である。上記特許におけるイメー
ジセンサは、マトリクス状に配置された複数の受光エレ
メント、該マトリクスから受光エレメントに集められた
キャリアを転送する垂直CCD、及び転送ゲートを通して
受像位置に接続された２つの水平転送レジスタ、から構
成される。この２つの水平転送レジスタは、キャリアを
一のレジスタから他のレジスタへ転送できるように、ゲ
ート電極を介して互いに平行に接続されている。キャリ
アは、両レジスタに満たされた後、クロック信号により
出力回路へ転送される。このようなイメージセンサで
は、２つの水平レジスタの間に別のゲート電極を配置し
なければならないという欠点がある。この結果、個別の
クロック信号を各ゲート電極に供給する必要が生じるた
めに、デバイスの製造が複雑化すると共にその調整も困
難になってしまう。
本発明は、上記従来の課題に鑑みなされたものであ
り、改良されたイメージセンサの提供を目的とする。
り、改良されたイメージセンサの提供を目的とする。
本発明のイメージセンサは、半導体材料からなる基板
を含みキャリアを蓄積しこの領域からキャリアを転送す
るための手段を有するイメージ領域と、並んで隣り合っ
ている領域に配置され該領域からキャリアを受ける少な
くとも２つのレジスタと、 １つのレジスタから他のレジスタへのキャリアの転送を
調整するためにシフトレジスタ間の半導体材料中に形成
されたバリアインプラントを有する手段と、シフトレジ
スタから他のシフトレジスタへキャリアを転送させる手
段と、上記レジスタから出力回路へ上記キャリアパケッ
トを転送するために上記シフトレジスタにクロック信号
を与える手段と、からなる。
を含みキャリアを蓄積しこの領域からキャリアを転送す
るための手段を有するイメージ領域と、並んで隣り合っ
ている領域に配置され該領域からキャリアを受ける少な
くとも２つのレジスタと、 １つのレジスタから他のレジスタへのキャリアの転送を
調整するためにシフトレジスタ間の半導体材料中に形成
されたバリアインプラントを有する手段と、シフトレジ
スタから他のシフトレジスタへキャリアを転送させる手
段と、上記レジスタから出力回路へ上記キャリアパケッ
トを転送するために上記シフトレジスタにクロック信号
を与える手段と、からなる。
本発明における一実施例では、イメージセンサは、キ
ャリアを集積するための感光素子のマトリクスを有する
イメージ領域と、該イメージ領域からキャリアを転送す
るためのCCDの列と、を有する。キャリアは、出力回路
にキャリアを転送する２つの水平シフトレジスタに転送
される。２つの水平レジスタは、１つのレジスタのゲー
ト電極の接触部として形成されているゲート機構の手段
により２つのレジスタ間にキャリアのローが転送される
ように接続されている。
ャリアを集積するための感光素子のマトリクスを有する
イメージ領域と、該イメージ領域からキャリアを転送す
るためのCCDの列と、を有する。キャリアは、出力回路
にキャリアを転送する２つの水平シフトレジスタに転送
される。２つの水平レジスタは、１つのレジスタのゲー
ト電極の接触部として形成されているゲート機構の手段
により２つのレジスタ間にキャリアのローが転送される
ように接続されている。
従来技術にない本発明の他の利点として、イメージ領
域と水平シフトレジスタ間及び２つの水平シフトレジス
タ間へのゲート電極が不要になることがある。レジスタ
間のキャリアの転送は比較的広い転送領域と該転送領域
にバリアインプランを有する転送ゲート手段によってな
される。この広い転送領域は狭チャネル効果により生ず
るポテンシャル障壁を除去する機能を果たす。本発明は
他の方式と同様にインターライン方式でもフレーム転送
方式でも採用することができる。
域と水平シフトレジスタ間及び２つの水平シフトレジス
タ間へのゲート電極が不要になることがある。レジスタ
間のキャリアの転送は比較的広い転送領域と該転送領域
にバリアインプランを有する転送ゲート手段によってな
される。この広い転送領域は狭チャネル効果により生ず
るポテンシャル障壁を除去する機能を果たす。本発明は
他の方式と同様にインターライン方式でもフレーム転送
方式でも採用することができる。
本発明の実施例は添付した図面に詳細に表されてい
る。
る。
図１は本発明のイメージセンサの平面図である。
図２は水平シフトレジスタの部分の拡大平面図であ
る。
る。
図３は従来のデバイスの断面図である。
図４は図２における４−４断面図である。
図５は本発明の他の実施例の断面図である。
図６は水平シフトレジスタとレジスタにキャリアを転
送するためにイメージセンサに入力された信号のシーケ
ンスを示すタイミングチャートである。
送するためにイメージセンサに入力された信号のシーケ
ンスを示すタイミングチャートである。
図７はイメージ領域と水平シフトレジスタ間及びシフ
トレジスタ間のキャリアの転送の様子を示した模式図で
ある。
トレジスタ間のキャリアの転送の様子を示した模式図で
ある。
図１に本発明によって構成されるイメージセンサ10を
示す。イメージセンサ10は縦横に配列される感光エレメ
ント14を有するイメージ領域12を有している。お互い隣
り合うエレメント14の各コラムはエレメント14からのキ
ャリアを受けてイメージ領域12からキャリアを転送する
垂直シフトレジスタ15である。キャリアは領域12から水
平シフトレジスタ20、22へ転送される。シフトレジスタ
15、20、22はCCDである。以下に詳細に説明するよう
に、イメージ領域12からのキャリアはレジスタ20へ一列
が同時に転送される。キャリアの列は、他のキャリアの
列がレジスタ20へシフトされるように、レジスタ20から
レジスタ22へシフトされる。両方のレジスタ20と22が満
たされたとき、緩衝増幅器を介して図示しない出力回路
にシフトされる。
示す。イメージセンサ10は縦横に配列される感光エレメ
ント14を有するイメージ領域12を有している。お互い隣
り合うエレメント14の各コラムはエレメント14からのキ
ャリアを受けてイメージ領域12からキャリアを転送する
垂直シフトレジスタ15である。キャリアは領域12から水
平シフトレジスタ20、22へ転送される。シフトレジスタ
15、20、22はCCDである。以下に詳細に説明するよう
に、イメージ領域12からのキャリアはレジスタ20へ一列
が同時に転送される。キャリアの列は、他のキャリアの
列がレジスタ20へシフトされるように、レジスタ20から
レジスタ22へシフトされる。両方のレジスタ20と22が満
たされたとき、緩衝増幅器を介して図示しない出力回路
にシフトされる。
図３では、従来の構成によるシフトレジスタ間でのキ
ャリア転送が示されている。デバイス30は、図３に示す
ように、内部にＮ型の埋込チャネル34を有するＰ型の基
板32を有している。シリコン酸化絶縁層36は基板32の上
に形成されている。第１レジスタ39のCCDの電極38はデ
バイス30の一端に示されている。第２レジスタのCCDの
電極40はデバイス30の反対側の他端に示されている。電
極38と電極40間にはゲート電極42がある。第１レジスタ
のCCDから第２レジスタへのキャリアの転送において
は、電極38がオフになり、電極40と42がオンになる。キ
ャリアｅ−を転送する間に生ずるポテンシャルプロフィ
−ル45は図３のように示される。チャネルポテンシャル
φCHは矢印の方向に増加する。このタイプのデバイスの
不利な点は、上述したように、別の電極42と、あるレジ
スタから他のレジスタへキャリアの転送をなすための別
のゲート電極42へのクロック信号を備える必要があるこ
とである。
ャリア転送が示されている。デバイス30は、図３に示す
ように、内部にＮ型の埋込チャネル34を有するＰ型の基
板32を有している。シリコン酸化絶縁層36は基板32の上
に形成されている。第１レジスタ39のCCDの電極38はデ
バイス30の一端に示されている。第２レジスタのCCDの
電極40はデバイス30の反対側の他端に示されている。電
極38と電極40間にはゲート電極42がある。第１レジスタ
のCCDから第２レジスタへのキャリアの転送において
は、電極38がオフになり、電極40と42がオンになる。キ
ャリアｅ−を転送する間に生ずるポテンシャルプロフィ
−ル45は図３のように示される。チャネルポテンシャル
φCHは矢印の方向に増加する。このタイプのデバイスの
不利な点は、上述したように、別の電極42と、あるレジ
スタから他のレジスタへキャリアの転送をなすための別
のゲート電極42へのクロック信号を備える必要があるこ
とである。
図４にイメージセンサ10のレジスタ20と22間の断面図
を示す。図４に示されるように、基板50は埋込チャネル
52を有している。基板50は例えばＰ型材料、埋込チャネ
ル52はＮ型材料とすることができる。絶縁層54は基板50
の上に形成され、レジスタ20の電極56とレジスタ22の電
極58は絶縁層54の上に形成されている。電極56と58は例
えばポリシリコンで形成される。Ｐ型のバリアインプラ
ント60は、電極58とともに機能する転送ゲート62を形成
するために埋込チャネル52内に形成される。以上のよう
に構成すれば図３の従来のデバイスに示すような別の転
送ゲート電極が必要でなくなる。ポテンシャルプロフィ
ール64は図４にレジスタ20からレジスタ22へのキャリア
の転送として示される。ポテンシャルプロフィール64は
電極56への電圧がオフになり、電極58へのオンになった
ときに生ずる。図４に示される構成は、真性二相CCDプ
ロセスである。
を示す。図４に示されるように、基板50は埋込チャネル
52を有している。基板50は例えばＰ型材料、埋込チャネ
ル52はＮ型材料とすることができる。絶縁層54は基板50
の上に形成され、レジスタ20の電極56とレジスタ22の電
極58は絶縁層54の上に形成されている。電極56と58は例
えばポリシリコンで形成される。Ｐ型のバリアインプラ
ント60は、電極58とともに機能する転送ゲート62を形成
するために埋込チャネル52内に形成される。以上のよう
に構成すれば図３の従来のデバイスに示すような別の転
送ゲート電極が必要でなくなる。ポテンシャルプロフィ
ール64は図４にレジスタ20からレジスタ22へのキャリア
の転送として示される。ポテンシャルプロフィール64は
電極56への電圧がオフになり、電極58へのオンになった
ときに生ずる。図４に示される構成は、真性二相CCDプ
ロセスである。
キャリアは転送ゲート62と似たタイプの図２及び図７
に示すような転送ゲート65を介して垂直レジスタ15から
レジスタ20へ転送される。バリアインプラント66と電極
56はインプラント60と電極58と同じように機能する。こ
のように構成した結果として、転送ゲートとしてのゲー
ト電極は必要ない。図２に示されるように、レジスタ15
はレジスタ20に隣り合う延長された蓄積領域80を有して
いる。蓄積領域80は図示しない幅広の母線を収容するた
めに延長されている。蓄積領域からキャリアの効果的な
転送をするために、テーパ状のバリアインプラント82が
電界中にキャリアのフィールドドリフトを生じさせる結
果となっている。
に示すような転送ゲート65を介して垂直レジスタ15から
レジスタ20へ転送される。バリアインプラント66と電極
56はインプラント60と電極58と同じように機能する。こ
のように構成した結果として、転送ゲートとしてのゲー
ト電極は必要ない。図２に示されるように、レジスタ15
はレジスタ20に隣り合う延長された蓄積領域80を有して
いる。蓄積領域80は図示しない幅広の母線を収容するた
めに延長されている。蓄積領域からキャリアの効果的な
転送をするために、テーパ状のバリアインプラント82が
電界中にキャリアのフィールドドリフトを生じさせる結
果となっている。
フィールドドリフトは、長いゲート電極を有するデバ
イスによく採用される熱拡散方式よりもより速い転送方
式である。各レジスタ20、22のキャリア容量は垂直レジ
スタの２倍であり、望むべくは２×１のキャリア集約単
位が可能である。垂直レジスタにおける蓄積領域のキャ
リア容量は例えば、5000e−である。
イスによく採用される熱拡散方式よりもより速い転送方
式である。各レジスタ20、22のキャリア容量は垂直レジ
スタの２倍であり、望むべくは２×１のキャリア集約単
位が可能である。垂直レジスタにおける蓄積領域のキャ
リア容量は例えば、5000e−である。
レジスタ20からレジスタ22へのキャリアの転送の上述
した手段の重要な特徴は、図２に示されている。この図
に示されるように、レジスタ20とレジスタ22の間の転送
領域70は、レジスタ20における隣接する蓄積領域72より
も広いことである。もし、転送領域70の蓄積領域72より
も狭い場合、ポテンシャル障壁は蓄積領域72と転送領域
70の間に存在することになる。このようなポテンシャル
障壁は３つの要因により引き起こされる。そのうちの２
つの要因は図示しないチャネルストップの構成と関連が
ある。チャネルストップのローカルフィ−ルドの分離の
成長の間、バードピークとホウ素が正キャリア領域にま
で侵入する。そのためにその幅が有効に減少する。この
ような要因は、３番目の要因つまり、ポテンシャル障壁
を形成する静電効果につながる。領域70を広くする結果
として、ポテンシャル障壁が除去され、キャリアの効果
的な転送が可能となる。
した手段の重要な特徴は、図２に示されている。この図
に示されるように、レジスタ20とレジスタ22の間の転送
領域70は、レジスタ20における隣接する蓄積領域72より
も広いことである。もし、転送領域70の蓄積領域72より
も狭い場合、ポテンシャル障壁は蓄積領域72と転送領域
70の間に存在することになる。このようなポテンシャル
障壁は３つの要因により引き起こされる。そのうちの２
つの要因は図示しないチャネルストップの構成と関連が
ある。チャネルストップのローカルフィ−ルドの分離の
成長の間、バードピークとホウ素が正キャリア領域にま
で侵入する。そのためにその幅が有効に減少する。この
ような要因は、３番目の要因つまり、ポテンシャル障壁
を形成する静電効果につながる。領域70を広くする結果
として、ポテンシャル障壁が除去され、キャリアの効果
的な転送が可能となる。
図５には、概ね図４と似通った構成が示されている。
ただし、真性二相プロセスではなく、擬似二相プロセス
が示されている。図５に示される具体例では、埋込チャ
ネル52′がＰ型基板50′中に形成され、図示しないが２
つの並列しているレジスタの電極56′、58′は層54′上
に形成されている。転送ゲート62′は、電極56′、58′
間に別のポリシリコン層59と埋込チャネル52′に配設さ
れるＰ型バリアインプラント60′によって形成されてい
る。インプラント60′は層59の下に位置している。電極
58と層59は結線63という手段により電気的に繋がってい
る。ポテンシャルプロフィール64′は、図５に示すよう
に、電極56′がオフになり、電極58′がオンになったと
きに生ずる。
ただし、真性二相プロセスではなく、擬似二相プロセス
が示されている。図５に示される具体例では、埋込チャ
ネル52′がＰ型基板50′中に形成され、図示しないが２
つの並列しているレジスタの電極56′、58′は層54′上
に形成されている。転送ゲート62′は、電極56′、58′
間に別のポリシリコン層59と埋込チャネル52′に配設さ
れるＰ型バリアインプラント60′によって形成されてい
る。インプラント60′は層59の下に位置している。電極
58と層59は結線63という手段により電気的に繋がってい
る。ポテンシャルプロフィール64′は、図５に示すよう
に、電極56′がオフになり、電極58′がオンになったと
きに生ずる。
レジスタ20、22へのそして２つのレジスタ間のキャリ
アの転送は、図６と図７に示されている。図６ではイメ
ージ領域12からレジスタ20へのキャリアの転送がセンサ
10へ入力される信号のタイミングチャートとして表され
ている。図７では、t1からt4のキャリアの転送の様子が
示されている。図６ではφV1とφV2はイメージ領域12に
おける垂直CCDレジスタ15へのクロック信号を表してい
る。このようにt1ではφV1とφV2は低く、φV2とφH1A
とφHIBは高くなっている。キャリアパケットQ1は垂直
シフトレジスタ15のゲート電極57下まで移動する。t2に
おいては、φV2は低くなり、キャリアパケットQ1はレジ
スタ20の電極56下まで移動する。t3ではφV2は高くな
り、φH1Aは低くなり、キャリアパケットはレジスタ22
の電極58下に移動する。そして、新たなキャリアパケッ
トQ2は電極57下に移動する。t4ではφV2は低くなり、キ
ャリアパケットQ2は、電極56下へ移動する。t4の後には
φH1A、φH1B、φH2は上記のようにレジスタ20と22から
のキャリアパケットの移動に伴い反復する。φH1A、φH
1Bがこの間一致して出力波形を示し、インプラント60に
よって生じたポテンシャル障壁が別々のキャリアパケッ
トQ1,Q2を維持することは特筆に値する。
アの転送は、図６と図７に示されている。図６ではイメ
ージ領域12からレジスタ20へのキャリアの転送がセンサ
10へ入力される信号のタイミングチャートとして表され
ている。図７では、t1からt4のキャリアの転送の様子が
示されている。図６ではφV1とφV2はイメージ領域12に
おける垂直CCDレジスタ15へのクロック信号を表してい
る。このようにt1ではφV1とφV2は低く、φV2とφH1A
とφHIBは高くなっている。キャリアパケットQ1は垂直
シフトレジスタ15のゲート電極57下まで移動する。t2に
おいては、φV2は低くなり、キャリアパケットQ1はレジ
スタ20の電極56下まで移動する。t3ではφV2は高くな
り、φH1Aは低くなり、キャリアパケットはレジスタ22
の電極58下に移動する。そして、新たなキャリアパケッ
トQ2は電極57下に移動する。t4ではφV2は低くなり、キ
ャリアパケットQ2は、電極56下へ移動する。t4の後には
φH1A、φH1B、φH2は上記のようにレジスタ20と22から
のキャリアパケットの移動に伴い反復する。φH1A、φH
1Bがこの間一致して出力波形を示し、インプラント60に
よって生じたポテンシャル障壁が別々のキャリアパケッ
トQ1,Q2を維持することは特筆に値する。
以上のような水平レジスタの構成は毎秒30フレームを
はるかに越えたデータ転送速度で、２つの完全な信号キ
ャリアのラインの並行した読出しが可能となる。それぞ
れの水平レジスタはイメージ領域からのフルラインの情
報を維持するための十分な画素を有しているので、希望
するならば、シングルチャンネルの読出しモードも可能
である。イメージ領域の水平レジスタ間に別の転送ゲー
トを除去することができるので、両方のレジスタを操作
するには３つのクロック信号のみが必要になる。本発明
の原理は、２つの水平レジスタ以上のデバイスで使用で
きることはいうまでもない。
はるかに越えたデータ転送速度で、２つの完全な信号キ
ャリアのラインの並行した読出しが可能となる。それぞ
れの水平レジスタはイメージ領域からのフルラインの情
報を維持するための十分な画素を有しているので、希望
するならば、シングルチャンネルの読出しモードも可能
である。イメージ領域の水平レジスタ間に別の転送ゲー
トを除去することができるので、両方のレジスタを操作
するには３つのクロック信号のみが必要になる。本発明
の原理は、２つの水平レジスタ以上のデバイスで使用で
きることはいうまでもない。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−9153（ＪＰ，Ａ) 特開 平２−58271（ＪＰ，Ａ) 特開 平４−208538（ＪＰ，Ａ) 特開 平２−172278（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/148 H04N 5/335
Claims (7)
- 【請求項１】キャリアを蓄積する手段（14）と、このキ
ャリアを転送する垂直シフトレジスタ（15）とを有する
イメージ領域（12）と、 このイメージ領域（12）からキャリアを受けて出力回路
へ転送する少なくとも二つの水平シフトレジスタ（20,2
2）と、 隣接する二つの水平シフトレジスタ（20,22）間におい
て、第一の水平シフトレジスタ（20）の備えるキャリア
の蓄積領域（72）に隣接して形成される転送領域（70）
と、 隣接する前記二つの水平レジスタ（20,22）間におい
て、前記転送領域（70）の第二の水平シフトレジスタ
（22）との間に形成されるバリアインプラント（60,6
0′）と、 第一の水平シフトレジスタ（20）から前記転送領域（7
0）上に張り出す電極（56）と、 第二の水平シフトレジスタ（22）から前記バリアインプ
ラント（60）上に張り出す電極（58）、あるいは前記バ
リアインプラント（60′）上に形成され第二の水平シフ
トレジスタ（22）の電極（58′）に電気的に接続された
別の電極（59）と、 を含み、 前記転送領域（70）は、前記垂直シフトレジスタ（15）
の延長方向に沿って設けられ、この転送領域（70）の水
平方向の幅は、前記蓄積領域（72）の水平方向の幅より
大きいことを特徴とするイメージセンサ。 - 【請求項２】前記水平シフトレジスタ（20,22）におけ
るキャリアの出力回路への転送の際に、 前記第一の水平シフトレジスタ（20）から前記転送領域
（70）上に張り出す電極（56）のクロック信号（ΦH1
A）と、 前記第二の水平シフトレジスタ（22）から前記バリアイ
ンプラント（60）上に張り出して前記電極（56）に隣接
する電極（58）のクロック信号（ΦH1B）、あるいは前
記バリアインプラント（60′）上に形成され第二の水平
シフトレジスタ（22）の電極（58′）に電気的に接続さ
れて前記電極（56）に隣接する別の電極（59）のクロッ
ク信号（ΦH1B）と、 を一致させることを特徴とする請求項１に記載のイメー
ジセンサ。 - 【請求項３】キャリアを蓄積する手段（14）は縦横に配
列される感光エレメント（14）を有することを特徴とす
る請求項１に記載のイメージセンサ。 - 【請求項４】前記垂直シフトレジスタ（15）がCCDシフ
トレジスタであることを特徴とする請求項１に記載のイ
メージセンサ。 - 【請求項５】前記水平シフトレジスタ（20,22）がCCDシ
フトレジスタであることを特徴とする請求項１に記載の
イメージセンサ。 - 【請求項６】前記バリアインプラント（60,60′）はＰ
型材料であることを特徴とする請求項１に記載のイメー
ジセンサ。 - 【請求項７】さらに、イメージ領域（12）と水平シフト
レジスタ（20）の蓄積領域（72）との間にバリアインプ
ラント（66）を有することを特徴とする請求項１に記載
のイメージセンサ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US442,749 | 1989-11-29 | ||
| PCT/US1990/006818 WO1991008589A1 (en) | 1989-11-29 | 1990-11-28 | Image sensor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3037410B2 true JP3037410B2 (ja) | 2000-04-24 |
Family
ID=22221173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03501509A Expired - Lifetime JP3037410B2 (ja) | 1989-11-29 | 1990-11-28 | イメージセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3037410B2 (ja) |
-
1990
- 1990-11-28 JP JP03501509A patent/JP3037410B2/ja not_active Expired - Lifetime
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4949183A (en) | Image sensor having multiple horizontal shift registers | |
| JP3249819B2 (ja) | イメージセンサ | |
| US5040071A (en) | Image sensor having multiple horizontal shift registers | |
| GB2069759A (en) | Anti-blooming in solid-state pick-up cameras | |
| US20060072026A1 (en) | Solid-state image pickup device and method for driving the same | |
| EP0663763B1 (en) | CCD image sensor having reduced photodiode-to-photodiode crosstalk | |
| EP0453530B1 (en) | Solid-state image sensor | |
| JP3037410B2 (ja) | イメージセンサ | |
| EP0513683B1 (en) | CCD image sensing device | |
| US5060038A (en) | Charge sweep solid-state image sensor | |
| JPH0113676B2 (ja) | ||
| JPH04315473A (ja) | 固体撮像素子 | |
| EP0273831A2 (en) | Multipacket charge transfer image sensor and method | |
| JP3397151B2 (ja) | 固体撮像素子の駆動方法 | |
| US7943968B1 (en) | Charge transfer semiconductor device and manufacturing method thereof | |
| JP3631000B2 (ja) | 固体撮像素子の駆動方法 | |
| JP3185939B2 (ja) | 固体撮像装置 | |
| JPH07162754A (ja) | 固体撮像装置 | |
| JP2689086B2 (ja) | 固体撮像素子 | |
| CA1129080A (en) | Time delay and integration imager | |
| JP4075988B2 (ja) | 電荷転送装置及び固体撮像装置 | |
| JPS63234677A (ja) | 電荷結合素子の駆動方法 | |
| JPH0433143B2 (ja) | ||
| JPH01308072A (ja) | 固体撮像装置 | |
| JPH07112058B2 (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 11 |