JPH07112058B2 - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPH07112058B2 JPH07112058B2 JP63231701A JP23170188A JPH07112058B2 JP H07112058 B2 JPH07112058 B2 JP H07112058B2 JP 63231701 A JP63231701 A JP 63231701A JP 23170188 A JP23170188 A JP 23170188A JP H07112058 B2 JPH07112058 B2 JP H07112058B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- shift register
- channel width
- signal
- charge transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は固体撮像素子の構造に関し、特にフレームイン
ターライントランスファ型固体撮像素子の様な信号電荷
の転送方向に対して広いチャンネル巾が絞り込まれた狭
いチャンネル巾の電荷転送レジスタを有する固体撮像素
子の電荷転送レジスタの絞り込み部の構造に関する。
ターライントランスファ型固体撮像素子の様な信号電荷
の転送方向に対して広いチャンネル巾が絞り込まれた狭
いチャンネル巾の電荷転送レジスタを有する固体撮像素
子の電荷転送レジスタの絞り込み部の構造に関する。
従来この種の一例である信号電荷の転送方向に対してチ
ャンネル巾が広い部分から狭い部分へ絞り込まれた電荷
転送レジスタを有するフレームインタートランスファ型
固体撮像素子構造概念図を第２図に、垂直シフトレジス
タ２と蓄積レジスタ３及び蓄積レジスタ３と水平シフト
レジスタ４間の信号電荷の転送方向に対してチャンネル
巾が広い部分から狭い部分へ絞り込まれた電荷転送レジ
スタの絞り込み部を示す一平面図及び転送時の電位プロ
ファイル図を第３図に示す。
ャンネル巾が広い部分から狭い部分へ絞り込まれた電荷
転送レジスタを有するフレームインタートランスファ型
固体撮像素子構造概念図を第２図に、垂直シフトレジス
タ２と蓄積レジスタ３及び蓄積レジスタ３と水平シフト
レジスタ４間の信号電荷の転送方向に対してチャンネル
巾が広い部分から狭い部分へ絞り込まれた電荷転送レジ
スタの絞り込み部を示す一平面図及び転送時の電位プロ
ファイル図を第３図に示す。
第２図より、複数個のフォトセンサ１が複数列に形成さ
れ、そのフォトセンサ１の各縦配列と近接平行して垂直
シフトレジスタ２がそれぞれ形成され、その延長線上に
垂直シフトレジスタ２と同等の構造を有し、素子面積を
縮小させるため垂直シフトレジスタ２のチャンネル巾を
広げチャンネル長を短くした構造の蓄積レジスタ３がそ
れぞれ形成され、その蓄積レジスタ３の各一端に水平シ
フトレジスタ４が形成され、その一端には信号出力部５
が形成されている。また、垂直シフトレジスタ２の蓄積
レジスタ３と反対側には不要な信号電荷を除去する為の
掃き出しドレイン６が形成されている。
れ、そのフォトセンサ１の各縦配列と近接平行して垂直
シフトレジスタ２がそれぞれ形成され、その延長線上に
垂直シフトレジスタ２と同等の構造を有し、素子面積を
縮小させるため垂直シフトレジスタ２のチャンネル巾を
広げチャンネル長を短くした構造の蓄積レジスタ３がそ
れぞれ形成され、その蓄積レジスタ３の各一端に水平シ
フトレジスタ４が形成され、その一端には信号出力部５
が形成されている。また、垂直シフトレジスタ２の蓄積
レジスタ３と反対側には不要な信号電荷を除去する為の
掃き出しドレイン６が形成されている。
フォトセンサ１に入射した光の光量に応じて信号電荷が
フォトセンサ１に形成される。フォトセンサ１に形成さ
れた全電荷パターンは垂直ブランキング期間内に垂直シ
フトレジスタ２に読み出された後、高速動作で蓄積レジ
スタ３にいっせいに転送される。その後、第３図８
（ａ）に示した様な信号電荷の転送方向に対してチャン
ネル巾が広い部分Ａから狭い部分Ｂへ絞り込まれた絞り
込み部を介して行単位で一水平走査線毎に水平シフトレ
ジスタ３に並列転送され信号出力部５より順次ビデオ信
号として出力される。
フォトセンサ１に形成される。フォトセンサ１に形成さ
れた全電荷パターンは垂直ブランキング期間内に垂直シ
フトレジスタ２に読み出された後、高速動作で蓄積レジ
スタ３にいっせいに転送される。その後、第３図８
（ａ）に示した様な信号電荷の転送方向に対してチャン
ネル巾が広い部分Ａから狭い部分Ｂへ絞り込まれた絞り
込み部を介して行単位で一水平走査線毎に水平シフトレ
ジスタ３に並列転送され信号出力部５より順次ビデオ信
号として出力される。
また電子シャッタ動作の場合には、それまでフォトセン
サ１に蓄積されていた不要な映像信号の信号電荷は水平
ブランキング期間或は垂直ブランキング期間内に垂直シ
フトレジスタ２に読み出され垂直ブランキング期間内に
高速動作で第３図（ａ）に示した様な信号電荷の転送方
向に対してチャンネル巾が広い部分Ａから狭い部分Ｂへ
絞り込まれた絞り込み部を介して、反転転送され、垂直
シフトレジスタ２の蓄積レジスタ３と反対側に設けられ
た掃き出しドレイン６に除去された後、フォトセンサ１
より映像信号の信号電荷が垂直シフトレジスタ２に読み
出され、以下前述と同様の動作により順次信号出力部５
よりビデオ信号として出力される。
サ１に蓄積されていた不要な映像信号の信号電荷は水平
ブランキング期間或は垂直ブランキング期間内に垂直シ
フトレジスタ２に読み出され垂直ブランキング期間内に
高速動作で第３図（ａ）に示した様な信号電荷の転送方
向に対してチャンネル巾が広い部分Ａから狭い部分Ｂへ
絞り込まれた絞り込み部を介して、反転転送され、垂直
シフトレジスタ２の蓄積レジスタ３と反対側に設けられ
た掃き出しドレイン６に除去された後、フォトセンサ１
より映像信号の信号電荷が垂直シフトレジスタ２に読み
出され、以下前述と同様の動作により順次信号出力部５
よりビデオ信号として出力される。
上述した従来の固体撮像素子は蓄積レジスタ３が素子面
積を縮小させる為垂直シフトレジスタ２のチャンネル巾
を広げチャンネル長を短くした構造となっている為、第
３図（ａ）に示した様に、垂直シフトレジスタ２と蓄積
レジスタ３間及び蓄積レジスタ３と水平シフトレジスタ
４間のつなぎ部のチャンネル巾が電荷の転送方向に対し
て大きく絞り込まれた構造となっているので、第４図に
示した様なチャンネル巾に依存して電位ポテンシャルが
浅くなる狭チャンネル効果の為、第３図（ｂ）の電位ポ
テンシャル図から明らかな様にチャンネル巾の広い所か
ら狭い所へ電荷を転送する場合、たとえばチャンネル巾
７μから３μまで絞り込まれているとすると絞り込み部
７での電位ポテンシャル障壁Δφは約1.1Vに達し、又、
この電位ポテンシャル障壁Δφは前記チャンネル巾の絞
り込みが大きい程増大する為、絞り込み部７で生ずる電
位ポテンシャル障壁Δφの為に信号電荷の取り残しが生
じ転送効率の劣化を招くという欠点があった。
積を縮小させる為垂直シフトレジスタ２のチャンネル巾
を広げチャンネル長を短くした構造となっている為、第
３図（ａ）に示した様に、垂直シフトレジスタ２と蓄積
レジスタ３間及び蓄積レジスタ３と水平シフトレジスタ
４間のつなぎ部のチャンネル巾が電荷の転送方向に対し
て大きく絞り込まれた構造となっているので、第４図に
示した様なチャンネル巾に依存して電位ポテンシャルが
浅くなる狭チャンネル効果の為、第３図（ｂ）の電位ポ
テンシャル図から明らかな様にチャンネル巾の広い所か
ら狭い所へ電荷を転送する場合、たとえばチャンネル巾
７μから３μまで絞り込まれているとすると絞り込み部
７での電位ポテンシャル障壁Δφは約1.1Vに達し、又、
この電位ポテンシャル障壁Δφは前記チャンネル巾の絞
り込みが大きい程増大する為、絞り込み部７で生ずる電
位ポテンシャル障壁Δφの為に信号電荷の取り残しが生
じ転送効率の劣化を招くという欠点があった。
また、電子シャッタ動作の場合には、上述した信号電荷
の転送効率の劣化により、不要電荷の一部が垂直シフト
レジスタ２内に取り残される為取り残し電荷による偽信
号が再生映像に生じるという欠点もあった。
の転送効率の劣化により、不要電荷の一部が垂直シフト
レジスタ２内に取り残される為取り残し電荷による偽信
号が再生映像に生じるという欠点もあった。
本発明の固体撮像素子は、入射光量に応じて信号電荷を
蓄積する複数個のフォトセンサと、フォトセンサから読
み出された信号電荷を転送する垂直シフトレジスタと、
垂直シフトレジスタから高速で転送されてくる信号電荷
を一時蓄積する蓄積レジスタと、垂直シフトレジスタと
蓄積レジスタ、蓄積レジスタと水平シフトレジスタ間の
信号電荷の転送方向に対して、チャンネル巾の広い部分
から狭い部分への絞り込みを段階状に多段階に分けて少
しずつ絞り込んだ構造となっている絞り込み部と、行単
位で一水平走査線毎に前記蓄積レジスタより転送されて
くる信号電荷を順次信号出力部に転送する水平シフトレ
ジスタと信号出力部を有する。
蓄積する複数個のフォトセンサと、フォトセンサから読
み出された信号電荷を転送する垂直シフトレジスタと、
垂直シフトレジスタから高速で転送されてくる信号電荷
を一時蓄積する蓄積レジスタと、垂直シフトレジスタと
蓄積レジスタ、蓄積レジスタと水平シフトレジスタ間の
信号電荷の転送方向に対して、チャンネル巾の広い部分
から狭い部分への絞り込みを段階状に多段階に分けて少
しずつ絞り込んだ構造となっている絞り込み部と、行単
位で一水平走査線毎に前記蓄積レジスタより転送されて
くる信号電荷を順次信号出力部に転送する水平シフトレ
ジスタと信号出力部を有する。
次に本発明の実施例を図を参照して説明する。第１図は
本発明の一実施例を示す図であり、第１図（ａ）は電荷
の転送方向に対してチャンネル巾が広い部分から狭い部
分へ絞り込まれた電荷転送レジスタの絞り込み部を示す
一平面図であり図中Ａはチャンネル巾の広い部分、Ｂは
チャンネル巾の狭い部分、Ｃは電荷の転送方向、φV1〜
φV4は各多結晶ポリシリコンゲート電極である。また第
１図（ｂ）は電荷転送時の電位プロフィル図を示す。
本発明の一実施例を示す図であり、第１図（ａ）は電荷
の転送方向に対してチャンネル巾が広い部分から狭い部
分へ絞り込まれた電荷転送レジスタの絞り込み部を示す
一平面図であり図中Ａはチャンネル巾の広い部分、Ｂは
チャンネル巾の狭い部分、Ｃは電荷の転送方向、φV1〜
φV4は各多結晶ポリシリコンゲート電極である。また第
１図（ｂ）は電荷転送時の電位プロフィル図を示す。
フォトセンサ１から読み出された信号電荷は垂直シフト
レジスタ２、蓄積レジスタ３を介して第１図（ａ）に示
した様な信号電荷の転送方向に対してチャンネル巾が広
い部分Ａから狭い部分Ｂへ絞り込まれた絞り込み部を介
して水平シフトレジスタ４に一水平走査線毎に順次転送
されるが、本実施例では絞り込み部７は段階状に少しず
つ多段階に絞り込まれている為、第１図（ｂ）から明ら
かな様に信号電荷転送時に絞り込み部７での電位ポテン
シャル障壁Δφを大幅に減少させることが出来る。たと
えば、チャンネル巾が７μから３μまで片側0.1μずつ2
0段にわたり絞り込まれているとすると、その時の電位
ポテンシャル障壁Δφは約0.1Vとなり、隣接する電極か
らのフリンジ電界による電位ポテンシャル障壁Δφの電
位引下げ効果とも相まって、信号電荷の絞り込み部での
転送効率の劣化を著しく抑圧することが出来る。
レジスタ２、蓄積レジスタ３を介して第１図（ａ）に示
した様な信号電荷の転送方向に対してチャンネル巾が広
い部分Ａから狭い部分Ｂへ絞り込まれた絞り込み部を介
して水平シフトレジスタ４に一水平走査線毎に順次転送
されるが、本実施例では絞り込み部７は段階状に少しず
つ多段階に絞り込まれている為、第１図（ｂ）から明ら
かな様に信号電荷転送時に絞り込み部７での電位ポテン
シャル障壁Δφを大幅に減少させることが出来る。たと
えば、チャンネル巾が７μから３μまで片側0.1μずつ2
0段にわたり絞り込まれているとすると、その時の電位
ポテンシャル障壁Δφは約0.1Vとなり、隣接する電極か
らのフリンジ電界による電位ポテンシャル障壁Δφの電
位引下げ効果とも相まって、信号電荷の絞り込み部での
転送効率の劣化を著しく抑圧することが出来る。
また、電子シャッタ動作時には、フォトセンサ１から読
み出された不要な信号電荷は、蓄積レジスタ３から垂直
シフトレジスタ２へ第１図（ａ）に示した様な電荷の転
送方向に対してチャンネル巾が広い部分Ａから狭い部分
Ｂへ絞り込まれた絞り込み部を介して垂直シフトレジス
タ２の蓄積レジスタ３と反対側に設けられた掃き出しド
レイン６に除去されるが、上述と同様の効果により、不
要な信号電荷の絞り込み部での転送効率の劣化を著しく
抑圧することが出来る。
み出された不要な信号電荷は、蓄積レジスタ３から垂直
シフトレジスタ２へ第１図（ａ）に示した様な電荷の転
送方向に対してチャンネル巾が広い部分Ａから狭い部分
Ｂへ絞り込まれた絞り込み部を介して垂直シフトレジス
タ２の蓄積レジスタ３と反対側に設けられた掃き出しド
レイン６に除去されるが、上述と同様の効果により、不
要な信号電荷の絞り込み部での転送効率の劣化を著しく
抑圧することが出来る。
以上説明したように本発明は、信号電荷の転送方向に対
して、チャンネル巾の広い部分から狭い部分への絞り込
みを段階状に多段階に分けて少しずつ絞り込んだ構造に
することによりチャンネル巾が絞り込まれたことにより
生じる電位ポテンシャル障壁Δφを大幅に減少させ且
つ、隣接する電極からのフリンジ電界による電位ポテン
シャル障壁Δφの電位引下げ効果とも相まって、信号電
荷の絞り込み部での転送効率の劣化を著しく抑圧するこ
とが出来るという効果がある。
して、チャンネル巾の広い部分から狭い部分への絞り込
みを段階状に多段階に分けて少しずつ絞り込んだ構造に
することによりチャンネル巾が絞り込まれたことにより
生じる電位ポテンシャル障壁Δφを大幅に減少させ且
つ、隣接する電極からのフリンジ電界による電位ポテン
シャル障壁Δφの電位引下げ効果とも相まって、信号電
荷の絞り込み部での転送効率の劣化を著しく抑圧するこ
とが出来るという効果がある。
第１図は本発明の一実施例を示す図であり、第１図
（ａ）は信号電荷の転送方向に対してチャンネル巾が広
い部分から狭い部分へ絞り込まれた電荷転送レジスタの
絞り込み部を示す一平面、第１図（ｂ）は電荷転送時の
電位プロファイルを示す図である。 第２図は従来例の一つである信号電荷の転送方向に対し
てチャンネル巾が広い部分から狭い部分へ絞り込まれた
電荷転送レジスタを有するフレームインターライントラ
ンスファ型固体撮像素子の構造概念図である。 第３図は従来例を示す図であり、第３図（ａ）は従来例
の一つである信号電荷の転送方向に対してチャンネル巾
が広い部分から狭い部分へ絞り込まれた電荷転送レジス
タの絞り込み部を示す一平面図、第３図（ｂ）は電荷転
送時の電位プロファイルを示す図である。 第４図は第１図及び第３図の各多結晶ポリシリコンゲー
トに印加されるクロックパルスのハイレベルVHとローレ
ベルVLのときの電位ポテンシャルφのチャンネル巾Ｗ依
存性を示した図である。 １……フォトセンサ、２……垂直シフトレジスタ、３…
…蓄積レジスタ、４……水平シフトレジスタ、５……信
号出力部、６……掃き出しドレイン、７……チャンネル
巾の絞り込み部、Ａ……チャンネル巾の広い部分、Ｂ…
…チャンネル巾の狭い部分、Ｃ……信号電荷の転送方
向、φV1〜V4……多結晶ポリシリコンゲート電極。
（ａ）は信号電荷の転送方向に対してチャンネル巾が広
い部分から狭い部分へ絞り込まれた電荷転送レジスタの
絞り込み部を示す一平面、第１図（ｂ）は電荷転送時の
電位プロファイルを示す図である。 第２図は従来例の一つである信号電荷の転送方向に対し
てチャンネル巾が広い部分から狭い部分へ絞り込まれた
電荷転送レジスタを有するフレームインターライントラ
ンスファ型固体撮像素子の構造概念図である。 第３図は従来例を示す図であり、第３図（ａ）は従来例
の一つである信号電荷の転送方向に対してチャンネル巾
が広い部分から狭い部分へ絞り込まれた電荷転送レジス
タの絞り込み部を示す一平面図、第３図（ｂ）は電荷転
送時の電位プロファイルを示す図である。 第４図は第１図及び第３図の各多結晶ポリシリコンゲー
トに印加されるクロックパルスのハイレベルVHとローレ
ベルVLのときの電位ポテンシャルφのチャンネル巾Ｗ依
存性を示した図である。 １……フォトセンサ、２……垂直シフトレジスタ、３…
…蓄積レジスタ、４……水平シフトレジスタ、５……信
号出力部、６……掃き出しドレイン、７……チャンネル
巾の絞り込み部、Ａ……チャンネル巾の広い部分、Ｂ…
…チャンネル巾の狭い部分、Ｃ……信号電荷の転送方
向、φV1〜V4……多結晶ポリシリコンゲート電極。
Claims (1)
- 【請求項１】入射光量に応じて信号電荷を蓄積する複数
個のフォトセンサと、フォトセンサから読み出された信
号電荷を転送する垂直シフトレジスタと、垂直シフトレ
ジスタから転送されてくる信号電荷を一時蓄積する蓄積
レジスタと、行単位で一水平走査線毎に前記蓄積レジス
タより転送されてくる信号電荷を順次信号出力部に転送
する水平シフトレジスタと、信号出力部とを有する固体
撮像装置において、前記蓄積レジスタと前記水平シフト
レジスタとを接続する電荷転送レジスタを有し、前記電
荷転送レジスタは前記蓄積レジスタから前記水平シフト
レジスタの方向に向かってそのチャネル幅が減少する複
数のチャネル領域がそれぞれ異なる転送電極下に有り互
いに直列に接続されて構成されていることを特徴とする
固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63231701A JPH07112058B2 (ja) | 1988-09-14 | 1988-09-14 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63231701A JPH07112058B2 (ja) | 1988-09-14 | 1988-09-14 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0279471A JPH0279471A (ja) | 1990-03-20 |
| JPH07112058B2 true JPH07112058B2 (ja) | 1995-11-29 |
Family
ID=16927647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63231701A Expired - Lifetime JPH07112058B2 (ja) | 1988-09-14 | 1988-09-14 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07112058B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5114202A (en) * | 1991-04-05 | 1992-05-19 | Johnson Richard D | Multipurpose trailer |
| KR100790228B1 (ko) * | 2005-12-26 | 2008-01-02 | 매그나칩 반도체 유한회사 | 시모스 이미지 센서 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01125072A (ja) * | 1987-11-09 | 1989-05-17 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
-
1988
- 1988-09-14 JP JP63231701A patent/JPH07112058B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0279471A (ja) | 1990-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2662455B2 (ja) | 固体撮像装置 | |
| JPS6338866B2 (ja) | ||
| EP1058313B1 (en) | Solid-state imaging device | |
| US5365093A (en) | Solid-state imaging device with tapered channel regions | |
| KR950010204B1 (ko) | 고체촬상장치 | |
| EP0399551B1 (en) | Method of Driving a CCD Imager of Frame Interline Transfer Type | |
| US5748232A (en) | Image sensor and driving method for the same | |
| JPH0262170A (ja) | 固体撮像装置 | |
| EP0509456B1 (en) | FIT-CCD image sensing device | |
| JPH07112058B2 (ja) | 固体撮像素子 | |
| JP2554621B2 (ja) | 固体撮像装置 | |
| US5382978A (en) | Method for driving two-dimensional CCD imaging device | |
| JPH0419752B2 (ja) | ||
| JPH0775020A (ja) | 電荷結合装置 | |
| JPH0424873B2 (ja) | ||
| JP2002151673A (ja) | 固体撮像素子 | |
| JP3378352B2 (ja) | 固体撮像装置の駆動方法 | |
| JPH01125074A (ja) | 固体撮像装置 | |
| JP2685436B2 (ja) | 固体撮像素子の駆動方法 | |
| JPH01303975A (ja) | 固体撮像素子 | |
| JP2987844B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JPS5848579A (ja) | 固体撮像装置 | |
| JPH0773347B2 (ja) | 固体撮像装置の駆動方法 | |
| JPS62200761A (ja) | 固体撮像素子 | |
| JPH02274184A (ja) | 固体撮像素子の駆動方法 |