JPH0548593A - デジタルｐｌｌ回路 - Google Patents
デジタルｐｌｌ回路Info
- Publication number
- JPH0548593A JPH0548593A JP3226461A JP22646191A JPH0548593A JP H0548593 A JPH0548593 A JP H0548593A JP 3226461 A JP3226461 A JP 3226461A JP 22646191 A JP22646191 A JP 22646191A JP H0548593 A JPH0548593 A JP H0548593A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input signal
- synchronization
- vco
- synchronization target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 本発明はマスタークロック信号の周波数が低
いときにも、充分な同期精度を確保して入力信号の周波
数シフト等に対処する。 【構成】 入力信号に対してＶＣＯ回路７がロックされ
ていないとき、ロック判定回路１０およびスイッチ回路
４によって粗同期対称抽出回路２の出力と、３Ｔ測定回
路８の出力とを選択して前記入力信号の３Ｔ区間を抽出
するとともに、この３Ｔ区間に基づいて前記ＶＣＯ回路
７の発振周波数を制御して掃引動作を行ない、この掃引
動作によって前記ＶＣＯ回路７の粗ロックが完了した
後、精密同期対称抽出回路３の出力と、６Ｔ測定回路９
の出力とを選択して前記入力信号の６Ｔ区間を抽出する
とともに、この６Ｔ区間に基づいて前記ＶＣＯ回路７の
発振周波数を制御して前記入力信号に対して前記ＶＣＯ
回路７をロックさせる。
いときにも、充分な同期精度を確保して入力信号の周波
数シフト等に対処する。 【構成】 入力信号に対してＶＣＯ回路７がロックされ
ていないとき、ロック判定回路１０およびスイッチ回路
４によって粗同期対称抽出回路２の出力と、３Ｔ測定回
路８の出力とを選択して前記入力信号の３Ｔ区間を抽出
するとともに、この３Ｔ区間に基づいて前記ＶＣＯ回路
７の発振周波数を制御して掃引動作を行ない、この掃引
動作によって前記ＶＣＯ回路７の粗ロックが完了した
後、精密同期対称抽出回路３の出力と、６Ｔ測定回路９
の出力とを選択して前記入力信号の６Ｔ区間を抽出する
とともに、この６Ｔ区間に基づいて前記ＶＣＯ回路７の
発振周波数を制御して前記入力信号に対して前記ＶＣＯ
回路７をロックさせる。
Description
【０００１】
【産業上の利用分野】本発明はＡＥＳ／ＥＢＵデジタル
オーディオ信号等を受信復調するときなどに使用される
デジタルＰＬＬ回路に関する。
オーディオ信号等を受信復調するときなどに使用される
デジタルＰＬＬ回路に関する。
【０００２】
【従来の技術】ＡＥＳ／ＥＢＵデジタルオーディオ信号
等を受信復調するときなどに使用されるデジタルＰＬＬ
回路として、従来、図３に示す回路が知られている。こ
の図に示すデジタルＰＬＬ回路は微分回路１０１と、同
期対象抽出回路１０２と、周波数比較回路１０３と、ロ
ーパスフィルタ回路１０４と、ＶＣＯ回路１０５と、３
Ｔ測定回路１０６とを備えており、入力信号が供給され
ているとき、この入力信号中の同期対象部分を抽出する
とともに、この同期対象部分に同期した所定周波数のク
ロック信号、例えば１２８ｆｓのクロック信号を生成し
てこれを次段回路（図示は省略する）に出力する。
等を受信復調するときなどに使用されるデジタルＰＬＬ
回路として、従来、図３に示す回路が知られている。こ
の図に示すデジタルＰＬＬ回路は微分回路１０１と、同
期対象抽出回路１０２と、周波数比較回路１０３と、ロ
ーパスフィルタ回路１０４と、ＶＣＯ回路１０５と、３
Ｔ測定回路１０６とを備えており、入力信号が供給され
ているとき、この入力信号中の同期対象部分を抽出する
とともに、この同期対象部分に同期した所定周波数のク
ロック信号、例えば１２８ｆｓのクロック信号を生成し
てこれを次段回路（図示は省略する）に出力する。
【０００３】微分回路１０１は図４（ａ）に示すような
入力信号が供給されたとき、この入力信号をデジタル的
に微分して図４（ｂ）に示すトランジェント信号（入力
信号のエッジを示す信号）を生成し、これを同期対象抽
出回路１０２と、ＶＣＯ回路１０５とに供給する。同期
対象抽出回路１０２は前記微分回路１０１から出力され
るトランジェント信号に基づいてトランジェント−トラ
ンジェント間の長さを測定し、この測定動作によって得
られた長さが図４（ａ）に示すプレアンブロＹ部の３Ｔ
区間（トランジェント−トランジェント間の最長区間）
の長さと一致したとき、リファレンス信号を生成してこ
れを周波数比較回路１０３に供給する。周波数比較回路
１０３は前記同期対象抽出回路１０２から出力されるリ
ファレンス信号と、３Ｔ測定回路１０６から出力される
３Ｔ検出信号とに基づいて図４（ｃ）に示す如く前記３
Ｔ区間中に１２８ｆｓクロック信号を３周期入れるのに
必要な値の周波数制御信号を生成し、これをローパスフ
ィルタ回路１０４に供給する。
入力信号が供給されたとき、この入力信号をデジタル的
に微分して図４（ｂ）に示すトランジェント信号（入力
信号のエッジを示す信号）を生成し、これを同期対象抽
出回路１０２と、ＶＣＯ回路１０５とに供給する。同期
対象抽出回路１０２は前記微分回路１０１から出力され
るトランジェント信号に基づいてトランジェント−トラ
ンジェント間の長さを測定し、この測定動作によって得
られた長さが図４（ａ）に示すプレアンブロＹ部の３Ｔ
区間（トランジェント−トランジェント間の最長区間）
の長さと一致したとき、リファレンス信号を生成してこ
れを周波数比較回路１０３に供給する。周波数比較回路
１０３は前記同期対象抽出回路１０２から出力されるリ
ファレンス信号と、３Ｔ測定回路１０６から出力される
３Ｔ検出信号とに基づいて図４（ｃ）に示す如く前記３
Ｔ区間中に１２８ｆｓクロック信号を３周期入れるのに
必要な値の周波数制御信号を生成し、これをローパスフ
ィルタ回路１０４に供給する。
【０００４】ローパスフィルタ回路１０４は前記周波数
比較回路１０３から出力される周波数制御信号の高周波
成分をカットしてＶＣＯ回路１０５に供給する。ＶＣＯ
回路１０５は前記ローパスフィルタ回路１０４から出力
される周波数制御信号に応じた周波数で発振して前記微
分回路１０１から出力されるトランジェント信号に同期
した１２８ｆｓのクロック信号を生成し、これを次段回
路に出力するとともに、３Ｔ測定回路１０６に供給す
る。３Ｔ測定回路１０６は前記ＶＣＯ回路１０５から出
力される１２８ｆｓのクロック信号に基づいて３周期の
長さになったとき、３Ｔ検出信号を生成してこれを周波
数比較回路１０３に供給する。
比較回路１０３から出力される周波数制御信号の高周波
成分をカットしてＶＣＯ回路１０５に供給する。ＶＣＯ
回路１０５は前記ローパスフィルタ回路１０４から出力
される周波数制御信号に応じた周波数で発振して前記微
分回路１０１から出力されるトランジェント信号に同期
した１２８ｆｓのクロック信号を生成し、これを次段回
路に出力するとともに、３Ｔ測定回路１０６に供給す
る。３Ｔ測定回路１０６は前記ＶＣＯ回路１０５から出
力される１２８ｆｓのクロック信号に基づいて３周期の
長さになったとき、３Ｔ検出信号を生成してこれを周波
数比較回路１０３に供給する。
【０００５】このように、このデジタルＰＬＬ回路にお
いては、入力信号が供給されているとき、この入力信号
中の同期対象となっているプレアンブロＹ部の３Ｔ区間
を抽出して、この３Ｔ区間に同期した１２８ｆｓのクロ
ック信号を生成しこれを次段回路に出力する。
いては、入力信号が供給されているとき、この入力信号
中の同期対象となっているプレアンブロＹ部の３Ｔ区間
を抽出して、この３Ｔ区間に同期した１２８ｆｓのクロ
ック信号を生成しこれを次段回路に出力する。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た従来のデジタルＰＬＬ回路においては、タイマ（図示
は省略する）によって得られたマスタークロック信号を
同期対象抽出回路１０２に供給し、これを計数させてト
ランジェント−トランジェント間の長さを測定させ、こ
の測定結果に基づいてリファレンス信号を生成させるよ
うにしているので、マスタークロック信号の周波数が低
いとき、充分な同期精度を確保することができず、入力
信号の周波数シフト等に対処することができないという
問題があった。
た従来のデジタルＰＬＬ回路においては、タイマ（図示
は省略する）によって得られたマスタークロック信号を
同期対象抽出回路１０２に供給し、これを計数させてト
ランジェント−トランジェント間の長さを測定させ、こ
の測定結果に基づいてリファレンス信号を生成させるよ
うにしているので、マスタークロック信号の周波数が低
いとき、充分な同期精度を確保することができず、入力
信号の周波数シフト等に対処することができないという
問題があった。
【０００７】本発明は上記の事情に鑑み、マスタークロ
ック信号の周波数が低いときにも、充分な同期精度を確
保して入力信号の周波数シフト等に対処することができ
るデジタルＰＬＬ回路を提供することを目的としてい
る。
ック信号の周波数が低いときにも、充分な同期精度を確
保して入力信号の周波数シフト等に対処することができ
るデジタルＰＬＬ回路を提供することを目的としてい
る。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに本発明によるデジタルＰＬＬ回路は、入力信号の同
期対象部分を抽出してＶＣＯ回路の発振周波数を制御
し、前記同期対象部分に対応したクロック信号を生成す
るデジタルＰＬＬ回路において、前記入力信号の同期対
象部分中の粗同期対象部分を抽出して前記ＶＣＯ回路の
発振周波数を制御して前記粗同期対象部分に対応したク
ロック信号を生成する粗同期ループ回路と、前記入力信
号の同期対象部分中の精密同期対象部分を抽出して前記
ＶＣＯ回路の発振周波数を制御して前記精密同期対象部
分に対応したクロック信号を生成する精密同期ループ回
路と、前記ＶＣＯ回路が前記入力信号に対してロックさ
れていないとき、前記粗同期ループ回路を選択して掃引
動作を行なわせ、この掃引動作によって粗同期ループ回
路がロックされた後、前記精密同期ループ回路を選択し
て前記入力信号に対して前記ＶＣＯ回路をロックさせる
ループ切換回路とを備えたことを特徴としている。
めに本発明によるデジタルＰＬＬ回路は、入力信号の同
期対象部分を抽出してＶＣＯ回路の発振周波数を制御
し、前記同期対象部分に対応したクロック信号を生成す
るデジタルＰＬＬ回路において、前記入力信号の同期対
象部分中の粗同期対象部分を抽出して前記ＶＣＯ回路の
発振周波数を制御して前記粗同期対象部分に対応したク
ロック信号を生成する粗同期ループ回路と、前記入力信
号の同期対象部分中の精密同期対象部分を抽出して前記
ＶＣＯ回路の発振周波数を制御して前記精密同期対象部
分に対応したクロック信号を生成する精密同期ループ回
路と、前記ＶＣＯ回路が前記入力信号に対してロックさ
れていないとき、前記粗同期ループ回路を選択して掃引
動作を行なわせ、この掃引動作によって粗同期ループ回
路がロックされた後、前記精密同期ループ回路を選択し
て前記入力信号に対して前記ＶＣＯ回路をロックさせる
ループ切換回路とを備えたことを特徴としている。
【０００９】
【作用】上記の構成において、入力信号に対してＶＣＯ
回路がロックされていないとき、ループ切換回路によっ
て粗同期ループ回路が選択されて入力信号の同期対象部
分中の粗同期対象部分が抽出されるとともに、この粗同
期対象部分に基づいてＶＣＯ回路の発振周波数が制御さ
れて掃引動作が行なわれ、この掃引動作によって前記Ｖ
ＣＯ回路の粗ロックが完了した後、ループ切換回路によ
って精密同期ループ回路が選択されて入力信号の同期対
象部分中の精密同期対象部分が抽出されるとともに、こ
の精密同期対象部分に基づいてＶＣＯ回路の発振周波数
が制御されて前記入力信号に対して前記ＶＣＯ回路がロ
ックされる。
回路がロックされていないとき、ループ切換回路によっ
て粗同期ループ回路が選択されて入力信号の同期対象部
分中の粗同期対象部分が抽出されるとともに、この粗同
期対象部分に基づいてＶＣＯ回路の発振周波数が制御さ
れて掃引動作が行なわれ、この掃引動作によって前記Ｖ
ＣＯ回路の粗ロックが完了した後、ループ切換回路によ
って精密同期ループ回路が選択されて入力信号の同期対
象部分中の精密同期対象部分が抽出されるとともに、こ
の精密同期対象部分に基づいてＶＣＯ回路の発振周波数
が制御されて前記入力信号に対して前記ＶＣＯ回路がロ
ックされる。
【００１０】
【実施例】図１は本発明によるデジタルＰＬＬ回路の一
実施例を示すブロック図である。この図に示すデジタル
ＰＬＬ回路は微分回路１と、粗同期対象抽出回路２と、
精密同期対象抽出回路３と、スイッチ回路４と、周波数
比較回路５と、ローパスフィルタ回路６と、ＶＣＯ回路
７と、３Ｔ測定回路８と、６Ｔ測定回路９と、ロック判
定回路１０とを備えており、入力信号が供給されている
とき、最初、この入力信号中の同期対象となっているプ
レアンブロＹ部の３Ｔ区間を抽出するとともに、この３
Ｔ区間にに基づいてループの同期をとり、この同期処理
が完了した後、前記入力信号中の同期対象となっている
プレアンブロＹ部の６Ｔ区間を抽出するとともに、この
６Ｔ区間に基づいてループの同期をとって予め設定され
ている周波数のクロック信号、例えば１２８ｆｓのクロ
ック信号を生成し、これを次段回路（図示は省略する）
に出力する。
実施例を示すブロック図である。この図に示すデジタル
ＰＬＬ回路は微分回路１と、粗同期対象抽出回路２と、
精密同期対象抽出回路３と、スイッチ回路４と、周波数
比較回路５と、ローパスフィルタ回路６と、ＶＣＯ回路
７と、３Ｔ測定回路８と、６Ｔ測定回路９と、ロック判
定回路１０とを備えており、入力信号が供給されている
とき、最初、この入力信号中の同期対象となっているプ
レアンブロＹ部の３Ｔ区間を抽出するとともに、この３
Ｔ区間にに基づいてループの同期をとり、この同期処理
が完了した後、前記入力信号中の同期対象となっている
プレアンブロＹ部の６Ｔ区間を抽出するとともに、この
６Ｔ区間に基づいてループの同期をとって予め設定され
ている周波数のクロック信号、例えば１２８ｆｓのクロ
ック信号を生成し、これを次段回路（図示は省略する）
に出力する。
【００１１】微分回路１は図２（ａ）に示すような入力
信号が供給されたとき、この入力信号をデジタル的に微
分して図２（ｂ）に示すトランジェント信号（入力信号
のエッジを示す信号）を生成し、これを粗同期対象抽出
回路２と、精密同期対象抽出回路３と、ＶＣＯ回路７と
に供給する。粗同期対象抽出回路２は前記微分回路１か
ら出力されるトランジェント信号に基づいてトランジェ
ント−トランジェント間の長さを測定し、この測定動作
によって得られたる長さが図２（ａ）に示すプレアンブ
ロＹ部の３Ｔ区間（トランジェント−トランジェント間
の最長区間）の長さと一致したとき、粗リファレンス信
号を生成してこれをスイッチ回路４に供給する。
信号が供給されたとき、この入力信号をデジタル的に微
分して図２（ｂ）に示すトランジェント信号（入力信号
のエッジを示す信号）を生成し、これを粗同期対象抽出
回路２と、精密同期対象抽出回路３と、ＶＣＯ回路７と
に供給する。粗同期対象抽出回路２は前記微分回路１か
ら出力されるトランジェント信号に基づいてトランジェ
ント−トランジェント間の長さを測定し、この測定動作
によって得られたる長さが図２（ａ）に示すプレアンブ
ロＹ部の３Ｔ区間（トランジェント−トランジェント間
の最長区間）の長さと一致したとき、粗リファレンス信
号を生成してこれをスイッチ回路４に供給する。
【００１２】また、精密同期対象抽出回路３は前記微分
回路１から出力されるトランジェント信号と、前記入力
信号と、ＶＣＯ回路７から出力される１２８ｆｓのクロ
ック信号とに基づいてトランジェント−トランジェント
間の長さを測定し、この測定動作によって図２（ａ）に
示すプレアンブロＹ部の６Ｔ区間を検出したとき、精密
リファレンス信号を生成してこれをスイッチ回路４に供
給する。スイッチ回路４はロック判定回路１０の出力に
基づいて前記粗同期対象抽出回路２から出力される粗リ
ファレンス信号、精密同期対象抽出回路３から出力され
る精密リファレンス信号のいずれか一方を選択するスイ
ッチ１１と、このスイッチ１１と連動して３Ｔ測定回路
８から出力される３Ｔ検出信号、６Ｔ測定回路９から出
力される６Ｔ検出信号のいずれか一方を選択するスイッ
チ１２とを備えており、ロック判定回路１０の出力に基
づいて前記粗同期対象抽出回路２から出力される粗リフ
ァレンス信号と３Ｔ測定回路８から出力される３Ｔ検出
信号とのペアまたは前記精密同期対象抽出回路３から出
力される精密リファレンス信号と６Ｔ測定回路９から出
力される６Ｔ検出信号とのペアのいずれかを選択してこ
れを周波数比較回路５に供給する。
回路１から出力されるトランジェント信号と、前記入力
信号と、ＶＣＯ回路７から出力される１２８ｆｓのクロ
ック信号とに基づいてトランジェント−トランジェント
間の長さを測定し、この測定動作によって図２（ａ）に
示すプレアンブロＹ部の６Ｔ区間を検出したとき、精密
リファレンス信号を生成してこれをスイッチ回路４に供
給する。スイッチ回路４はロック判定回路１０の出力に
基づいて前記粗同期対象抽出回路２から出力される粗リ
ファレンス信号、精密同期対象抽出回路３から出力され
る精密リファレンス信号のいずれか一方を選択するスイ
ッチ１１と、このスイッチ１１と連動して３Ｔ測定回路
８から出力される３Ｔ検出信号、６Ｔ測定回路９から出
力される６Ｔ検出信号のいずれか一方を選択するスイッ
チ１２とを備えており、ロック判定回路１０の出力に基
づいて前記粗同期対象抽出回路２から出力される粗リフ
ァレンス信号と３Ｔ測定回路８から出力される３Ｔ検出
信号とのペアまたは前記精密同期対象抽出回路３から出
力される精密リファレンス信号と６Ｔ測定回路９から出
力される６Ｔ検出信号とのペアのいずれかを選択してこ
れを周波数比較回路５に供給する。
【００１３】周波数比較回路５は前記スイッチ回路４か
ら粗リファレンス信号と３Ｔ検出信号とが出力されてい
るときには、これら粗リファレンス信号と３Ｔ検出信号
とに基づいて図２（ｃ）に示す如く前記３Ｔ区間中に１
２８ｆｓクロック信号を３周期入れるのに必要な値の周
波数制御信号を生成し、これをローパスフィルタ回路６
に供給し、また前記スイッチ回路４から精密リファレン
ス信号と６Ｔ検出信号とが出力されているときには、こ
れら精密リファレンス信号と６Ｔ検出信号とに基づいて
図２（ｃ）に示す如く前記６Ｔ区間中に１２８ｆｓクロ
ック信号を６周期入れるのに必要な値の周波数制御信号
を生成し、これをローパスフィルタ回路６に供給する。
ら粗リファレンス信号と３Ｔ検出信号とが出力されてい
るときには、これら粗リファレンス信号と３Ｔ検出信号
とに基づいて図２（ｃ）に示す如く前記３Ｔ区間中に１
２８ｆｓクロック信号を３周期入れるのに必要な値の周
波数制御信号を生成し、これをローパスフィルタ回路６
に供給し、また前記スイッチ回路４から精密リファレン
ス信号と６Ｔ検出信号とが出力されているときには、こ
れら精密リファレンス信号と６Ｔ検出信号とに基づいて
図２（ｃ）に示す如く前記６Ｔ区間中に１２８ｆｓクロ
ック信号を６周期入れるのに必要な値の周波数制御信号
を生成し、これをローパスフィルタ回路６に供給する。
【００１４】ローパスフィルタ回路６は前記周波数比較
回路５から出力される周波数制御信号の高周波成分をカ
ットしてＶＣＯ回路７に供給する。ＶＣＯ回路７は前記
ローパスフィルタ回路６から出力される周波数制御信号
に応じた周波数で発振して前記微分回路１から出力され
るトランジェント信号に同期した１２８ｆｓのクロック
信号を生成し、これを次段回路に出力するとともに、３
Ｔ測定回路８と、６Ｔ測定回路９と、ロック判定回路１
０とに供給する。３Ｔ測定回路８は前記ＶＣＯ回路７か
ら出力される１２８ｆｓのクロック信号に基づいて３周
期の長さを検出したとき、３Ｔ検出信号を生成してこれ
を前記スイッチ回路４に供給する。
回路５から出力される周波数制御信号の高周波成分をカ
ットしてＶＣＯ回路７に供給する。ＶＣＯ回路７は前記
ローパスフィルタ回路６から出力される周波数制御信号
に応じた周波数で発振して前記微分回路１から出力され
るトランジェント信号に同期した１２８ｆｓのクロック
信号を生成し、これを次段回路に出力するとともに、３
Ｔ測定回路８と、６Ｔ測定回路９と、ロック判定回路１
０とに供給する。３Ｔ測定回路８は前記ＶＣＯ回路７か
ら出力される１２８ｆｓのクロック信号に基づいて３周
期の長さを検出したとき、３Ｔ検出信号を生成してこれ
を前記スイッチ回路４に供給する。
【００１５】また、６Ｔ測定回路９は前記ＶＣＯ回路７
から出力される１２８ｆｓのクロック信号に基づいて６
周期の長さを検出したとき、６Ｔ検出信号を生成してこ
れを前記スイッチ回路４に供給する。また、ロック判定
回路１０は前記ＶＣＯ回路７から出力される１２８ｆｓ
のクロック信号と、前記入力信号とに基づいて前記クロ
ック信号がロック状態にあるかどうかを判定し、前記ク
ロック信号がロック状態になっていないければ、粗同期
指令信号を生成して前記スイッチ回路４の各スイッチ１
１、１２を制御し、前記粗同期対象抽出回路２から出力
される粗リファレンス信号と３Ｔ測定回路８から出力さ
れる３Ｔ検出信号とを選択させ、これらを周波数比較回
路５に供給させて粗同期動作を行なわせる。この後、前
記クロック信号がロック状態になれば、精密同期指令信
号を生成して前記スイッチ回路４の各スイッチ１１、１
２を制御し、前記精密同期対象抽出回路３から出力され
る精密リファレンス信号と６Ｔ測定回路９から出力され
る６Ｔ検出信号とを選択させ、これらを周波数比較回路
５に供給させ精密同期動作を行なわせる。
から出力される１２８ｆｓのクロック信号に基づいて６
周期の長さを検出したとき、６Ｔ検出信号を生成してこ
れを前記スイッチ回路４に供給する。また、ロック判定
回路１０は前記ＶＣＯ回路７から出力される１２８ｆｓ
のクロック信号と、前記入力信号とに基づいて前記クロ
ック信号がロック状態にあるかどうかを判定し、前記ク
ロック信号がロック状態になっていないければ、粗同期
指令信号を生成して前記スイッチ回路４の各スイッチ１
１、１２を制御し、前記粗同期対象抽出回路２から出力
される粗リファレンス信号と３Ｔ測定回路８から出力さ
れる３Ｔ検出信号とを選択させ、これらを周波数比較回
路５に供給させて粗同期動作を行なわせる。この後、前
記クロック信号がロック状態になれば、精密同期指令信
号を生成して前記スイッチ回路４の各スイッチ１１、１
２を制御し、前記精密同期対象抽出回路３から出力され
る精密リファレンス信号と６Ｔ測定回路９から出力され
る６Ｔ検出信号とを選択させ、これらを周波数比較回路
５に供給させ精密同期動作を行なわせる。
【００１６】このように、このデジタルＰＬＬ回路にお
いては、入力信号が供給されているとき、最初、この入
力信号中の同期対象となっているプレアンブロＹ部の３
Ｔ区間に基づいて同期動作を行なわせ、この同期動作が
完了した後、前記プレアンブロＹ部の６Ｔ区間に基づい
て同期動作を行なわせるようにしたので、従来のデジタ
ルＰＬＬ回路と同一のマスタークロック信号を使用した
場合でも、同期精度を２倍にすることができ、これによ
って業務用音響機器等で必要とされる周波数シフト（バ
リスピード）に対しても充分な同期精度を確保すること
ができる。
いては、入力信号が供給されているとき、最初、この入
力信号中の同期対象となっているプレアンブロＹ部の３
Ｔ区間に基づいて同期動作を行なわせ、この同期動作が
完了した後、前記プレアンブロＹ部の６Ｔ区間に基づい
て同期動作を行なわせるようにしたので、従来のデジタ
ルＰＬＬ回路と同一のマスタークロック信号を使用した
場合でも、同期精度を２倍にすることができ、これによ
って業務用音響機器等で必要とされる周波数シフト（バ
リスピード）に対しても充分な同期精度を確保すること
ができる。
【００１７】
【発明の効果】以上説明したように本発明によれば、マ
スタークロック信号の周波数が低いときにも、充分な同
期精度を確保して入力信号の周波数シフト等に対処する
ことができる。
スタークロック信号の周波数が低いときにも、充分な同
期精度を確保して入力信号の周波数シフト等に対処する
ことができる。
【図１】本発明によるデジタルＰＬＬ回路の一実施例を
示すブロック図である。
示すブロック図である。
【図２】図１に示すデジタルＰＬＬ回路の動作例を示す
タイミング図である。
タイミング図である。
【図３】従来から知られているデジタルＰＬＬ回路の一
例を示すブロック図である。
例を示すブロック図である。
【図４】図３に示すデジタルＰＬＬ回路の動作例を示す
タイミング図である。
タイミング図である。
２ 粗同期対称抽出回路（粗同期ループ回路） ３ 精密同期対称抽出回路（精密同期ループ回路） ４ スイッチ回路（ループ切換回路） ７ ＶＣＯ回路 ８ ３Ｔ測定回路（粗同期ループ回路） ９ ６Ｔ測定回路（精密同期ループ回路） １０ ロック判定回路（ループ切換回路）
Claims (1)
- 【請求項１】 入力信号の同期対象部分を抽出してＶＣ
Ｏ回路の発振周波数を制御し、前記同期対象部分に対応
したクロック信号を生成するデジタルＰＬＬ回路におい
て、 前記入力信号の同期対象部分中の粗同期対象部分を抽出
して前記ＶＣＯ回路の発振周波数を制御して前記粗同期
対象部分に対応したクロック信号を生成する粗同期ルー
プ回路と、 前記入力信号の同期対象部分中の精密同期対象部分を抽
出して前記ＶＣＯ回路の発振周波数を制御して前記精密
同期対象部分に対応したクロック信号を生成する精密同
期ループ回路と、 前記ＶＣＯ回路が前記入力信号に対してロックされてい
ないとき、前記粗同期ループ回路を選択して掃引動作を
行なわせ、この掃引動作によって粗同期ループ回路がロ
ックされた後、前記精密同期ループ回路を選択して前記
入力信号に対して前記ＶＣＯ回路をロックさせるループ
切換回路と、 を備えたことを特徴とするデジタルＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3226461A JP3019525B2 (ja) | 1991-08-12 | 1991-08-12 | デジタルｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3226461A JP3019525B2 (ja) | 1991-08-12 | 1991-08-12 | デジタルｐｌｌ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0548593A true JPH0548593A (ja) | 1993-02-26 |
| JP3019525B2 JP3019525B2 (ja) | 2000-03-13 |
Family
ID=16845465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3226461A Expired - Fee Related JP3019525B2 (ja) | 1991-08-12 | 1991-08-12 | デジタルｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3019525B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07162403A (ja) * | 1993-12-13 | 1995-06-23 | Nec Eng Ltd | 位相同期ループ回路 |
-
1991
- 1991-08-12 JP JP3226461A patent/JP3019525B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07162403A (ja) * | 1993-12-13 | 1995-06-23 | Nec Eng Ltd | 位相同期ループ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3019525B2 (ja) | 2000-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10271003A (ja) | 自己同調クロック回復のフェーズロックループ回路 | |
| KR920010172B1 (ko) | 자동주파수 절환장치 | |
| US5105160A (en) | Phase comparator using digital and analogue phase detectors | |
| JPH06244717A (ja) | 発振器クロック信号生成回路 | |
| US6757349B1 (en) | PLL frequency synthesizer with lock detection circuit | |
| JPH088738A (ja) | Ｐｌｌ回路装置 | |
| JPH10106175A (ja) | データ分離回路 | |
| JPH0548593A (ja) | デジタルｐｌｌ回路 | |
| JP2531269B2 (ja) | 同期検出方式 | |
| JPH07120942B2 (ja) | Ｐｌｌ回路 | |
| JPH0734547B2 (ja) | ミューティング制御回路 | |
| US5235290A (en) | Method and apparatus for smoothing out phase fluctuations in a monitored signal | |
| JP2912680B2 (ja) | デジタル位相同期装置 | |
| JPS60160220A (ja) | ドリフト検出回路 | |
| JP3042009B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH0256134A (ja) | クロック再生方式 | |
| JPS62110320A (ja) | デジタルｐｌｌ回路 | |
| JPH0435929B2 (ja) | ||
| JPH09191247A (ja) | Ｐｌｌ回路 | |
| JPH07201137A (ja) | 位相同期ループのロック検出方法及びロック検出装置 | |
| JPH0653821A (ja) | ディジタルｐｌｌ回路 | |
| JPH06319091A (ja) | Ａｍ復調器 | |
| KR0158654B1 (ko) | 디지털 위상 동기 루프의 양자화 오차 제거 회로 | |
| JPH05206841A (ja) | 周波数変化を有する位相ロックループのコントロールデバイス | |
| JP2771246B2 (ja) | 位置信号復調用位相同期発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |