JPH0547411Y2 - - Google Patents

Description

【考案の詳細な説明】 （産業上の利用分野） この考案はデジタルオーデイオテープ再生装置
（以下、DATと記す）からの再生信号中のエラー
レートを計測するのに好適なエラーカウンタに関
する。

（従来技術） 従来、DATからの再生NRZI信号中のエラー
レートを計測するエラーカウンタはDATの磁気
テープから読み出した再生NRZI信号を８ビツト
データに復調し、復調された８ビツトデータ中の
エラー検出、エラー訂正をする信号処理回路に供
給し、信号処理回路から出力されるエラーフラグ
をマイクロコンピユータに取り込み、データ処理
してエラーレートを表示器に表示することを行な
つている。

その従来例は、第３図に示す如く入力端子１に
磁気テープから読み出し波形整形された再生
NRZI信号を入力し、復調器２で８ビツトデータ
に復調し、復調された８ビツトデータを信号処理
回路３に送出して、信号処理回路３はエラー検
出、エラー訂正をし、８ビツトエラーフラグをタ
イミング信号と共にマイクロコンピユータ４に送
出し、マイクロコンピユータ４は８ビツトエラー
フラグをタイミング信号に同期してリアルタイム
で取り込み、８ビツトエラーフラグからエラーレ
ートを計算して表示器７にエラーレートを表示さ
せている。なお、５は８ビツトエラーフラグ伝送
線を、６はタイミング信号伝送線を示している。

また、他の従来例としてはバツフアメモリを使
用したものがある。この例は第４図に示す如くで
あつて、信号処理回路３から出力された８ビツト
エラーフラグはデータマルチプレクサ８を介して
バツフアメモリ９に書き込まれ、書き込まれた８
ビツトエラーフラグは再度データマルチプレクサ
８を介してマイクロコンピユータ１０に読み出さ
れる。ここで１１はバツフアメモリ９の書き込
み／読み出しのための制御信号を出力するリー
ド／ライトコントローラを、１２はバツフアメモ
リ９へのアドレス信号を切替えるアドレスマルチ
プレクサを示している。マイクロコンピユータ１
０はバツフアメモリ９から読み込んだエラーフラ
グからエラーレートを演算して表示器７に送出す
る。

（考案が解決しようとする課題） しかしエラーフラグはほぼ一定の時間毎に高速
に出力されるために、上記した従来例の前者によ
ればエラーフラグを直接マイクロコンピユータ４
に取り込むために、マイクロコンピユータ４は高
速処理が可能なものでなければならないという問
題点があるほか、高速処理が可能なマイクロコン
ピユータは高価でありエラーカウンタを高価なも
のにする問題点があつた。

また、従来例の後者によるときはバツフアメモ
リを使用してエラーフラグを一旦記憶し、その後
DATからの再生NRZI信号が出力されていない
期間中にマイクロコンピユータ１０に取り込まれ
るため、マイクロコンピユータ１０は高速処理の
点では緩和されるが、バツフアメモリ等ハードウ
エアを前者の場合より必要とし、従来例の前者に
示したものから価格の低下が少ないという問題点
があつた。

この考案はマイクロコンピユータの処理速度が
遅くてすみ、かつハードウエア的にも簡略化した
エラーカウンタを提供することを目的とする。

（課題を解決するための手段） この考案のエラーカウンタは、装填された磁気
テープから読み出した再生NRZI信号を復調した
復調信号のエラー検出、エラー訂正をする信号処
理回路を備えたデジタルオーデイオテープ再生装
置のエラーカウンタであつて、信号処理回路から
のエラー検出、エラー訂正の状態を示すエラーフ
ラグの出力回数を計数しかつ所定回数計数毎に出
力を発するカウント手段と、エラーフラグ中エラ
ーレートの計数に必要なビツトを１ビツトに変換
す、る変換、手段と、変換手段からの出力を入力
としかつカウント手段からの出力によつてシフト
する、シフトレ、ジスタと、カウント手段からの
出力によつてシフトレジスタの置数データを読み
込みエラーレートを演算する演算手段と、演算さ
れたエラーレートを表示する表示手段とを備えた
ことを特徴とするものである。

（作用） 信号処理回路から出力されるエラーフラグの出
力回数はカウント手段によつて計数され、所定回
数計数毎にカウント手段は出力を発する。一方、
エラーフラグ中のエラーレートの計数に必要なビ
ツトが変換手段によつて１ビツトに変換され、変
換された出力はカウンタからの出力によつてシフ
トレジスタでシフトされ、シフトレジスタの置数
データはカウンタからの出力で演算手段に読み込
まれ、エラーレートが演算され、演算エラーレー
トが表示器に表示される。

しかるに、演算手段によつてシフトレジスタの
置数データが読み込まれる時期はカウント手段か
らの出力時期である。この結果、演算手段におけ
るシフトレジスタの置数データの読み込みはカウ
ント手段による所定回数倍遅延されることにな
り、演算手段に高速なものを必要うとしなくな
る。

（実施例） 以下、この考案を実施例により説明する。

第１図はこの考案の一実施例の構成を示すブロ
ツク図である。

DATに装填された磁気テープから読み出した
信号を波形整形して得た再生NRZI信号を、入力
端子１を介して復調器２に供給し、復調器２で８
ビツトデータに復調する。復調器８で復調された
８ビツトデータを信号処理回路３に送出し、信号
処理回路３は復調された８ビツトデータ中のエラ
ー検出、エラー訂正をし、エラー検出、エラー訂
正の状態を示す８ビツトエラーフラグを出力す
る。８ビツトエラーフラグはエラーチエツク毎に
８ビツトエラーフラグとエラーチエツクタイミン
グ信号とが信号処理回路３から出力される。

信号処理回路３から出力される８ビツトエラー
フラグ中、エラーレートの演算に最低限必要とな
るビツトをオアゲート１３に送出し、オアゲート
１３で１ビツトのデータに変換する。エラーレー
トの演算に必要な３ビツトは、たとえばソニー製
CXD1008Qの信号処理集積回路の場合では、８
ビツトのエラーフラグ（エラー訂正状況モニタ・
データ）の第３ビツト〜第５ビツトがこれに当
り、エラーなし以外では第３〜第５ビツト中の少
なくとも１ビツトが論理“１”となる。エラーチ
エツクタイミング信号はビツトカウンタ１４にク
ロツク信号として供給して計数し、８カウント毎
にキヤリー信号を出力し、かつカウンタ１４をク
リヤする。

４ビツトカウンタ１４からのキヤリー信号はク
ロツク信号として８ビツトシフトレジスタ１５に
供給して、オアゲート１３からの出力を順次読み
込み、シフトさせて、エラーフラグを８回分遅延
させる。一方、４ビツトカウンタ１４からのキヤ
リー信号はマイクロコンピユータ１６へ送出し
て、マイクロコンピユータ１６に８ビツトシフト
レジスタ１５の置数８ビツトデータを入力として
読み込ませるタイミング信号として供給し、マイ
クロコンピユータ１６においてエラーレートを演
算し、演算エラーレートを表示器７に表示させ
る。

ここで、再生NRZI信号とエラーフラグとの関
係は第２図に示す如くである。再生NRZI信号は
復調器２で８ビツトデータに復調して出力され
る。再生NRZI信号は第２図ａに示す如く、第２
図ｂに示す回転磁気ヘツドの切替信号（33Hz）に
同期して、すなわちＡトラツクの再生およびＢト
ラツクの再生に同期して出力される。エラーフラ
グはNRZI信号に同期し最短14μsの間隔で256回
出力される。エラーフラグは第２図ｃに示す如く
出力される。

入力端子１に供給されたNRZI信号は復調器２
で８ビツトデータに復調され、復調されたデータ
は信号処理回路３によつてエラー検出、エラー訂
正をし、エラーフラグおよびエラーチエツクタイ
ミング信号が出力される。エラーフラグは８ビツ
ト構成であり、そのうちエラーレート演算に必要
な３ビツトのみがオアゲート１３に供給され、論
理和がとられて１ビツトに変換され、８ビツトシ
フトレジスタ１５に送出されて、エラーチエツク
タイミング信号は４ビツトカウンタ１４にて計数
され、８カウント毎に出力されるキヤリー出力で
順次シフトされる。この結果、シフトレジスタ１
５によつてエラーフラグは８回分遅延される。

一方、８ビツトシフトレジスタ１５に置数され
ている８ビツトデータが４ビツトカウンタ１４か
らのキヤリー信号に伴つてマイクロコンピユータ
１６に読み込まれる。すなわち、信号処理回路３
から出力されるエラーフラグが最悪の場合約14μs
毎に発生するものとして、マイクロコンピユータ
１６へのエラーフラグの読み込みは約112μs毎に
延ばされる。したがつてカウンタ１４はシフトレ
ジスタ１５のシフト回数を計数していることにも
なる。

シフトレジスタ１５からエラーフラグを読み込
んだマイクロコンピユータ１６にて、読み込んだ
エラーフラグに基づいてエラーレートが演算さ
れ、演算エラーレートが表示器７に表示される。

（考案の効果） 以上説明した如くこの考案によれば、エラーフ
ラグの出力回数を所定回数計数毎に出力されるカ
ウント手段からの出力により、エラーフラグ中の
エラーレートの計数に必要なビツトを１ビツトに
変換した出力がシフトレジスタでシフトされ、シ
フトレジスタの置数データはカウント手段からの
出力により演算手段に読み込まれ、エラーレート
を演算するようにしたため、演算手段における置
数データの読み込み間隔は長くなる。

したがつて演算手段に高速なものを必要としな
くなり、従来必要としたバツフアメモリ程複雑な
ハードウエアを必要としなくなる。

また、カウント手段を必要とするが、カウント
手段は構成が簡単ですむ効果がある。

【図面の簡単な説明】

第１図はこの考案の一実施例の構成を示すブロ
ツク図。第２図はこの考案の一実施例の作用の説
明に供するタイミング図。第３図および第４図は
従来例の構成を示すブロツク図。 ２……復調器、３……信号処理回路、７……表
示器、１３……オアゲート、１４……４ビツトカ
ウンタ、１５……８ビツトシフトレジスタ、１６
……マイクロコンピユータ。

Claims (1)

【実用新案登録請求の範囲】
1. 装填された磁気テープから読み出した再生
   NRZI信号を復調した復調信号のエラー検出、エ
   ラー訂正をする信号処理回路を備えたデジタルオ
   ーデイオテープ再生装置のエラーカウンタであつ
   て、信号処理回路からのエラー検出、エラー訂正
   の状態を示すエラーフラグの出力回数を計数しか
   つ所定回数計数毎に出力を発するカウント手段
   と、エラーフラグ中エラーレートの計数に必要な
   ビツトを１ビツトに変換する変換手段と、変換手
   段からの出力を入力しかつカウント手段からの出
   力によつてシフトするシフトレジスタと、カウン
   ト手段からの出力によつてシフトレジスタの置数
   データを読み込みエラーレートを演算する演算手
   段と、演算されたエラーレートを表示する表示手
   段とを備えたことを特徴とするエラーカウンタ。