JPH054367A - プリンタ制御装置 - Google Patents
プリンタ制御装置Info
- Publication number
- JPH054367A JPH054367A JP3154600A JP15460091A JPH054367A JP H054367 A JPH054367 A JP H054367A JP 3154600 A JP3154600 A JP 3154600A JP 15460091 A JP15460091 A JP 15460091A JP H054367 A JPH054367 A JP H054367A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data group
- shift register
- print data
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】ラインサーマルプリンタのヘッド駆動回路のシ
フトレジスタへの印字データ群の転送は、このシフトレ
ジスタの動作速度に合わせるため効率が良くない。本発
明ではこのデータ転送を効率よく行なうのが目的であ
る。 【構成】ＤＭＡによりメモリ２からシフトレジスタ８へ
データを送ることと、駆動ブロックのシフトレジスタ１
０の動作速度に合わせた周波数の発振回路６に同期して
シフトレジスタ８から駆動ブロックのシフトレジスタ１
０にデータを転送することから成っている。 【効果】本発明の上記の構成によればそれぞれの転送に
於て最適な速さのデータ転送が可能となる。
フトレジスタへの印字データ群の転送は、このシフトレ
ジスタの動作速度に合わせるため効率が良くない。本発
明ではこのデータ転送を効率よく行なうのが目的であ
る。 【構成】ＤＭＡによりメモリ２からシフトレジスタ８へ
データを送ることと、駆動ブロックのシフトレジスタ１
０の動作速度に合わせた周波数の発振回路６に同期して
シフトレジスタ８から駆動ブロックのシフトレジスタ１
０にデータを転送することから成っている。 【効果】本発明の上記の構成によればそれぞれの転送に
於て最適な速さのデータ転送が可能となる。
Description
【０００１】
【産業上の利用分野】本発明はプリンタの制御装置に関
する。
する。
【０００２】
【従来の技術】従来この種の技術は、図３のようにヘッ
ドの駆動ブロック回路にＣＰＵ１等の同期式通信機能を
用いてシリアル転送していたか、或は図４のようにＣＰ
Ｕ１からシフトレジスタ８にデータを送った後ＣＰＵ１
のシステムクロック２２を分周回路２３で分周したクロ
ック信号７のタイミングでシフトレジスタ８から駆動回
路に転送していた。
ドの駆動ブロック回路にＣＰＵ１等の同期式通信機能を
用いてシリアル転送していたか、或は図４のようにＣＰ
Ｕ１からシフトレジスタ８にデータを送った後ＣＰＵ１
のシステムクロック２２を分周回路２３で分周したクロ
ック信号７のタイミングでシフトレジスタ８から駆動回
路に転送していた。
【０００３】また、前回の印字データと今回の印字デー
タとを比較して制御する履歴制御は特許公告番号昭６０
−３６３９７にある。
タとを比較して制御する履歴制御は特許公告番号昭６０
−３６３９７にある。
【０００４】
【発明が解決しようとする課題】しかし前述の従来技術
では次のような問題点がある。
では次のような問題点がある。
【０００５】まず前提としてヘッドの駆動回路へのデー
タ転送スピードは駆動回路の特性により決っていてＣＰ
Ｕのシステムクロックより遅い場合がほとんどである。
タ転送スピードは駆動回路の特性により決っていてＣＰ
Ｕのシステムクロックより遅い場合がほとんどである。
【０００６】このため、同期式通信では本来もっと速く
データ転送ができるところが駆動回路のスピードに合わ
せて遅くしなければならないのでＣＰＵがなかなか次の
処理に移れない。またＣＰＵのシステムクロックを分周
した場合、駆動回路の最高スピードに合えば良いが合わ
ない場合は転送時間が遅くなってしまうし、ＣＰＵのシ
ステムクロックが変わったときや駆動回路のデータ転送
スピードが変わった場合は分周回路の構成を変更しなけ
ればならない。特に前回の印字データ群と今回の印字デ
ータ群とを比較して補正する履歴制御に於いては、転送
データが多くなるため転送時間が益々遅くなる。
データ転送ができるところが駆動回路のスピードに合わ
せて遅くしなければならないのでＣＰＵがなかなか次の
処理に移れない。またＣＰＵのシステムクロックを分周
した場合、駆動回路の最高スピードに合えば良いが合わ
ない場合は転送時間が遅くなってしまうし、ＣＰＵのシ
ステムクロックが変わったときや駆動回路のデータ転送
スピードが変わった場合は分周回路の構成を変更しなけ
ればならない。特に前回の印字データ群と今回の印字デ
ータ群とを比較して補正する履歴制御に於いては、転送
データが多くなるため転送時間が益々遅くなる。
【０００７】従って従来技術ではデータの転送スピード
が遅くまた回路の柔軟性が欠けていた。本発明はこのよ
うな欠点を解決するためになされたものである。
が遅くまた回路の柔軟性が欠けていた。本発明はこのよ
うな欠点を解決するためになされたものである。
【０００８】
【課題を解決するための手段】以上のような問題点を解
決するため本発明のプリンタ制御装置は、印字データ群
が入っているメモリのデータビット数と少なくとも同数
以上のシフトレジスタを設ける手段と、印字データ群を
ＤＭＡ転送を用いてメモリからシフトレジスタに高速で
転送する手段と、シフトレジスタから駆動回路に印字デ
ータ群を転送するのに発振回路を設けその発振回路の信
号に同期させて転送する手段と、二つの印字データ群を
ＤＭＡ転送するためのシフトレジスタを設ける手段と、
シフトレジスタから駆動回路に印字データ群を転送する
時に演算する手段を有する。
決するため本発明のプリンタ制御装置は、印字データ群
が入っているメモリのデータビット数と少なくとも同数
以上のシフトレジスタを設ける手段と、印字データ群を
ＤＭＡ転送を用いてメモリからシフトレジスタに高速で
転送する手段と、シフトレジスタから駆動回路に印字デ
ータ群を転送するのに発振回路を設けその発振回路の信
号に同期させて転送する手段と、二つの印字データ群を
ＤＭＡ転送するためのシフトレジスタを設ける手段と、
シフトレジスタから駆動回路に印字データ群を転送する
時に演算する手段を有する。
【０００９】
【作用】本発明の上記の構成によれば、ＣＰＵはＤＭＡ
転送に僅かな時間を割くだけで次の処理に移ることがで
き、また駆動回路の最高スピードに合わせて柔軟にデー
タ転送ができるので処理が速く効率の良いプリンタ制御
装置の提供が可能となる。
転送に僅かな時間を割くだけで次の処理に移ることがで
き、また駆動回路の最高スピードに合わせて柔軟にデー
タ転送ができるので処理が速く効率の良いプリンタ制御
装置の提供が可能となる。
【００１０】
【実施例】図１は本発明の一実施例に於ける概略図であ
る。データ転送はまずＤＭＡ転送の起動から始める。Ｃ
ＰＵ１はバス３の使用権をＤＭＡ制御回路４に明け渡
す。ＤＭＡ制御回路４は印字データ群が格納されている
メモリ２のアドレスから印字データ群をバス３を通して
シフトレジスタ８に入力してＤＭＡ転送が行なわれる。
ＤＭＡ転送は極めて短時間で行なわれ、この後ＣＰＵ１
は直ちに次の処理に取りかかることができる。
る。データ転送はまずＤＭＡ転送の起動から始める。Ｃ
ＰＵ１はバス３の使用権をＤＭＡ制御回路４に明け渡
す。ＤＭＡ制御回路４は印字データ群が格納されている
メモリ２のアドレスから印字データ群をバス３を通して
シフトレジスタ８に入力してＤＭＡ転送が行なわれる。
ＤＭＡ転送は極めて短時間で行なわれ、この後ＣＰＵ１
は直ちに次の処理に取りかかることができる。
【００１１】ＤＭＡ転送が終わった時、ＤＭＡ制御回路
４はトリガー信号２４を発振回路６に送る。発振回路６
は発振子５により駆動ブロック回路のシフトレジスタ１
０の最高スピードに合わせた周波数のクロックを生成し
ており、ＤＭＡ転送終了後トリガー信号２４により起動
をかけられクロック信号７に印字データ群のビットの数
の分のクロックを出力する。このクロックに同期して印
字データ群はシフトレジスタ８からシリアルデータ９と
なって駆動ブロック回路のシフトレジスタ１０にシリア
ル転送される。
４はトリガー信号２４を発振回路６に送る。発振回路６
は発振子５により駆動ブロック回路のシフトレジスタ１
０の最高スピードに合わせた周波数のクロックを生成し
ており、ＤＭＡ転送終了後トリガー信号２４により起動
をかけられクロック信号７に印字データ群のビットの数
の分のクロックを出力する。このクロックに同期して印
字データ群はシフトレジスタ８からシリアルデータ９と
なって駆動ブロック回路のシフトレジスタ１０にシリア
ル転送される。
【００１２】駆動ブロック回路のシフトレジスタ１０に
転送された印字データ群はＣＰＵ１からのラッチ信号１
２によりラッチ１１にラッチされる。その後印字タイミ
ングに合わせてＣＰＵ１からイネーブル信号１４が出力
され、ドライバ１３が発熱体１５を電源１６より駆動さ
せて印字を行なう。以上の動作を駆動ブロック回路の必
要なデータ数について行なう。
転送された印字データ群はＣＰＵ１からのラッチ信号１
２によりラッチ１１にラッチされる。その後印字タイミ
ングに合わせてＣＰＵ１からイネーブル信号１４が出力
され、ドライバ１３が発熱体１５を電源１６より駆動さ
せて印字を行なう。以上の動作を駆動ブロック回路の必
要なデータ数について行なう。
【００１３】図２は本発明の他の一実施例に於ける概略
図である。ＤＭＡ転送を２データ群について行い、次の
シリアル転送時に論理演算しながら転送を行なうもので
ある。 履歴制御の時は前回の印字データ群に対し補正
をすることになるため、２データ群を今回印字するデー
タ群と前回印字したデータ群とにすればよい。この時ま
ずシフトレジスタ８に今回印字するデータをＤＭＡ転送
し、次にシフトレジスタ１７に前回印字したデータをＤ
ＭＡ転送する。ＤＭＡ転送終了後クロック信号７に同期
して、前回データのシリアルデータ１８はインバータ回
路１９で論理が反転された後今回データのシリアルデー
タ９とＡＮＤ回路２０で演算されたシリアルデータ２１
となって駆動ブロック回路のシフトレジスタ１０にシリ
アル転送される。
図である。ＤＭＡ転送を２データ群について行い、次の
シリアル転送時に論理演算しながら転送を行なうもので
ある。 履歴制御の時は前回の印字データ群に対し補正
をすることになるため、２データ群を今回印字するデー
タ群と前回印字したデータ群とにすればよい。この時ま
ずシフトレジスタ８に今回印字するデータをＤＭＡ転送
し、次にシフトレジスタ１７に前回印字したデータをＤ
ＭＡ転送する。ＤＭＡ転送終了後クロック信号７に同期
して、前回データのシリアルデータ１８はインバータ回
路１９で論理が反転された後今回データのシリアルデー
タ９とＡＮＤ回路２０で演算されたシリアルデータ２１
となって駆動ブロック回路のシフトレジスタ１０にシリ
アル転送される。
【００１４】この後ドライバ１３により発熱体１５を駆
動させれば、前回の印字データ群に対し補正をする制御
となる。
動させれば、前回の印字データ群に対し補正をする制御
となる。
【００１５】また、この駆動を行なっている間に駆動ブ
ロック回路のシフトレジスタ１０に今回印字するデータ
をシリアル転送して置き、この駆動の後引き続いて今回
データを駆動するようにする。これは次のようにして行
なう。今回印字するデータを再びシフトレジスタ８にＤ
ＭＡ転送し、発信回路６よりクロック信号７が出力して
いる間シフトレジスタ１７からのシリアルデータ１８を
常にゼロにするようにしてシリアル転送すれば駆動ブロ
ック回路のシフトレジスタ１０には今回印字するデータ
が転送される。これにより今回データの印字が行なわれ
る。
ロック回路のシフトレジスタ１０に今回印字するデータ
をシリアル転送して置き、この駆動の後引き続いて今回
データを駆動するようにする。これは次のようにして行
なう。今回印字するデータを再びシフトレジスタ８にＤ
ＭＡ転送し、発信回路６よりクロック信号７が出力して
いる間シフトレジスタ１７からのシリアルデータ１８を
常にゼロにするようにしてシリアル転送すれば駆動ブロ
ック回路のシフトレジスタ１０には今回印字するデータ
が転送される。これにより今回データの印字が行なわれ
る。
【００１６】
【発明の効果】以上述べたように本発明によれば、ヘッ
ドの駆動回路に印字データ群を転送するのにＤＭＡ転送
を用いることでＣＰＵはデータ転送に僅かな時間を割く
だけで次の処理に移ることができ特に履歴制御のように
データ数が多い場合は有利になり、また発信回路を用い
ることで駆動回路の最高スピードに合わせて柔軟にデー
タ転送ができるので処理が速く効率の良いプリンタ制御
装置の構築が可能となる。
ドの駆動回路に印字データ群を転送するのにＤＭＡ転送
を用いることでＣＰＵはデータ転送に僅かな時間を割く
だけで次の処理に移ることができ特に履歴制御のように
データ数が多い場合は有利になり、また発信回路を用い
ることで駆動回路の最高スピードに合わせて柔軟にデー
タ転送ができるので処理が速く効率の良いプリンタ制御
装置の構築が可能となる。
【図１】本発明のプリンタ制御装置の一実施例を示す回
路図。
路図。
【図２】本発明のプリンタ制御装置の他の実施例を示す
回路図。
回路図。
【図３】従来例を示す回路図。
【図４】他の従来例を示す回路図。
１ ＣＰＵ
２ メモリ
３ バス
４ ＤＭＡ制御回路
５ 発信子
６ 発信回路
７ クロック信号
８ シフトレジスタ
９ シリアルデータ
１０ シフトレジスタ
１１ ラッチ
１２ ラッチ信号
１３ ドライバ
１４ イネーブル信号
１５ 発熱体
１６ 電源
１７ シフトレジスタ
１８ シリアルデータ
１９ 反転回路
２０ ＡＮＤ回路
２１ シリアルデータ
２２ システムクロック
２３ 分周回路
２４ トリガー信号
Claims (2)
- 【請求項１】 絶縁基板上に形成された複数の発熱体と
前記発熱体を複数のブロックに分割して駆動する駆動回
路から成るヘッドを持つサーマルプリンタに於て、印字
データ群が入っているメモリのデータビット数と少なく
とも同数以上のシフトレジスタを設ける手段と、前記印
字データ群をＤＭＡ転送を用いて前記メモリから前記シ
フトレジスタに転送する手段と、前記シフトレジスタか
ら前記駆動回路に印字データ群を転送するための発振回
路を設け、前記発振回路の信号に同期させて転送する手
段を有することを特徴とするプリンタ制御装置。 - 【請求項２】 請求項１のプリンタ制御装置に於て、今
回印字する印字データ群と前回印字した印字データ群の
二つの印字データ群をＤＭＡ転送するためのシフトレジ
スタを設ける手段と、前記シフトレジスタから前記駆動
回路に前記印字データ群を転送する時に前記印字データ
群を論理演算する手段を有することを特徴とするプリン
タ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15460091A JP3182789B2 (ja) | 1991-06-26 | 1991-06-26 | プリンタ制御装置、プリンタ及びその制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15460091A JP3182789B2 (ja) | 1991-06-26 | 1991-06-26 | プリンタ制御装置、プリンタ及びその制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH054367A true JPH054367A (ja) | 1993-01-14 |
| JP3182789B2 JP3182789B2 (ja) | 2001-07-03 |
Family
ID=15587732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15460091A Expired - Lifetime JP3182789B2 (ja) | 1991-06-26 | 1991-06-26 | プリンタ制御装置、プリンタ及びその制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3182789B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08108561A (ja) * | 1994-10-07 | 1996-04-30 | Nec Corp | 熱転写プリンタヘッドの制御装置 |
| US6328395B1 (en) | 1996-09-09 | 2001-12-11 | Seiko Epson Corporation | Ink jet printer and ink jet printing method |
-
1991
- 1991-06-26 JP JP15460091A patent/JP3182789B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08108561A (ja) * | 1994-10-07 | 1996-04-30 | Nec Corp | 熱転写プリンタヘッドの制御装置 |
| US6328395B1 (en) | 1996-09-09 | 2001-12-11 | Seiko Epson Corporation | Ink jet printer and ink jet printing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3182789B2 (ja) | 2001-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH054367A (ja) | プリンタ制御装置 | |
| JP2004185378A (ja) | クロック同期式シリアル通信装置および半導体集積回路装置 | |
| JP2589858B2 (ja) | サーマルヘッドの発熱体制御方法 | |
| JPH04110167A (ja) | サーマルヘッドの熱履歴制御装置 | |
| JP2570723B2 (ja) | サーマルヘッドの制御回路 | |
| JPH11227304A (ja) | プリンタ装置 | |
| JPH05221091A (ja) | プリンタ装置 | |
| JPS6327923A (ja) | シリアルプリンタのデ−タ取込み制御方式 | |
| JP2003291429A (ja) | サーマルヘッドドライバ回路 | |
| JP2537394B2 (ja) | シリアル・ドット・プリンタの印字制御方式 | |
| JP3273731B2 (ja) | プリンタ | |
| JP2563724B2 (ja) | 副走査制御装置 | |
| JP2502883B2 (ja) | ファクシミリ制御装置 | |
| JPH0281649A (ja) | サーマルプリンタのヘッド駆動方法 | |
| JPS62208963A (ja) | プリンタ | |
| JPS63246262A (ja) | サ−マルヘツド駆動回路 | |
| JPS60230875A (ja) | サ−マルプリンタの熱履歴制御装置 | |
| JPS61167268A (ja) | サ−マルヘツド用ドライバ−ｉｃ | |
| JPS6082367A (ja) | サ−マルプリンタにおけるヘツド通電時間制御方法 | |
| JPH02307395A (ja) | ステッピングモータの始動方法 | |
| JPH03133663A (ja) | サーマルヘッド駆動装置 | |
| JPH0442664A (ja) | ライン・サーマル・プリンタ | |
| JPS61109134A (ja) | 印字デ−タ伝送方式 | |
| JPH041705B2 (ja) | ||
| JPS6276865A (ja) | 感熱プリンタの印字制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080427 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090427 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090427 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 11 |