JPH054342Y2 - - Google Patents
Info
- Publication number
- JPH054342Y2 JPH054342Y2 JP1987100220U JP10022087U JPH054342Y2 JP H054342 Y2 JPH054342 Y2 JP H054342Y2 JP 1987100220 U JP1987100220 U JP 1987100220U JP 10022087 U JP10022087 U JP 10022087U JP H054342 Y2 JPH054342 Y2 JP H054342Y2
- Authority
- JP
- Japan
- Prior art keywords
- input
- tuner
- signal
- transistor
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 claims description 11
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 3
- 230000010355 oscillation Effects 0.000 description 7
- 238000002955 isolation Methods 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Structure Of Receivers (AREA)
Description
【考案の詳細な説明】
〈産業上の利用分野〉
本考案は、チユーナ装置に係り、特に入力同調
回路からの信号を増幅する増幅素子の入出力間の
アイソレーシヨンを改善する様にしたチユーナ装
置に関する。
回路からの信号を増幅する増幅素子の入出力間の
アイソレーシヨンを改善する様にしたチユーナ装
置に関する。
〈考案の概要〉
本考案は放送信号を受信し所望の局を選択する
チユーナ装置において、入力同調回路からの信号
を増幅する増幅素子の下側の基板上にアースパタ
ーンを形成し、増幅素子の上側にアースに接続さ
れた導体を密着し配設する事により、増幅素子の
入出力間のアイソレーシヨンを改善する様にした
ものである。
チユーナ装置において、入力同調回路からの信号
を増幅する増幅素子の下側の基板上にアースパタ
ーンを形成し、増幅素子の上側にアースに接続さ
れた導体を密着し配設する事により、増幅素子の
入出力間のアイソレーシヨンを改善する様にした
ものである。
〈従来の技術〉
第２図はチユーナ装置の一般的な回路ブロツク
図を示す。アンテナ端子１に到来した放送信号は
入力同調回路２で選択同調され高周波増幅回路３
でこれを増幅して次段の複同調回路へ供給する。
高周波増幅回路３の増幅素子ＱはFETトランジ
スタを使用しており、受信信号は第１ゲートG1
に供給され、第２ゲートG2にはAGE信号が供給
され、増幅出力はドレインＤに出力される。
図を示す。アンテナ端子１に到来した放送信号は
入力同調回路２で選択同調され高周波増幅回路３
でこれを増幅して次段の複同調回路へ供給する。
高周波増幅回路３の増幅素子ＱはFETトランジ
スタを使用しており、受信信号は第１ゲートG1
に供給され、第２ゲートG2にはAGE信号が供給
され、増幅出力はドレインＤに出力される。
VHF帯以上の高周波帯のチユーナでは周波数
が高い為、FETトランジスタＱのドレインＤで
増幅された信号が入力の第１ゲートG1に誘導し
て正帰還となり、通常トランジスタＱが異常発振
を起すという問題が有り、これを防止する為に、
トランジスタＱの下側の基板上にアースパターン
を形成する対策が一般的に行われている。
が高い為、FETトランジスタＱのドレインＤで
増幅された信号が入力の第１ゲートG1に誘導し
て正帰還となり、通常トランジスタＱが異常発振
を起すという問題が有り、これを防止する為に、
トランジスタＱの下側の基板上にアースパターン
を形成する対策が一般的に行われている。
第３図はこの対策が行われた従来のチユーナ装
置の裏面一部斜視図を示す。チユーナケース４内
に取付けられた基板５の裏面にトランジスタＱが
半田付固定されている（説明に不要なパターン図
及び部品は図示せず）。６は基板のアースパター
ンとケース４とを半田付した半田付部、７はアー
スへの半田付部を示し、基板５上へ組付られたト
ランジスタＱの下側にはアースパターン８が形成
されている。９はアンテナ端子を示す。
置の裏面一部斜視図を示す。チユーナケース４内
に取付けられた基板５の裏面にトランジスタＱが
半田付固定されている（説明に不要なパターン図
及び部品は図示せず）。６は基板のアースパター
ンとケース４とを半田付した半田付部、７はアー
スへの半田付部を示し、基板５上へ組付られたト
ランジスタＱの下側にはアースパターン８が形成
されている。９はアンテナ端子を示す。
〈考案が解決しようとする問題点〉
上記従来例では、トランジスタＱの入出力間の
アイソレーシヨンの改善策としてトランジスタＱ
が取付られる基板上にアースパターン８を形成
し、その対策が講じられてはいるが、然し、この
対策も万全ではなく、中には異常発振を起こすチ
ユーナ装置が不良品として生産され、歩留りを低
下させる原因となつている。
アイソレーシヨンの改善策としてトランジスタＱ
が取付られる基板上にアースパターン８を形成
し、その対策が講じられてはいるが、然し、この
対策も万全ではなく、中には異常発振を起こすチ
ユーナ装置が不良品として生産され、歩留りを低
下させる原因となつている。
又、局部発振回路の発振信号が、トランジスタ
のドレインＤ側から入力側の第１ゲートに誘導漏
洩して、これがアンテナへ伝達され、スプリアス
妨害となる問題がある。
のドレインＤ側から入力側の第１ゲートに誘導漏
洩して、これがアンテナへ伝達され、スプリアス
妨害となる問題がある。
本考案は係る従来の問題点を解決したチユーナ
装置を提供する事を目的とする。
装置を提供する事を目的とする。
〈問題点を解決する為の手段〉
本考案になるチユーナ装置は、入力同調回路か
らの信号を増幅する増幅素子の下側の基板上にア
ースパターンを形成し、又増幅素子の上側にアー
スに接続された導体を密着し配設した構成を有す
る。
らの信号を増幅する増幅素子の下側の基板上にア
ースパターンを形成し、又増幅素子の上側にアー
スに接続された導体を密着し配設した構成を有す
る。
〈作用〉
上記構成の如く、増幅素子の上及び下にアース
パターン及び導体を配設した為、増幅素子の入出
力間は遮蔽された状態となり、入出力間のアイソ
レーシヨンが改善される。
パターン及び導体を配設した為、増幅素子の入出
力間は遮蔽された状態となり、入出力間のアイソ
レーシヨンが改善される。
〈実施例〉
第１図は本考案の一実施例になるチユーナ装置
の一部裏面斜視図を示す。尚、第３図と同一部分
には同一符号を付しその説明は省略する。第３図
との相違点はトラジスタＱの上側に導体１０を密
着して配し、その両端はアースへ半田付部６，７
により半田付されている。第１図中、導体１０に
断面丸型のものを使用しているが、これに限定さ
れず四角等の他形状のものでも良い。但し丸型の
ものは方向性がなく取付作業が簡単である。
の一部裏面斜視図を示す。尚、第３図と同一部分
には同一符号を付しその説明は省略する。第３図
との相違点はトラジスタＱの上側に導体１０を密
着して配し、その両端はアースへ半田付部６，７
により半田付されている。第１図中、導体１０に
断面丸型のものを使用しているが、これに限定さ
れず四角等の他形状のものでも良い。但し丸型の
ものは方向性がなく取付作業が簡単である。
この様にトランジスタＱの上及び下にアースに
接続された導体及びアースパターンをトランジス
タＱの入力側G1，G2と出力側Ｄ，Ｓとを分離す
る様にその間に配する事により入出力間を遮蔽す
る事ができ、入力側への出力側からの信号の誘導
（漏洩）を防止する事ができる。
接続された導体及びアースパターンをトランジス
タＱの入力側G1，G2と出力側Ｄ，Ｓとを分離す
る様にその間に配する事により入出力間を遮蔽す
る事ができ、入力側への出力側からの信号の誘導
（漏洩）を防止する事ができる。
〈考案の効果〉
上述した本考案になるチユーナ装置によれば、
入力同調回路からの信号を増幅する増幅素子の上
下に電磁的な遮蔽材を配しており、これにより、
入出力間のアイソレーシヨンが改善され、増幅素
子の出力側の信号の入力側に対する漏洩が防止さ
れて増幅素子の異常発振がなくなり、又局部発振
回路の発振信号のアンテナ側への漏洩も防止さ
れ、スプリアス妨害の発生をなくす事ができる。
入力同調回路からの信号を増幅する増幅素子の上
下に電磁的な遮蔽材を配しており、これにより、
入出力間のアイソレーシヨンが改善され、増幅素
子の出力側の信号の入力側に対する漏洩が防止さ
れて増幅素子の異常発振がなくなり、又局部発振
回路の発振信号のアンテナ側への漏洩も防止さ
れ、スプリアス妨害の発生をなくす事ができる。
第１図は本考案の一実施例になるチユーナ装置
の一部裏面斜視図、第２図は一般的なチユーナ回
路の回路ブロツク図、第３図は従来のチユーナの
一部裏面斜視図を夫々示す。 ４……チユーナケース、５……回路基板、６，
７……半田付部、８……アースパターン、１０…
…導体。
の一部裏面斜視図、第２図は一般的なチユーナ回
路の回路ブロツク図、第３図は従来のチユーナの
一部裏面斜視図を夫々示す。 ４……チユーナケース、５……回路基板、６，
７……半田付部、８……アースパターン、１０…
…導体。
Claims (1)
- 放送信号を受信し所望の局を選択するチユーナ
装置において、入力同調回路からの信号を増幅す
る増幅素子の下側の基板上にアースパターンを形
成し、該増幅素子の上側にアースに接続された導
体を密着し配設した事を特徴とするチユーナ装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987100220U JPH054342Y2 (ja) | 1987-06-30 | 1987-06-30 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987100220U JPH054342Y2 (ja) | 1987-06-30 | 1987-06-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS645531U JPS645531U (ja) | 1989-01-12 |
| JPH054342Y2 true JPH054342Y2 (ja) | 1993-02-03 |
Family
ID=31328102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987100220U Expired - Lifetime JPH054342Y2 (ja) | 1987-06-30 | 1987-06-30 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH054342Y2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5828443B2 (ja) * | 1973-10-23 | 1983-06-16 | 株式会社不二越 | アツリヨクホシヨウツキリユウリヨウセイギヨベン |
| JPS5950138B2 (ja) * | 1977-10-17 | 1984-12-06 | 石川島播磨重工業株式会社 | 光電検出回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5828443U (ja) * | 1981-08-17 | 1983-02-24 | 株式会社日立製作所 | チユ−ナシ−ルド構造体 |
| JPS58114635U (ja) * | 1982-01-29 | 1983-08-05 | 株式会社日立製作所 | チユ−ナのシ−ルド構造 |
| JPS5950138U (ja) * | 1982-09-28 | 1984-04-03 | 日本電気ホームエレクトロニクス株式会社 | チユ−ナのシ−ルドケ−ス |
| JPS59104596U (ja) * | 1982-12-28 | 1984-07-13 | アルプス電気株式会社 | 高周波機器のシ−ルドカバ−構造 |
-
1987
- 1987-06-30 JP JP1987100220U patent/JPH054342Y2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5828443B2 (ja) * | 1973-10-23 | 1983-06-16 | 株式会社不二越 | アツリヨクホシヨウツキリユウリヨウセイギヨベン |
| JPS5950138B2 (ja) * | 1977-10-17 | 1984-12-06 | 石川島播磨重工業株式会社 | 光電検出回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS645531U (ja) | 1989-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11122133A (ja) | テレビジョンチュ−ナ | |
| JP3533033B2 (ja) | 高周波装置 | |
| JP3020401B2 (ja) | コンバータ回路 | |
| JPH054342Y2 (ja) | ||
| US4491809A (en) | Matching circuit for a pre-amplifier of SHF band television signal receiver | |
| JPH0476541B2 (ja) | ||
| US5248950A (en) | High frequency signal processing apparatus with biasing arrangement | |
| EP1545014B1 (en) | Antenna circuit | |
| JPS6121880Y2 (ja) | ||
| US6459339B1 (en) | High-frequency circuit | |
| JP3099668B2 (ja) | 電子チューナー | |
| JPS6145655Y2 (ja) | ||
| JPH09283874A (ja) | Ｓａｗフィルタの実装構造 | |
| JPS6233370Y2 (ja) | ||
| JPH0215402Y2 (ja) | ||
| JP2559854Y2 (ja) | アンテナ回路 | |
| JPS6253509A (ja) | 多段増幅器 | |
| JPS645399Y2 (ja) | ||
| JPS6086904A (ja) | 超高周波用増幅器 | |
| JPH11330804A (ja) | Ｌｎｂ基板 | |
| JPH0525277Y2 (ja) | ||
| JPS5938762Y2 (ja) | 入力回路装置 | |
| JPH0339957Y2 (ja) | ||
| JPS6211090Y2 (ja) | ||
| JPH04290005A (ja) | 可変インダクタンスと、この可変インダクタンスを用いた共振回路と、この共振回路を用いたフィルタと、このフィルタを用いた高周波装置 |