JPH054285Y2 - - Google Patents
Info
- Publication number
- JPH054285Y2 JPH054285Y2 JP1989030210U JP3021089U JPH054285Y2 JP H054285 Y2 JPH054285 Y2 JP H054285Y2 JP 1989030210 U JP1989030210 U JP 1989030210U JP 3021089 U JP3021089 U JP 3021089U JP H054285 Y2 JPH054285 Y2 JP H054285Y2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- transistor
- terminal
- base terminal
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 10
- 150000003377 silicon compounds Chemical class 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
Landscapes
- Bipolar Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案は不純物をドープした多結晶シリコン膜
を用いた配線構造を有する半導体装置に係り、特
にそのパターン構成に関するものである。
を用いた配線構造を有する半導体装置に係り、特
にそのパターン構成に関するものである。
従来、多結晶シリコン膜を用いた半導体装置
は、この多結晶シリコン膜中にドープする不純物
の濃度を制御する事により所望の抵抗を作成した
り、この多結晶シリコン中に、相反する不純物を
隣接させてドープする事によりダイオードを作成
したりできるため、高密度の集積回路を製造する
のに適していた。
は、この多結晶シリコン膜中にドープする不純物
の濃度を制御する事により所望の抵抗を作成した
り、この多結晶シリコン中に、相反する不純物を
隣接させてドープする事によりダイオードを作成
したりできるため、高密度の集積回路を製造する
のに適していた。
しかしながら、不純物をドープした多結晶シリ
コン膜を用いた構造を配線として使用するには、
従来の金属配線に比べて層抵抗が約100倍から数
百倍も大きいため、パターン設計において配線抵
抗に対して十分な注意を払わねばならなかつた。
特にエミツター端子を最低電位電極に接続し、ベ
ース端子とコレクター端子を短絡したトランジス
ターの、このベース端子とコレクター端子との短
絡点を、隣接した他のトランジスターのベース端
子に接続する回路のパターン構成において、大き
な問題となる事が明らかになつた。
コン膜を用いた構造を配線として使用するには、
従来の金属配線に比べて層抵抗が約100倍から数
百倍も大きいため、パターン設計において配線抵
抗に対して十分な注意を払わねばならなかつた。
特にエミツター端子を最低電位電極に接続し、ベ
ース端子とコレクター端子を短絡したトランジス
ターの、このベース端子とコレクター端子との短
絡点を、隣接した他のトランジスターのベース端
子に接続する回路のパターン構成において、大き
な問題となる事が明らかになつた。
第１図は前述の回路のパターン構成の１例を示
したものである。隣接して配置されたトランジス
ターＴ１，Ｔ２は同一型状であり、トランジスタ
ーＴ１，Ｔ２のエミツター端子ｅ１，ｅ２は最低
電位電極配線Ｌ３に接続されている。さらに、ト
ランジスターＴ１のベース端子ｂ１とコレクター
端子ｃ１を短絡させた配線Ｌ１は、トランジスタ
ーＴ１のコクレター端子ｃ１と、隣接して配置さ
れたトランジスターＴ２のベース端子ｂ２とを接
続しており、トランジスターＴ２のコレクター端
子ｃ２は配線Ｌ２により接続されている。第２図
は、第１図に示したパターン構成図の等価回路を
示したものであり、各各の記号、番号は第１図の
記号、番号に対応している。又、第２図には各部
の配線抵抗ｒ１，ｒ２，ｒ３が記してある。今、
ｅ１から最低電位に流れる電流をIl，ｅ２から最
低電位に流れる電流をI2とすると、I1，I2は
各々、 I1＝IS×exp（VF（I1）／VT） …… I2＝IS×exp（VF（I2）／VT） …… ここでISは同一型状のトランジスターＴ１，Ｔ
２の飽和電流、VF（I1），VF（I2）は、トランジス
ターに流れるエミツター電流I1，I2におけるベー
ス・エミツター電圧、VTは熱電圧であり、常温
において約26mVである。
したものである。隣接して配置されたトランジス
ターＴ１，Ｔ２は同一型状であり、トランジスタ
ーＴ１，Ｔ２のエミツター端子ｅ１，ｅ２は最低
電位電極配線Ｌ３に接続されている。さらに、ト
ランジスターＴ１のベース端子ｂ１とコレクター
端子ｃ１を短絡させた配線Ｌ１は、トランジスタ
ーＴ１のコクレター端子ｃ１と、隣接して配置さ
れたトランジスターＴ２のベース端子ｂ２とを接
続しており、トランジスターＴ２のコレクター端
子ｃ２は配線Ｌ２により接続されている。第２図
は、第１図に示したパターン構成図の等価回路を
示したものであり、各各の記号、番号は第１図の
記号、番号に対応している。又、第２図には各部
の配線抵抗ｒ１，ｒ２，ｒ３が記してある。今、
ｅ１から最低電位に流れる電流をIl，ｅ２から最
低電位に流れる電流をI2とすると、I1，I2は
各々、 I1＝IS×exp（VF（I1）／VT） …… I2＝IS×exp（VF（I2）／VT） …… ここでISは同一型状のトランジスターＴ１，Ｔ
２の飽和電流、VF（I1），VF（I2）は、トランジス
ターに流れるエミツター電流I1，I2におけるベー
ス・エミツター電圧、VTは熱電圧であり、常温
において約26mVである。
従来、金属配線（例えばアルミニウム）は層抵
抗が約0.03Ω／□と小さいため配線抵抗ｒ１，ｒ
２，ｒ３はほぼ0Ωであり、従つてVF（I1）＝VF
（I2）となり，式よりI1＝I2が成立した本来
の回路機能を得ることができたが、不純物をドー
プした多結晶シリコン膜を用いた配線構造は層抵
抗が数Ω／□から十数Ω／□と金属配線の約100
倍から数百倍の大きさになり、配線抵抗が無視し
得なくなり、I1とI2間に大きな差を生じて本来の
回路機能を得ることができなくなつてしまう。例
えば、不純物をドープした多結晶シリコン膜上に
白金（Pt）を蒸着して白金シリサイドを形成し
た多層の配線構造は層抵抗が5Ω／□有り、又第
１図のパターン構成図より配線抵抗ｒ１，ｒ２，
ｒ３に対応する配線型状は、長さ／巾が各々
15μ／5μ、17μ／5μ、15μ／5μとおくと、各々ｒ１
は15Ω、ｒ２は17Ω、ｒ３は15Ωとなる。ここで
I1＝1mAが流れた時のI2値を求めてみると、トラ
ンジスターの順方向電流利得βを100とすると、 VF（I1）＋I1×r1／（β＋１）＝VF（I2）＋I2×r3／（
β＋１）＋〔I1×｛１−１／（β＋１）｝＋I2／（β＋
１）〕×r2 …… より VF（I2）≒VF（I1）−I1×r2 …… と近似され従つて，，式よりI2＝0.52mA
となり、本来I1＝I2≒1mAとして回路動作しなけ
ればならない回路機能が、I1＝1mAに対してI2＝
0.52mAと約半分の電流値となつてしまう。
抗が約0.03Ω／□と小さいため配線抵抗ｒ１，ｒ
２，ｒ３はほぼ0Ωであり、従つてVF（I1）＝VF
（I2）となり，式よりI1＝I2が成立した本来
の回路機能を得ることができたが、不純物をドー
プした多結晶シリコン膜を用いた配線構造は層抵
抗が数Ω／□から十数Ω／□と金属配線の約100
倍から数百倍の大きさになり、配線抵抗が無視し
得なくなり、I1とI2間に大きな差を生じて本来の
回路機能を得ることができなくなつてしまう。例
えば、不純物をドープした多結晶シリコン膜上に
白金（Pt）を蒸着して白金シリサイドを形成し
た多層の配線構造は層抵抗が5Ω／□有り、又第
１図のパターン構成図より配線抵抗ｒ１，ｒ２，
ｒ３に対応する配線型状は、長さ／巾が各々
15μ／5μ、17μ／5μ、15μ／5μとおくと、各々ｒ１
は15Ω、ｒ２は17Ω、ｒ３は15Ωとなる。ここで
I1＝1mAが流れた時のI2値を求めてみると、トラ
ンジスターの順方向電流利得βを100とすると、 VF（I1）＋I1×r1／（β＋１）＝VF（I2）＋I2×r3／（
β＋１）＋〔I1×｛１−１／（β＋１）｝＋I2／（β＋
１）〕×r2 …… より VF（I2）≒VF（I1）−I1×r2 …… と近似され従つて，，式よりI2＝0.52mA
となり、本来I1＝I2≒1mAとして回路動作しなけ
ればならない回路機能が、I1＝1mAに対してI2＝
0.52mAと約半分の電流値となつてしまう。
本考案の目的は、トランジスター間の電流値の
バランスを要求する回路において、この回路を形
成する配線構造がいかなる層抵抗を有していよう
とも、精度良く電流値のバランスを実現すること
のできるパターン構成を有する半導体装置を提供
することに有る。
バランスを要求する回路において、この回路を形
成する配線構造がいかなる層抵抗を有していよう
とも、精度良く電流値のバランスを実現すること
のできるパターン構成を有する半導体装置を提供
することに有る。
本考案の特徴は、エミツター端子を最低電位電
極に接続し、ベース端子とコレクター端子を多結
晶シリコンによる配線により短絡したトランジス
ターのベース端子とコレクター端子との短絡点
を、隣接した第２トランジスターのベース端子に
多結晶シリコンによる配線により接続する回路の
パターン構成において、第１トランジスターのコ
レクター端子へ接続される配線とベース端子へ接
続される配線の接続点から第２トランジスターの
ベース端子へ配線が接続されており、この接続点
から第１および第２のトランジスターの各ベース
への各配線抵抗を等しくした半導体装置にある。
そして、配線構造が不純物をドープした多結晶シ
リコン膜を用いて形成されている事、及びこの不
純物ドープした多結晶シリコン膜上に導電性のケ
イ素化合物を有する事も好ましい構成である。
極に接続し、ベース端子とコレクター端子を多結
晶シリコンによる配線により短絡したトランジス
ターのベース端子とコレクター端子との短絡点
を、隣接した第２トランジスターのベース端子に
多結晶シリコンによる配線により接続する回路の
パターン構成において、第１トランジスターのコ
レクター端子へ接続される配線とベース端子へ接
続される配線の接続点から第２トランジスターの
ベース端子へ配線が接続されており、この接続点
から第１および第２のトランジスターの各ベース
への各配線抵抗を等しくした半導体装置にある。
そして、配線構造が不純物をドープした多結晶シ
リコン膜を用いて形成されている事、及びこの不
純物ドープした多結晶シリコン膜上に導電性のケ
イ素化合物を有する事も好ましい構成である。
以下、この考案の実施例を図面を用いて詳細に
説明する。
説明する。
第３図は前述のような回路を、本考案を用いて
パターン構成した第１の実施例である。図におい
て、隣接して配置されたトランジスターＴ１，Ｔ
２は同一型状であり、トランジスターＴ１，Ｔ２
のエミツター端子ｅ１，ｅ２は最低電位電極配線
Ｌ１３に接続されている。さらに、トランジスタ
ーＴ１のコレクタ端子ｃ１へ接続される配線Ｌ１
４と、ベースｂ１へ接続される配線Ｌ１５との接
続点から、該第２トランジスターのベース端子ｂ
２へ配線Ｌ１６が接続されている。又、第４図は
第３図に示したパターン構成の等価回路図であ
り、各々の記号、番号は第３図の記号、番号に対
応している。なお、第４図には、第３図に記した
配線Ｌ１４，Ｌ１５，Ｌ１６に対応する配線抵抗
r1４，r1５，r1６が各々記してある。この実施例
において、前述の具体例と同様にI1＝1mA、又、
トランジスターの順方向電流利得βを100とする
と、 VF（I1）＋I1×r14／（β＋１）＝VF（I2）＋I2×
r16／（β＋１） …… よりVF（I1）≒VF（I2）と近似され、従つて，
式よりI1＝I2＝1mAとして回路動作するため、
配線抵抗によらず所望の回路機能を有する半導体
装置を構成できる。
パターン構成した第１の実施例である。図におい
て、隣接して配置されたトランジスターＴ１，Ｔ
２は同一型状であり、トランジスターＴ１，Ｔ２
のエミツター端子ｅ１，ｅ２は最低電位電極配線
Ｌ１３に接続されている。さらに、トランジスタ
ーＴ１のコレクタ端子ｃ１へ接続される配線Ｌ１
４と、ベースｂ１へ接続される配線Ｌ１５との接
続点から、該第２トランジスターのベース端子ｂ
２へ配線Ｌ１６が接続されている。又、第４図は
第３図に示したパターン構成の等価回路図であ
り、各々の記号、番号は第３図の記号、番号に対
応している。なお、第４図には、第３図に記した
配線Ｌ１４，Ｌ１５，Ｌ１６に対応する配線抵抗
r1４，r1５，r1６が各々記してある。この実施例
において、前述の具体例と同様にI1＝1mA、又、
トランジスターの順方向電流利得βを100とする
と、 VF（I1）＋I1×r14／（β＋１）＝VF（I2）＋I2×
r16／（β＋１） …… よりVF（I1）≒VF（I2）と近似され、従つて，
式よりI1＝I2＝1mAとして回路動作するため、
配線抵抗によらず所望の回路機能を有する半導体
装置を構成できる。
以上、本考案の実施例をのべてきたが、配線構
成が一層目に多結晶シリコンを用いた多層配線の
場合や多層構造の任意の層においても本願考案が
有効であることは当然である。
成が一層目に多結晶シリコンを用いた多層配線の
場合や多層構造の任意の層においても本願考案が
有効であることは当然である。
本考案によれば、多結晶シリコンを用いた配線
構造をどのような回路の結線にも利用できるた
め、さらに高性能で高密度の集積回路装置が可能
となり、又十分満足すべき回路機能が得られるた
め歩留りの向上も期待でき今後大規模に集積化さ
れ、歩留り良く製作されねばならぬ半導体装置に
向けて大きな効果を期待できることは明らかであ
る。
構造をどのような回路の結線にも利用できるた
め、さらに高性能で高密度の集積回路装置が可能
となり、又十分満足すべき回路機能が得られるた
め歩留りの向上も期待でき今後大規模に集積化さ
れ、歩留り良く製作されねばならぬ半導体装置に
向けて大きな効果を期待できることは明らかであ
る。
第１図は誤動作を起す従来の半導体装置の配線
パターン例、第３図は本考案の実施例の半導体装
置の配線パターン構成図である。又、第２図、第
４図は各々第１図、第３図の等価回路図を表わし
たものであり、各々の回路図及びパターン構成図
に記されたトランジスターＴ１，Ｔ２は同一型状
であり、又電流I1，I2は各々のトランジスターＴ
１，Ｔ２のエミツター端子から流れる電流値とし
て定義してある。 ｃ１，ｅ１，ｂ１……各々トランジスターＴ１
のコレクター端子、エミツター端子、ベース端
子、ｃ２，ｅ２，ｂ２……各々トランジスターＴ
２のコレクター端子、エミツター端子、ベース端
子、Ｌ１，Ｌ１１……トランジスターＴ１のコレ
クター端子、ベース端子とトランジスターＴ２の
ベース端子へ接続される配線の総称、Ｌ２，Ｌ１
２……トランジスターＴ２のコレクター端子に接
続される配線、Ｌ３，Ｌ１３……トランジスター
Ｔ１のエミツター端子と、トランジスターＴ２の
エミツター端子に接続される最低電位電極配線、
Ｌ１４，Ｌ１５，Ｌ１６……配線Ｌ１１におい
て、各々トランジスターＴ１のコレクター端子ｃ
１、ベース端子ｂ１、及びトランジスターＴ２の
ベース端子ｂ２に接続さる配線、ｒ１，ｒ２，ｒ
３，r1４，r1５，r1６……配線抵抗。
パターン例、第３図は本考案の実施例の半導体装
置の配線パターン構成図である。又、第２図、第
４図は各々第１図、第３図の等価回路図を表わし
たものであり、各々の回路図及びパターン構成図
に記されたトランジスターＴ１，Ｔ２は同一型状
であり、又電流I1，I2は各々のトランジスターＴ
１，Ｔ２のエミツター端子から流れる電流値とし
て定義してある。 ｃ１，ｅ１，ｂ１……各々トランジスターＴ１
のコレクター端子、エミツター端子、ベース端
子、ｃ２，ｅ２，ｂ２……各々トランジスターＴ
２のコレクター端子、エミツター端子、ベース端
子、Ｌ１，Ｌ１１……トランジスターＴ１のコレ
クター端子、ベース端子とトランジスターＴ２の
ベース端子へ接続される配線の総称、Ｌ２，Ｌ１
２……トランジスターＴ２のコレクター端子に接
続される配線、Ｌ３，Ｌ１３……トランジスター
Ｔ１のエミツター端子と、トランジスターＴ２の
エミツター端子に接続される最低電位電極配線、
Ｌ１４，Ｌ１５，Ｌ１６……配線Ｌ１１におい
て、各々トランジスターＴ１のコレクター端子ｃ
１、ベース端子ｂ１、及びトランジスターＴ２の
ベース端子ｂ２に接続さる配線、ｒ１，ｒ２，ｒ
３，r1４，r1５，r1６……配線抵抗。
Claims (1)
- 【実用新案登録請求の範囲】 (1) ベース端子とコレクター端子とを不純物をド
ープした多結晶シリコンによる配線により短絡
した第１トランジスターの該ベース端子とコレ
クター端子との短絡配線を、該第１トランジス
ターに隣接した第２トランジスターのベース端
子に不純物をドープした多結晶シリコンによる
配線により接続し、これら第１および第２トラ
ンジスターのエミツタ同士を共通に配線した回
路の配線パターン構成において、該第１トラン
ジスターのコレクター端子へ接続される配線と
該第１トランジスターのベース端子へ接続され
る配線との接続点から前記第２トランジスター
のベース端子への配線が分岐されて接続されて
おり、かつ前記接続点から前記第１のトランジ
スターのベースへの配線抵抗と前記接続点から
前記第２のトランジスターのベースへの配線抵
抗が等しくされていることを特徴とする半導体
装置。 (2) 前記多結晶シリコンによる配線は不純物をド
ープした多結晶シリコン膜上に導電性のケイ素
化合物を有する事を特徴とする実用新案登録請
求の範囲第(1)項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989030210U JPH054285Y2 (ja) | 1989-03-16 | 1989-03-16 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989030210U JPH054285Y2 (ja) | 1989-03-16 | 1989-03-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02745U JPH02745U (ja) | 1990-01-05 |
| JPH054285Y2 true JPH054285Y2 (ja) | 1993-02-02 |
Family
ID=31255076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989030210U Expired - Lifetime JPH054285Y2 (ja) | 1989-03-16 | 1989-03-16 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH054285Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4979486A (ja) * | 1972-12-06 | 1974-07-31 |
-
1989
- 1989-03-16 JP JP1989030210U patent/JPH054285Y2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4979486A (ja) * | 1972-12-06 | 1974-07-31 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02745U (ja) | 1990-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6048765B2 (ja) | 定電圧半導体集積回路 | |
| JPH054285Y2 (ja) | ||
| JPH0574802A (ja) | 電流検出機能付トランジスタ | |
| JPS5955610A (ja) | 電流ミラ−回路 | |
| JP3106562B2 (ja) | 下地固定式セミカスタムｌｓｉ | |
| JPH0328517Y2 (ja) | ||
| JP3179211B2 (ja) | 半導体集積回路装置 | |
| JP2811740B2 (ja) | 集積回路 | |
| JPS6350858B2 (ja) | ||
| JPS5912824Y2 (ja) | トランジスタ回路 | |
| JPS6062149A (ja) | 半導体装置 | |
| JPS5855454Y2 (ja) | 定電流回路 | |
| JP2529396B2 (ja) | 半導体集積回路装置 | |
| JPH032987Y2 (ja) | ||
| JPH0582083B2 (ja) | ||
| JPH06105070B2 (ja) | 半導体スイッチング回路 | |
| JPS6112389B2 (ja) | ||
| JPH05297966A (ja) | 定電流源回路 | |
| JP3124938B2 (ja) | 直流安定化電源回路 | |
| JPS5854664A (ja) | 半導体装置 | |
| JP2624280B2 (ja) | Ｉｉｌ素子 | |
| JPS60145653A (ja) | 半導体装置の製造方法 | |
| JPH0353804B2 (ja) | ||
| JPH0697724B2 (ja) | 半導体集積回路装置 | |
| JPS634962B2 (ja) |