JPH054260U - 二重系の情報転送装置 - Google Patents
二重系の情報転送装置Info
- Publication number
- JPH054260U JPH054260U JP3320991U JP3320991U JPH054260U JP H054260 U JPH054260 U JP H054260U JP 3320991 U JP3320991 U JP 3320991U JP 3320991 U JP3320991 U JP 3320991U JP H054260 U JPH054260 U JP H054260U
- Authority
- JP
- Japan
- Prior art keywords
- state
- dual
- bus
- information
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Exchange Systems With Centralized Control (AREA)
Abstract
(57)【要約】
【目的】 二重系システムにおいて、情報の転送が確実
に行なえるとともに0系,1系のシステム状態の移行が
確実に行なえることを目的とする。 【構成】 0系のシステム状態を制御するシステム制御
装置4によってシステム状態をアクト状態,スタンバイ
状態,トラブル状態,オフライン状態の何れかに制御
し、システム情報を二重書きメモリ部6へ書き込む際
に、システム状態により1系の二重書きメモリ部16へ
同時に二重書きを行なう。
に行なえるとともに0系,1系のシステム状態の移行が
確実に行なえることを目的とする。 【構成】 0系のシステム状態を制御するシステム制御
装置4によってシステム状態をアクト状態,スタンバイ
状態,トラブル状態,オフライン状態の何れかに制御
し、システム情報を二重書きメモリ部6へ書き込む際
に、システム状態により1系の二重書きメモリ部16へ
同時に二重書きを行なう。
Description
【0001】
この考案は、二重化構成システムでの情報転送方式に関するものである。
【0002】
図6は例えば特開平2−18626号公報に示された従来の二重系の情報転送
方式を示す構成図であり、図において、0系Aはアクト系として、また、1系B
はスタンバイ系として使用されるが、0系、1系共にハードウェア的にはほとん
ど同一構成となっている。0系はプロセッサ1、メモリ装置2、0系プロセッサ
バス3、システム制御装置4および通信制御装置5より、また、1系はプロセッ
サ11、メモリ装置12、1系プロセッサバス13、システム制御装置14およ
び通信制御装置15より成るが、システム制御装置4、14間は系間交差バス2
1によって、また、通信制御装置5,15間は内部通信制御バス20によってそ
れぞれインターフェースされたものとなっている。
【0003】
次に動作について説明する。通常時には0系はアクト系として稼動し、1系は
スタンバイ系として待機しているが、アクト系のプロセッサ1は必要な処理を行
い、メモリ装置2との間で所定のデータ読出し、書込みの処理が行われている。
また、他の端末との間でもバス3を介して必要なデータの送受を行っている。更
に、システム制御装置4では0系の監視が行われ、何等かの障害発生時には障害
種別情報等の障害表示を行う。
スタンバイ系でのシステム制御装置14では系間交差バス21を介して上記シス
テム制御装置4に表示される監視情報を受けとり、同様に表示している。通信制
御装置5ではまた、バス3からの転送用の情報を受けとったうえバス20、通信
制御装置15を介してスタンバイ系に転送させている。
ここで、アクト系で何等かの障害が発生すれば、その障害情報等がシステム制御
装置4,14に表示され、1系をACT系として立上げる。その際に、0系の障
害情報はメモリ装置2へ格納されている。
【0004】
従来の二重系の情報転送方式は以上のように構成されているので、メモリ装置
2へ格納された障害情報を1系が受け取るには通信制御装置5等を介さなければ
ならず、該障害情報の転送ルートが正常動作することが必要で、また、障害情報
を受け取る処理により、1系のアクト系としての立上げに時間がかかるなどの問
題点があった。
【0005】
この考案は上記のような問題点を解消するためになされたもので、確実に障害
情報を受け取ることができるとともに障害情報を受け取る時間を無くすことがで
きる二重系の情報転送方式を得ることを目的としており、さらにこの方式に適し
た回路構成を提供することを目的とする。
【0006】
この考案に係る、二重系の情報転送方式は、システム制御装置がシステム状態
として、アクト状態,スタンバイ状態,トラブル状態,オフライン状態とを持つ
とともに、システム状態により制御される二重書きメモリ部により構成されるよ
うにしたものである。
【0007】
この考案における二重書きメモリ部への情報転送は、システム状態により自動
的に自系から他系への二重書きが行なわれる。また、オフライン状態を持つこと
によりシステム状態の移行が確実に行なわれる。
【0008】
実施例1.
以下、この考案の一実施例を図について説明する。図中、既述の符号と同一の
符号は同一部分を示しているので、その説明は省略する。図1は一実施例を示す
構成図であり、図において6,16は二重書きメモリ部、22は二重書きメモリ
部6,16を接続する二重書きバスである。
【0009】
図2はシステム制御装置4及び二重書きメモリ部の構成図であり、図において
40は自系障害情報、他系障害情報及び他系システム情報より自系システム状態
を決め系切替等の制御を行う系切替部、41はシステムの障害を検出するプロセ
ッサ故障検出部、60はシステム情報を格納する二重書きメモリ、61はシステ
ムのプロセッサバス3と二重書きメモリ間のゲート、62は二重書きメモリ60
と二重書きバス22間のゲート、63はゲート61,62と二重書きメモリ63
を系切替部40より通知される自系システム状態及び他系システム状態とにより
制御する制御回路である。
【0010】
図3は系切替部40の構成図であり、図において400は自系障害情報、他系
障害情報及び他系システム情報より自系システム状態を決めるPLD、401は
PLD400により決まった自系システム状態を記憶する自系EXEF/F、4
02は自系EXEF/F401と同様にPLD400により決まった自系システ
ム状態を記憶する自系ACTF/F、403はPLD400の出力により他系が
障害状態であることを記憶する他系TBLF/Fである。ここで自系システム状
態は自系EXEF/F401と自系ACTF/F402との組み合せにより決ま
る。またPLD400はプログラマブルロジックデバイスであり、変更可能な任
意の論理式に基づき、入力条件により出力を制御するものである。
【0011】
図4はシステム状態の遷移を示す状態遷移図であり、図において、4aはシス
テム稼動中であるアクト状態を示すACT、4bは待機中であるスタンバイ状態
を示すSBY、4cは故障中であるトラブル状態を示すTBL、4dはACT4
a、SBY4b、TBL4c以外の状態であるオフライン状態を示すOFFであ
る。
図5は、システム状態と自系EXEF/F401、自系ACTF/F402と
の関係を示す対応表である。
【0012】
次に動作について説明する。立上げ時に0系はアクト系として稼動し、1系は
スタンバイ系として待機しているが、アクト系のプロセッサ1は必要な処理を行
い、二重書きメモリ部6との間で、所定のデータを読出し、書込み処理が行われ
ている。また、システム制御装置4では0系の監視が行われ、何等かの障害発生
時には障害種別情報等の障害通知等の処理を行なう。
【0013】
スタンバイ系でのシステム制御装置14では系間交差バス21を介して上記シ
ステム制御装置4から通知される0系のシステム状態を監視して1系のシステム
状態を制御する。通信制御装置5ではまた、バス3から転送用の情報を受けとっ
たうえバス20、通信制御装置15を介して、1系へ転送させている。
【0014】
ここでアクト系で何等かの障害が発生すれば、その障害種別によりシステム制
御装置4は0系のシステム状態をアクト系よりトラブル系とし、1系のシステム
制御装置14は1系をアクト系として立上げる。その際に、0系に障害情報等の
システム情報は二重書きメモリ部6及び、1系二重書きメモリ部16へ格納され
ている。
システム制御装置4と二重書きメモリ部6の動作について図2、図3、図4、
図5を用い詳細に説明する。
システム制御装置4は系切替部40とプロセッサ故障検出部41とで構成されて
いる。また系切替部40はPLD400と自系EXEF/F401と自系ACT
F/F402と他系TBLF/F403とで構成されている。
ここで0系のシステム状態は、自系EXEF/F401と自系ACTF/Fの組
み合せにより決まる。システム状態は図5の対応表で決まり、システム状態の遷
移は図4の状態遷移図で決まる。
【0015】
自系EXEF/F401がON、自系ACTF/F402がONでシステム状
態がACT4aとする。ここでプロセッ故障検出部41が0系の障害を検出する
と系切替40へ自系障害として通知されPLD400が障害処理として状態移行
を行う。PLD400はACT4aからTBL4cへ移行する為に自系EXEF
/F402をOFFにする。
1系のシステム制御装置14にも系切替部40と同様の回路が有り0系の障害
を他系障害として、1系のシステム状態をSBY4bからACT4aにする。こ
こで他系TBLF/F403は、他系障害発生時に状態移行、SBY4bからA
CT4a、ACT4aからTBL4c等が確実に行なわれるように、他系障害を
ラッチする為のものである。
【0016】
次に障害情報等のシステム情報の二重書きについて説明する。
0系がACT4aの状態かつ、1系がSBY4bの状態の時、二重書きメモリ部
6の制御回路63は、ゲート61を開けることりより、二重書きメモリ60へシ
ステム情報を書き込む。また、制御回路63は、ゲート62を開けることにより
、2重書きバス22を介して、二重書きメモリ部16へ二重書きメモリ部6と同
一の内容、すなわち、0系のシステム情報を書き込む。
ここで0系がACR4aからTBL4cに移行すると、制御回路63はゲート
61を閉め二重書きメモリ60を保護すると共に、ゲート62を閉め二重書きメ
モリ部16への新たな書き込みを禁止する。この結果二重書きメモリ部16へは
0系の最後のシステム情報が格納されていることになる。
【0017】
1系がSBY4bからACT4aに移行する際には、二重書きメモリ部16に
格納された0系のシステム状態により、立上げることが出来る。
図4において、ACT4a,SBT4b,TBL4cについて上記説明中にシ
ステム状態として出てきたので、OFF4dについて説明する。
通常、システム状態はアクト状態を示すACT4b、またはスタンバイ状態を
示すSBY4bであり、トラブル発生時のみTBL4cとなる。
ここで、トラブル以外の要因、例えばコマンド、マニュアル操作等により0系
をACT4aからSBY4bに移行した場合、1系はSBY4bからACT4a
に移行する。しかし0系がSBY4bになった時点では1系はまだSBY4bで
ある為に、0系はACT4aに移行しようとする。このように、ACT4aとS
BY4b間での状態移行のみでは、両系ACT4aの状態になる等の不具合が発
生する。そこでACT4aからSBY4bには直接移行出来ないようにし、OF
F4dを経由するようにする。このようにすることにより0系は、1系がまだS
BY4bであっても、自系がOFF4dの為ACT4aには移行出来ない。
【0018】
以上のように、この考案によれば、システム情報を二重書きメモリにより、0
系、1系両方に書き込むとともに、システム状態としてアクト状態,スタンバイ
状態,トラブル状態,オフラライン状態を設けるように構成したので、情報の転
送が確実に行なえ、状態移行も確実に行なえるものが得られる効果がある。
【図1】この考案の一実施例による二重系の情報転送方
式を示す構成図である。
式を示す構成図である。
【図2】図1のシステム制御装置、二重書きメモリ部の
詳細を示す構成図である。
詳細を示す構成図である。
【図3】図2の系切替部の詳細を示す構成図である。
【図4】図1のシステム状態の遷移を示す状態遷移図で
ある。
ある。
【図5】図3、図4の関係を示す対応表である。
【図6】従来の二重系の情報転送方式を示す構成図であ
る。
る。
1 プロセッサ
2 メモリ装置
3 0系プロセッサバス
4 システム制御装置
5 通信制御装置
6 二重書きメモリ部
11 プロセッサ
12 メモリ装置
13 1系プロセッサバス
14 システム制御装置
15 通信制御装置
16 二重書きメモリ部
20 通信制御バス
21 系間交差バス
22 二重書きバス
40 系切替部
41 プロセッサ故障検出部
60 二重書きメモリ
61 ゲート
62 ゲート
63 制御回路
Claims (5)
- 【請求項1】 立上げ時アクト系として稼動する0系シ
ステムと立上げ時スタンバイ系として待機する1系シス
テムより構成され、上記各システムはシステムを制御す
るプロセッサと、該プロセッサのプログラム等を格納す
るメモリ装置と、該プロセッサからの指示により他系へ
の通信を行う通信制御装置と、障害等の要因により、シ
ステムの状態を制御するシステム制御装置と、障害情報
等のシステム情報を格納する二重書きメモリ部と、これ
ら各部をインタフェースする共通バスとを備えたことを
特徴とする二重系の情報転送装置。 - 【請求項2】 0系システムと1系システムのシステム
制御装置は系間交差バスによって、通信制御装置は通信
制御バスによって、二重書きメモリ部は二重書きバスに
よって接続されることを特徴とする請求項第1項記載の
二重系の情報転送装置。 - 【請求項3】 該システムの制御装置はシステムの障害
を検出するプロセッサ故障検出部と、自系障害情報、他
系障害情報及び他系システム情態より自系システム状態
を決め、系切替等の制御を行う系切替部とを備えたこと
を特徴とする請求項第1項,第2項記載の二重系の情報
転送装置。 - 【請求項4】 該システム状態として稼動中を示すアク
ト状態と待機中を示すスタンバイ状態と、故障中を示す
トラブル状態と前記各状態以外の状態を示すオフライン
状態を持ち、アクト状態になるためには必ずスタンバイ
状態を経由し、かつアクト状態からスタンバイ状態へは
直接移行出来ない事を特徴とする請求項第1項,第2
項,第3項記載の二重系の情報転送装置。 - 【請求項5】 該二重書きメモリ部はシステム情報を格
納する二重書きメモリと、システムの共通バスと二重書
きメモリ間のゲートと、二重書きメモリと二重書きバス
間のゲートと、各ゲートと二重書きメモリを系切替部よ
り通知される自系システム状態及び他系システム状態と
により制御する制御回路とを備えたことを特徴とする請
求項第1項,第2項,第3項,第4項記載の二重系の情
報転送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3320991U JPH054260U (ja) | 1991-05-14 | 1991-05-14 | 二重系の情報転送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3320991U JPH054260U (ja) | 1991-05-14 | 1991-05-14 | 二重系の情報転送装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH054260U true JPH054260U (ja) | 1993-01-22 |
Family
ID=12380069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3320991U Pending JPH054260U (ja) | 1991-05-14 | 1991-05-14 | 二重系の情報転送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH054260U (ja) |
-
1991
- 1991-05-14 JP JP3320991U patent/JPH054260U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007511806A (ja) | 技術的装置を制御するための冗長性自動化システム及びその作動方法 | |
JPH08320835A (ja) | 外部バスの障害検出方法 | |
KR900016885A (ko) | 듀플렉스 컴퓨터 시스템 | |
JPH054260U (ja) | 二重系の情報転送装置 | |
JP2993337B2 (ja) | 2重系のバスコントロ−ル方法 | |
JPH08202573A (ja) | 二重化システムにおけるras情報の保存方法 | |
KR100301769B1 (ko) | 감시제어시스템의메모리장치 | |
JP2600614B2 (ja) | 障害情報収集可能な交換システム | |
JPH09311716A (ja) | Lan装置 | |
JP2519298B2 (ja) | デ―タ伝送装置 | |
JPH0751609Y2 (ja) | プログラマブルコントローラの故障情報記憶回路 | |
JPH06332737A (ja) | メモリコピー方式 | |
JP2758307B2 (ja) | プログラマブルコントローラ | |
JPH08137709A (ja) | 情報処理システム | |
JPH02173852A (ja) | バス診断装置 | |
JPH05216856A (ja) | マルチマイクロプロセッサシステムの障害保守方式 | |
KR0125889Y1 (ko) | 프로그래머블 콘트롤러의 이중화모드 제어장치 | |
JP2685289B2 (ja) | 書込許可信号チェック方式 | |
JP2000253028A (ja) | 伝送装置 | |
JP2000242317A (ja) | プログラマブルコントローラ | |
JPH0113577B2 (ja) | ||
JPH0795282B2 (ja) | 2重化マイクロプロセッサの自動切換装置 | |
JPH05108588A (ja) | マルチプロセツサシステム | |
JPH05274169A (ja) | 計算機 | |
JPH11272554A (ja) | 計算機システム |