JP2000253028A - 伝送装置 - Google Patents

Abstract

(57)【要約】 【課題】 運用系及び補助系の間の伝送状態の情報を同
期させ、運用系切替時における情報の欠落をなくし、か
つ、運用系の切替時間を短縮する二重化監視制御システ
ムを設けた伝送装置を提供する。 【解決手段】 監視制御部１及び監視制御部２は、、二
重化構成を取っており、伝送処理の動作を行う各被監視
制御部３の動作状況の監視を行う。ＣＰＵ・１Ａは監視
制御部１に設けられ、ＣＰＵ・２Ａは監視制御部２に設
けられ、互いに図示しないプログラム記憶部に記憶され
ているプログラムに従い、監視制御に関する主な処理を
行う。内部メモリ１Ｂ及び内部メモリ２Ｂは、各々監視
制御部１，監視制御部２に設けられ、ＣＰＵ・１Ａ及び
ＣＰＵ・２Ａの行う監視制御結果に基づき、被監視制御
部３からの状態変化通知のデータ及び処理中の演算途中
のデータが記憶される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、装置内部の機能部
に障害が発生した場合に、二重化された補助機能部に処
理が切り換えられ運用を停止することのない、データ伝
送を行う伝送装置に係わるものである。

【０００２】

【従来の技術】従来のデータ伝送を行う伝送装置の二重
化監視制御システムを、図３を参照して説明する。図３
は、従来の二重化監視システムの構成を示すブロック図
である。従来の二重化監視制御システムは、図３に示す
ように、監視制御部１０１と監視制御部１０２との間に
共通に参照できる、伝送状態を記憶する機能を有するＦ
ＩＬＥ部１０４が設けられている。

【０００３】また、監視制御部１０１は、動作の制御を
行うＣＰＵ（中央処理装置）・１０１Ａと、このＣＰＵ
・１０１Ａの処理データ等を一時記憶する内部メモリ１
０１Ｂとで構成されている。同様に、監視制御部１０２
は、動作の制御を行うＣＰＵ）・１０２Ａと、このＣＰ
Ｕ・１０２Ａの処理データ等を一時記憶する内部メモリ
（ランダム・アクセス・メモリ）・１０２Ｂとで構成さ
れている。

【０００４】例えば、監視制御部１０１が実際に伝送装
置の伝送状態の監視を行っている運用系とする。このと
き、監視制御部１０２は、監視制御部１０１の補助系と
なる。そして、監視制御部１０１は、伝送状態に変更が
あった場合、この状態変更のデータをＦＩＬＥ部０１４
へ書き込む。

【０００５】このように、伝送装置内部の監視制御部
は、通常、運用系に指定されているものが動作してい
る。また、例えば、運用系である監視制御部１０１に障
害が発生した場合、非運用であった補助系の監視制御部
１０２は起動状態に移行され、運用系の切換が行われ
る。そして、監視制御部１０２は、ＦＩＬＥ部１０４に
記憶されている伝送状態の情報に基づき、新たに情報を
構築して動作を開始する。

【０００６】

【発明が解決しようとする課題】しかしながら、上述し
た従来の二重化監視制御方式には、以下に示す課題があ
る。 従来の伝送装置には、運用系の監視制御部に障害が
起こり、補助系の監視制御部の運用系切替を行うため、
新たな伝送状態の構築に時間がかかるため、その間、監
視機能が停止してしまうという欠点がある。かつ、従来
の伝送装置には、運用系の切替時間中、伝送状態の監視
機能が停止してしまい、切替時間が長くなるほど伝送に
おける障害検出が遅れることになり、伝送システム全体
に及ぼす悪影響の度合いが大きくなるという問題があ
る。

【０００７】 従来の伝送装置には、運用系及び補助
系の監視制御部間に共通に使用するＦＩＬＥ部が設けら
れているため、物理的な実装スペースをが要求され、ま
た、ＦＩＬＥ部の容量により記憶内容が制限される、か
つＦＩＬＥ部の故障が発生すると情報が欠落し状態を完
全に復旧できなくなるという問題がある。

【０００８】本発明はこのような背景の下になされたも
ので、運用系及び補助系の間の伝送状態の情報を同期さ
せ、運用系切替時における情報の欠落をなくし、かつ、
運用系の切替時間を短縮する二重化監視制御システムを
設けた伝送装置を提供することにある。

【０００９】

【課題を解決するための手段】請求項１記載の発明は、
伝送装置において、伝送装置内の複数の処理部の動作を
監視する第一の監視制御部と、前記処理部の動作の監視
を行う第二の監視制御部と、前記第一の監視制御部及び
前記第二の監視制御部の障害の有無を検出するこの第一
の監視制御部に設けられた第一の障害検出部と、前記第
一の監視制御部及び前記第二の監視制御部の障害の有無
を検出するこの第二の監視制御部に設けられた第二の障
害検出部とを具備することを特徴とする。

【００１０】請求項２記載の発明は、請求項１記載の伝
送装置において、前記第一の障害検出部と前記第二の障
害検出部とが、所定の時間毎に前記第一の監視制御部及
び前記第二の監視制御部の障害有無の検出を、相互の検
出結果の一致性を確認しつつ行うことを特徴とする。

【００１１】請求項３記載の発明は、請求項１または請
求項２記載の伝送装置において、前記第一の監視制御部
及び前記第二の監視制御部が、それぞれ前記伝送装置の
前記処理部の動作状態の同一の情報を記憶する記憶部を
有することを特徴とする。

【００１２】本発明は、伝送装置における装置内監視制
御部において、監視制御部が二重化構成とり、二重化を
構成する部を設けたことを特徴としている。図１に本発
明による伝送装置における二重化監視制御システムを示
すように、ＣＰＵを搭載した監視制御機能を構成する部
分が二重化を構成しており、本発明に従って、二重化を
構成する監視制御部間の情報をお互いに参照が可能な構
成を設けている。

【００１３】この伝送装置における二重化監視制御シス
テムは、ある一定時間単位毎にお互いの状態を監視し、
状態の一致性を確認しながら監視制御を行うという動作
を行う。従って、一方の監視制御部に障害が発生し、他
方の監視制御部に運用系が切り替わった場合において
も、監視制御が中断することなく継続できるという効果
が得られる。

【００１４】

【発明の実施の形態】以下、図面を参照して本発明の実
施形態について説明する。図１は本発明の一実施形態に
よる伝送装置の構成を示すブロック図である。この図に
おいて、１は監視制御部であり、伝送処理の動作を行う
各被監視制御部３の動作状況の監視を行う。同様に、２
は監視制御部であり、伝送処理の動作を行う各被監視制
御部３の動作状況の監視を行う。ここで、監視制御部１
と監視制御部２とは、二重化構成を取っている。

【００１５】１ＡはＣＰＵであり、監視制御部１内部に
設けられている。また、ＣＰＵ・１Ａは、図示しないプ
ログラム記憶部に記憶されているプログラムに従い、監
視制御に関する主な処理を行う。２ＡはＣＰＵであり、
監視制御部２内部に設けられている。また、ＣＰＵ・２
Ａは、図示しないプログラム記憶部に記憶されているプ
ログラムに従い、監視制御に関する主な処理を行う。

【００１６】３は伝送装置を構成するデータ伝送に関す
る内部処理を行う被監視制御部であり、内部状態の監視
を行っている。また、被監視制御部３は、内部障害の発
生などの内部状態が変化した場合、監視制御部１及び監
視制御部２に対して状態変更通知を出力する。

【００１７】１Ｂは監視制御部１に設けられた内部メモ
リであり、ＣＰＵ・１Ａ及びＣＰＵ・２Ａの行う監視制
御結果に基づき、被監視制御部３からの状態変化通知の
データ及び処理中の演算途中のデータが記憶される。２
Ｂは監視制御部２に設けられた内部メモリであり、ＣＰ
Ｕ・１Ａ及びＣＰＵ・２Ａの行う監視制御結果に基づ
き、被監視制御部３からの状態変化通知のデータ、及び
処理中の演算途中のデータが記憶される。

【００１８】監視制御部１におけるＣＰＵ・１Ａの内部
バス１Ｃは、監視制御部２内の内部メモリ２Ｂに接続さ
れており、ＣＰＵ・１ＡはＣＰＵ・２Ａの内部メモリ２
Ｂの内容をこの内部バス１Ｃを介して参照する。同様
に、監視制御部２におけるＣＰＵ・２Ａの内部バス２Ｃ
は、監視制御部１内の内部メモリ１Ｂに接続されてお
り、ＣＰＵ・２ＡはＣＰＵ・１Ａの内部メモリ１Ｂの内
容をこの内部バス２Ｃを介して参照する。

【００１９】１Ｄは監視制御部１内に設けられた障害検
出部であり、監視制御部１及び監視制御部２内の障害を
監視する。また、障害検出部１Ｄは、監視制御部１及び
監視制御部２内部に障害等の状態変化を検出した場合、
検出結果をそれぞれＣＰＵ・１Ａ及びＣＰＵ・２Ａへ通
知する。

【００２０】同様に、２Ｄは監視制御部２内に設けられ
た障害検出部であり、監視制御部１及び監視制御部２内
の障害を監視する。また、障害検出部２Ｄは、監視制御
部１及び監視制御部２内部に障害等の状態変化を検出し
た場合、検出結果をそれぞれＣＰＵ・１Ａ及びＣＰＵ・
２Ａへ通知する。

【００２１】次に、図１を参照し、一実施形態の動作例
を説明する。図１に示す一実施形態による伝送装置にお
いて、監視制御部１及び監視制御部２は、二重化構成と
なっている。このため、監視制御部１及び監視制御部２
は、必ずどちらか一方が運用系として、また他方が補助
用の非運用系として動作を行っている。

【００２２】例えば、初期状態として、監視制御部１が
被監視制御部３の監視制御を行う運用系であるとする。
このとき、被監視制御部３は、常にその内部状態の監視
を行っており、内部障害等、内部状態変化が発生した場
合、監視制御部１及び監視制御装置２の双方に向けて状
態変化通知を送信する。

【００２３】監視制御部１及び監視制御部２は、それぞ
れ同一の状態変化通知を受け取り、この状態変更通知の
内容に従った編集処理を行い、各々内部メモリ１Ｂ，内
部メモリ２Ｂへ状態変化通知のデータを保存する。監視
制御部１及び監視制御部２は、複数の被監視制御部３か
らの状態変化通知を処理し、一連の動作が終了した後、
それぞれ内部メモリ１Ｂと内部メモリ２Ｂとに記憶され
ているデータの比較を行う。

【００２４】そして、監視制御部１及び監視制御部２
は、この内部メモリ１Ｂと内部メモリ２Ｂとの比較を行
った結果、両メモリの内容が一致していれば、一連の動
作を終了とする。また、監視制御部１及び監視制御部２
がこの内部メモリ１Ｂと内部メモリ２Ｂとの比較を行っ
た結果、監視制御部２が両メモリの内容の不一致を検出
した場合、非運用側であるＣＰＵ・２Ａは、運用側のＣ
ＰＵ・１Ａの動作状態と異なっていると判断し、運用側
の内部メモリ１Ｂから内部メモリ２Ｂへ、内部メモリ１
Ａに記憶されているデータのコピーを行う。

【００２５】さらに、監視制御部１及び監視制御部２が
この内部メモリ１Ｂと内部メモリ２Ｂとの比較を行った
結果、監視制御部１が両メモリの内容の不一致を検出し
た場合、運用側であるＣＰＵ・１Ａは、上述した運用側
の内部メモリ１Ｂの様な特別な動作は行わない。

【００２６】また、障害検出部１Ｄで監視制御部１内の
障害が検出されたとき、監視制御部１及び監視制御部２
が内部メモリ１Ｂと内部メモリ２Ｂとに不一致があるこ
とを検出した場合、非運用側であるＣＰＵ・２Ａは、運
用側の内部メモリ１Ｂから内部メモリ２Ｂへ、内部メモ
リ１Ａに記憶されているデータのコピーを行わない。

【００２７】この場合、監視制御部１に障害があること
がＣＰＵ・１Ａ及びＣＰＵ・２Ａにより検出され、ＣＰ
Ｕ・１Ａ及びＣＰＵ・２Ａは、監視制御部１から監視制
御部２への運用系の切替を行う。上述した監視制御部１
及び監視制御部２の障害検出の処理をある一定の単位時
間毎に毎周期行うことにより、障害が検出された場合、
二重化構成をとっている監視制御部１及び監視制御部２
の間の運用系と補助系との機能の切替の確認の同期をと
る。

【００２８】以上、本発明の一実施形態を図面を参照し
て詳述してきたが、具体的な構成はこの実施形態に限ら
れるものではなく、本発明の要旨を逸脱しない範囲の設
計変更等があっても本発明に含まれる。例えば、図２に
示す第二の実施形態による伝送装置を説明する。図２
は、第二の実施形態による電送装置の構成を示すブロッ
ク図である。図２の第二の実施形態による伝送装置にお
いて、図１の第一の実施形態と同一の構成には、同一の
番号を付し、説明を省略する。

【００２９】この図において、監視制御部５が監視制御
部１と異なる部分は、ＣＰＵ・１ＡとＣＰＵ・５Ａとの
構成が異なる点である。同様に、監視制御部６が監視制
御部２と異なる部分は、ＣＰＵ・２ＡとＣＰＵ・６Ａと
の構成が異なる点である。

【００３０】ＣＰＵ・５Ａは状態フラグ５Ｅが設けられ
ており、内部メモリ１Ｂと、ＣＰＵ・６Ａ内の内部メモ
リ２Ｂとの比較の結果をＣＰＵ・６Ａへ出力する。すな
わち、ＣＰＵ・５Ａは、状態フラグ５Ｅにより、ＣＰＵ
・６Ａに対して内部メモリ１Ｂに記憶されているデータ
の状態変更の有無を示すデータに加え、内部メモリ１Ｂ
における状態変更が行われた位置を通知する。ＣＰＵ・
６Ａは、ＣＰＵ・５Ａから入力される状態フラグ５Ｅの
データを参照し、内部メモリ１Ｂにおいて状態変更のあ
った領域のデータと、この領域に対応する内部メモリ２
Ｂの領域のデータとの比較を行う。

【００３１】同様に、ＣＰＵ・６Ａは状態フラグ６Ｅが
設けられており、内部メモリ２Ｂと、ＣＰＵ・５Ａ内の
内部メモリ１Ｂとの比較の結果をＣＰＵ・５Ａへ出力す
る。すなわち、ＣＰＵ・６Ａは、状態フラグ６Ｅによ
り、ＣＰＵ・５Ａに対して内部メモリ２Ｂに記憶されて
いるデータの状態変更の有無を示すデータに加え、内部
メモリ２Ｂにおける状態変更が行われた位置を通知す
る。ＣＰＵ・５Ａは、ＣＰＵ・６Ａから入力される状態
フラグ６Ｅのデータを参照し、内部メモリ２Ｂにおいて
状態変更のあった領域のデータと、この領域に対応する
内部メモリ１Ｂの領域のデータとの比較を行う。

【００３２】次に、図２を参照し、第二の実施形態の動
作例を説明する。監視制御部１及び監視制御部２は、二
重化構成となっているため、必ずどちらか一方が運用系
であり、他方が非運用状態の補助系として動作を行って
いる。

【００３３】例えば、初期状態として、監視制御部１が
運用系で、非監視制御部３の監視制御を行っているとす
る。このとき、被監視制御部３は、常に各々の内部状態
の監視を行っており、内部障害等、内部状態変化が発生
した場合、監視制御部１及び監視制御部２の双方に向け
て状態変化通知を送信する。

【００３４】そして、監視制御部１及び監視制御部２
は、それぞれ同一の状態変更通知を受け取り、この状態
変更通知の内容に従った編集処理を行い、各々内部メモ
リ１Ｂ，内部メモリ２Ｂへ状態変更通知のデータを保存
する。また、監視制御部１及び監視制御部２のそれぞれ
のＣＰＵ・５Ａ，ＣＰＵ・６Ａは、複数の被監視制御部
３からの状態変化通知を処理し、一連の動作が終了した
後、それぞれ内部メモリ１Ｂと内部メモリ２Ｂとに記憶
されているデータの比較を行う。

【００３５】そして、このときＣＰＵ・５Ａは、状態フ
ラグ５Ｅにより、ＣＰＵ・６Ａに対して内部メモリ１Ｂ
におけるデータの変更の有無を示すデータ、及び内部メ
モリ１Ｂにおいてデータの変更が行われた領域のデータ
を出力する。これにより、ＣＰＵ・６Ａは、入力される
状態フラグ５Ｅを参照し、内部メモリ１Ｂにおいて変更
のあった領域のデータと、この領域に対応する内部メモ
リ２Ｂの領域のデータとの比較を行う。

【００３６】同様に、ＣＰＵ・６Ａは、状態フラグ６Ｅ
により、ＣＰＵ・５Ａに対して内部メモリ２Ｂにおける
データの変更の有無を示すデータ、及び内部メモリ２Ｂ
においてデータの変更が行われた領域のデータを出力す
る。これにより、ＣＰＵ・５Ａは、入力される状態フラ
グ６Ｅを参照し、内部メモリ２Ｂにおいて変更のあった
領域のデータと、この領域に対応する内部メモリ１Ｂの
領域のデータとの比較を行う。

【００３７】この結果、内部メモリ１Ｂにおいて変更の
あった領域のデータと、この領域に対応する内部メモリ
２Ｂの領域のデータとが一致している場合、ＣＰＵ・５
Ａ及びＣＰＵ・６Ａは、一連の監視制御の動作を終了す
る。

【００３８】ここで、補助系の監視制御装置６のＣＰＵ
・６Ａは、内部メモリ２Ｂに記憶されているデータと、
内部メモリ１Ｂに記憶されているデータとの不一致を検
出したとする。この場合、ＣＰＵ・６Ａは、運用系の監
視制御装置５のＣＰＵ・５Ａと動作状態が異なっている
と判断し、監視制御装置５の内部メモリ１Ｂから対応す
る領域のデータを読み出し、内部メモリ１Ｂの対応する
領域に書き込む。

【００３９】一方、ＣＰＵ・５Ａは、運用系の監視制御
装置６のＣＰＵ・６Ａと動作状態が異なっていると判断
した場合、ＣＰＵ・６Ａと異なり、内部メモリ１Ｂに記
憶されているデータの変更等の動作を行わない。

【００４０】また、監視制御部１のＣＰＵ・６Ａは、障
害検出部１Ｄにより監視制御部１内の障害が検出され、
監視制御部１の内部メモリ１Ｂと及び監視制御部２の内
部メモリ２Ｂとに記憶されているデータに不一致があっ
た場合、内部メモリ１Ｂから対応する領域のデータを読
み出し、内部メモリ１Ｂの対応する領域に書き込む処理
を行わない。

【００４１】この場合、監視制御部１に障害があると検
出され、監視制御部１から監視制御部２へ運用系の切替
が行われる。上述した監視制御の処理を所定の一定の単
位時間毎に毎周期行うことにより、二重化構成をとって
いる監視制御系１及び監視制御部２の間の運用系と補助
系との機能の切替の確認の同期が取られる。

【００４２】第二の実施形態は、一実施形態に比較し、
内部メモリ１Ｂ及び内部メモリ２Ｂにおいて、データが
変更された領域のデータのみ比較、またはデータが変更
された領域のデータのみコピーを行うため、運用系切替
時における確認の同期処理を高速に行うことが可能とな
る。

【００４３】

【発明の効果】本発明によれば、データ伝送を行う伝送
装置内の複数の処理部の動作を監視する第一の監視制御
部と、前記処理部の動作の監視を行う第二の監視制御部
と、前記第一の監視制御部及び前記第二の監視制御部の
障害の有無を検出するこの第一の監視制御部に設けられ
た第一の障害検出部と、前記第一の監視制御部及び前記
第二の監視制御部の障害の有無を検出するこの第二の監
視制御部に設けられた第二の障害検出部とを具備するた
め、監視制御部の内部データを単位時間毎に比較し、不
一致があれば制御動作の一致処理を行うため、常に同期
状態を保つことが可能となり、運用系側の監視制御部が
障害等により動作できなくなった場合においても、即座
に運用系切替を行うことで、情報の欠落をなくし、か
つ、運用系の切替時間を短縮させ、伝送装置のシステム
全体としての監視制御動作を継続することができる。

【図面の簡単な説明】

【図１】 本発明の一実施形態による伝送装置の構成を
示すブロック図である。

【図２】 本発明の第二の実施形態による伝送装置の構
成を示すブロック図である。

【図３】 従来例による伝送装置の構成を示すブロック
図である。

【符号の説明】

１、２、５、６ 監視制御部 ３ 被監視制御部 １Ａ、２Ａ、５Ａ、６Ａ ＣＰＵ １Ｂ、２Ｂ 内部メモリ １Ｃ、２Ｃ 内部バス １Ｄ、２Ｄ 障害検出部 ５Ｅ、６Ｅ 状態フラグ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 データ伝送を行う伝送装置内の複数の処
   理部の動作を監視する第一の監視制御部と前記処理部の
   動作の監視を行う第二の監視制御部と、 前記第一の監視制御部及び前記第二の監視制御部の障害
   の有無を検出するこの第一の監視制御部に設けられた第
   一の障害検出部と、 前記第一の監視制御部及び前記第二の監視制御部の障害
   の有無を検出するこの第二の監視制御部に設けられた第
   二の障害検出部と、 を具備することを特徴とする伝送装置。
2. 【請求項２】 前記第一の障害検出部と前記第二の障害
   検出部とが、所定の時間毎に前記第一の監視制御部及び
   前記第二の監視制御部の障害有無の検出を、相互の検出
   結果の一致性を確認しつつ行うことを特徴とする請求項
   １記載の伝送装置。
3. 【請求項３】 前記第一の監視制御部及び前記第二の監
   視制御部が、それぞれ前記伝送装置の前記処理部の動作
   状態の同一の情報を記憶する記憶部を有することを特徴
   とする請求項１または請求項２記載の伝送装置。