JPH0536793A - バーンイン方法および装置 - Google Patents

バーンイン方法および装置

Info

Publication number
JPH0536793A
JPH0536793A JP3192312A JP19231291A JPH0536793A JP H0536793 A JPH0536793 A JP H0536793A JP 3192312 A JP3192312 A JP 3192312A JP 19231291 A JP19231291 A JP 19231291A JP H0536793 A JPH0536793 A JP H0536793A
Authority
JP
Japan
Prior art keywords
temperature
burn
semiconductor
semiconductor chips
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3192312A
Other languages
English (en)
Inventor
Katsunori Nishiguchi
勝規 西口
Tatsuya Hashinaga
達也 橋長
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP3192312A priority Critical patent/JPH0536793A/ja
Priority to CA002073886A priority patent/CA2073886A1/en
Priority to EP92112264A priority patent/EP0523735B1/en
Priority to DE69201923T priority patent/DE69201923T2/de
Priority to AU20335/92A priority patent/AU657976B2/en
Priority to US07/914,559 priority patent/US5327075A/en
Priority to MYPI92001261A priority patent/MY131275A/en
Priority to KR1019920012833A priority patent/KR960003989B1/ko
Publication of JPH0536793A publication Critical patent/JPH0536793A/ja
Priority to US08/191,539 priority patent/US5414370A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2856Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature

Abstract

(57)【要約】 (修正有) 【目的】 バーンイン試験の歩留り向上と高精度化を図
る。 【構成】 半導体チップ7を内部に有する被試験デバイ
スとしての複数の半導体デバイスをソケットに収容して
試験容器6内の所定温度の環境下に置き、複数の半導体
チップに通電することで試験を行なう。ここで、複数の
半導体チップのそれぞれに温度センサ72を形成してお
き、試験中に電気特性を検出することにより複数の半導
体チップの温度をそれぞれ測定する。そして、温度の測
定結果にもとづき、複数の半導体デバイスの温度が略同
一となるよう、複数の半導体デバイスごとのヒータ81
の発熱量を独立に制御する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はバーンイン方法および装
置に関し、特に、被試験デバイスたる半導体デバイスに
温度負荷と電気負荷を与えるバーンイン(高温連続動
作)試験に使用される。
【0002】
【従来の技術】バーンイン試験は、半導体デバイスの寿
命予測やスクリーニング工程における初期故障の検出に
不可欠のものである。一般に、バーンイン試験は次のよ
うにして行なわれる。図5はバーンインボード1の斜視
図である。耐熱性の樹脂等からなるボード2上には、被
試験デバイスたる半導体デバイス(図示せず)がセット
される複数のソケット3が設けられ、ボード2の一端に
は外部と電気接触をとる外部端子4が設けられている。
また、ボード2の他端には、オペレータがバーンインボ
ード1を操作するための取手5が設けられている。そし
て、ソケット3の端子(図示せず)と外部端子4は、ボ
ード2上の配線(一部のみ図示)によって接続される。
【0003】このようなバーンインボード1は、図6の
ようにバーンイン試験容器6にセットされる。すなわ
ち、バーンイン試験容器6は本体たる筐体61に蓋体6
2がヒンジ機構63によって結合された構造をなし、内
部に設けられたボードコネクタ64の挿入スリット65
にバーンインボード1が差し込まれる。これにより、バ
ーンインボード1の外部端子4とボードコネクタ64の
端子(図示せず)との接続がとられる。この接続を介し
て、半導体デバイスへの通電が図示しない通電装置によ
りなされる。なお、図示しないが、バーンイン試験容器
6には温度調整装置が付設されており、通常は、バーン
イン試験容器6の内部に温風を供給するか、あるいはヒ
ータを設ける構造となっている。
【0004】なお、バーンイン試験容器6の内部温度す
なわち被試験デバイスたる半導体デバイスの環境温度T
a は、筐体61の内壁近傍などに設けられた温度センサ
により測定されている。この測定温度をモニタし、温度
調整装置をコントロールすることで、従来はバーンイン
試験を行なっている。
【0005】
【発明が解決しようとする課題】しかしながら、上記の
従来技術では、下記の理由でバーンイン試験を好適に行
なうことができなかった。すなわち、従来技術でリアル
タイムにモニタできるのは被試験デバイスの環境温度T
a であり、これは半導体チップの表面温度、とりわけp
n接合部分、あるいはショットキ接合部分などにおける
ジャンクション温度Tj とは一致しない。半導体デバイ
スの故障は、このジャンクション温度Tj に依存するた
め、従来は、環境温度Taを測定した結果からジャンク
ション温度Tj を推定し、バーンイン試験を行なってい
た。ところが、この環境温度Ta とジャンクション温度
j の関係を調べるのは極めて繁雑な作業を要し、半導
体デバイスのサイズ、形式、仕様などが異なるごとに別
の推定作業が必要になる。このため、簡単かつ精度の良
いバーンイン試験を行なうことが困難であった。また、
環境温度Ta は試験容器6内の位置によって異なり、各
々の半導体デバイスの発熱量も同一でないので、同一条
件下で多数のデバイスのスクリーニングを行なうのは容
易でなかった。
【0006】そこで本発明は、バーンイン試験が同時に
施される複数の被試験デバイス中のチップ自体の温度
を、精度よくコントロールできるバーンイン方法および
装置を提供することを目的とする。
【0007】
【課題を解決するための手段】本発明は、半導体チップ
を内部に有する被試験デバイスとしての複数の半導体デ
バイスを複数のソケットに収容して試験容器内の所定温
度の環境下に置き、複数の半導体チップに通電すること
で試験を行なうバーンイン方法において、複数の半導体
チップのそれぞれに温度センサをあらかじめ形成してお
き、複数のソケットのそれぞれにヒータをあらかじめ設
けておき、試験中に複数の温度センサの電気特性を検出
することにより複数の半導体チップの温度をそれぞれ測
定し、温度の測定結果にもとづき、複数の半導体デバイ
スの温度が略同一となるよう複数のソケットにおけるヒ
ータへの通電を独立に制御することを特徴とするまた、
本発明は、半導体チップを内部に有する被試験デバイス
としての複数の半導体デバイスが収容された複数のソケ
ットが配置される試験容器と、複数の半導体チップに電
力を供給する通電手段とを備えるバーンイン装置におい
て、複数の半導体チップのそれぞれにあらかじめ形成さ
れた温度センサの電気特性を試験中に検出することによ
り、当該複数の半導体チップの温度をそれぞれ測定する
測定手段と、この測定手段の出力にもとづき、複数の半
導体チップの温度が略同一となるよう、複数のソケット
にそれぞれ設けられたヒータへの通電量を独立に設定す
る制御手段とを備えることを特徴とする。
【0008】
【作用】本発明のバーンイン方法によれば、ソケットに
収容された半導体デバイス内部の半導体チップ自体に温
度センサが各デバイスごとに設けられ、これをモニタ
し、その結果に応じてヒータへの通電量をソケットごと
に設定しているため、複数の半導体チップ自体の温度を
精度よく略均一にコントロールできる。
【0009】また、本発明のバーンイン装置では、測定
手段によって半導体チップに設けられた温度センサをモ
ニタし、その結果にもとづいて、上記ヒータにおける通
電量が設定される。したがって、制御手段にヒータ加熱
によって温度を均一にコントロールするためのプログラ
ムを設定しておくことで、自動的に精度よく略均一の温
度コントロールができることになる。
【0010】
【実施例】以下、添付図面により本発明の実施例を説明
する。
【0011】図1は実施例に係るバーンイン装置の概念
図である。バーンイン試験容器6の内部には複数のバー
ンインボード(図示せず)が設けられ、これには半導体
チップ71 〜73 を内部に有する半導体デバイス(図示
せず)がソケット(図示せず)によってセットされ、こ
の半導体チップ71 〜73 には集積回路711 〜713
と、温度センサとしての温度検出用ダイオード721
723 が形成されている。また、各々の半導体チップ7
1 〜73 の近傍には、個別にヒータ811 〜813 が付
設されている。バーンイン試験容器6には温度調整装置
8が付設され、温風の供給がされるようになっている。
半導体チップ7の集積回路71には通電装置91から独
立に電気負荷が与えられるようになっており、温度検出
用ダイオード72の電気特性(特に立ち上がり電圧VF
の変化)は温度検出器92で個別にモニタされ、ジャン
クション温度Tj がデバイスごとに測定されるようにな
っている。
【0012】制御装置93は温度検出器92のモニタ結
果にもとづき、通電装置91による通電量をコントロー
ルし、また温度調整装置8からの送風量をコントロール
し、さらにソケット用ヒータ給電装置82を介して各々
のヒータ811 〜813 への通電量をコントロールして
いる。このために、制御装置93にはバーンイン試験に
おけるジャンクション温度Tj の許容範囲が記憶され、
モニタ結果と対比して通電装置91と温度調整装置8と
ソケット用ヒータ給電装置82とをコントロールするよ
う、あらかじめプログラムされている。
【0013】図2は上記実施例における半導体チップ7
の斜視構成(同図(a)参照)と、温度検出用ダイオー
ド72のI−V特性(同図(b)参照)を示している。
図示の通り、半導体チップ7には集積回路71と温度検
出用ダイオード72が形成されると共に、集積回路71
に接続された通電用パッド73と、温度検出用ダイオー
ド72のアノードおよびカソードに接続されたモニタ用
パッド74が設けられている。このような半導体チップ
7はフラットパッケージとして、あるいはリードレスチ
ップキャリア(LCC)としてパッケージングされ、被
試験デバイスとしての半導体デバイスが構成される。こ
のような半導体チップ7における温度モニタは、温度検
出用ダイオード72のI−V特性の観測によりなされ
る。すなわち、図2(a)に示すI−V特性の立ち上が
り電圧VF は、温度によってリニアに変化するので、こ
の立ち上がり電圧VF の変化からジャンクション温度T
j を正確に求めることができる。
【0014】図3および図4は、上記実施例のバーンイ
ン装置において、被試験デバイスたる半導体デバイス7
0をソケット3にマウントする様子を示し、図3は斜視
図、図4は断面図である。ソケット3は基体31と蓋体
32を有し、これらはヒンジ33により開閉自在に結合
され、レバー34とフック35の係合により閉じられ
る。基体31の中央部には貫通口36が形成されると共
に、上面から十字状の凹部37が形成され、ここに端子
38が設けられる。そして、端子38の一端は基体31
の下面に突出し、バーンインボード1上の配線に接続さ
れている。また、蓋体32の中央部には、発熱部材81
がねじ止めされ、この発熱部材81の両側には導電性の
放熱部材39が固定されている。一方、半導体デバイス
70の底面には端子76が設けられ、ソケット3にマウ
ントされることでソケット3の端子38と接触する。
【0015】半導体デバイス70を凹部37にマウント
し、蓋体32を閉じると、一対の放熱部材39に挟まれ
た発熱部材81の底面が半導体デバイス70の上面に接
触する。そこで、放熱部材39先端の端子83を介して
発熱部材81に通電することで、半導体デバイス70の
加熱が達成されると共に、通電オフ時には半導体デバイ
ス70の放熱が達成される。
【0016】上記実施例によれば、半導体チップ7自体
の温度を、複数のチップのいずれについても極めて精度
よくモニタできる。すなわち、この半導体チップ7自体
の温度は、試験装置内部の位置によって異なる環境温度
a に依存するだけでなく、集積回路71における発熱
と外部への放熱にも依存し、この発熱量および放熱量は
装着状態等によるバラツキが極めて大きい。ところが、
本実施例では、半導体チップ7に設けた温度検出用ダイ
オード72のジャンクション温度Tj を個別のモニタし
ているので、全ての半導体チップ7の温度の直接測定が
できる。
【0017】したがって、このモニタ結果を用いること
により、ヒータ81の発熱風量を独立にコントロールし
て、全体の複数の半導体チップ7の表面温度(ジャンク
ション温度Tj )を精度よく均一にコントロールでき
る。すなわち、温度の高いデバイスと温度の低いデバイ
スとでヒータ81の発熱量を異ならせることにより、温
度の均一化が図られる。具体的には、低温のデバイスが
あるときは発熱量を増加し、温度が適正値に上ったらヒ
ータへの通電を止めればよい。これにより、スクリーニ
ングの正確化と、歩留りの向上を同時に実現できる。
【0018】例えば50W発熱の半導体デバイスで、温
度抵抗θja=2℃/Wであるときには、ジャンクション
温度Tj=150℃にしたいときは環境温度Ta =50
℃に設定すればよい。そして、あるデバイスの温度が1
40℃になったときは、ここでのヒータ81の通電量を
増加させて加熱し、温度が150℃に戻ったら、ヒータ
81への通電を停止すればよい。
【0019】なお、本発明における温度センサとして
は、集積回路71とは別に半導体チップに形成された温
度検出用ダイオードに限定されず、集積回路の内部のダ
イオードを利用してもよく、またトランジスタとしても
よい。また、NiCr系の金属薄膜抵抗を半導体チップ
に形成してもよい。さらに、ソケットにおける発熱機構
については、各種の態様を採用し得る。
【0020】
【発明の効果】以上の通り本発明のバーンイン方法によ
れば、半導体デバイス内部の半導体チップ自体に温度セ
ンサが設けられ、これをモニタし、これによってヒータ
の発熱量を複数のデバイスごとに設定しているため、半
導体チップ自体の温度を精度よく均一にコントロールで
きる。このため、高歩留りであって、簡単かつ精度の良
いバーンイン試験を行なうことが可能になる。
【0021】また、本発明のバーンイン装置では、測定
手段によって複数の半導体チップの個々に設けられた温
度センサをモニタし、その結果にもとづいてソケットに
設けられたヒータの発熱量が個別に調節される。したが
って、制御手段に温度コントロールのプログラムを設定
しておくことで、自動的に精度よく均一な温度コントロ
ールができることになる。
【図面の簡単な説明】
【図1】実施例に係るバーンイン装置の概念図である。
【図2】実施例における半導体チップ7の構成と温度検
出用ダイオード72の特性を示す図である。
【図3】実施例におけるソケット3の斜視図である。
【図4】実施例におけるソケット3の断面図である。
【図5】バーンインボード1の構成を示す斜視図であ
る。
【図6】バーンイン試験容器6の斜視図である。
【符号の説明】
1…バーンインボード 2…ボード 3…ソケット 31…基体 32…蓋体 34…レバー 35…フック 38…端子 39…放熱部材 6…バーンイン試験容器 7…半導体チップ 70…半導体デバイス 71…集積回路 72…温度検出用ダイオード 81…ヒータ 82…ソケット用ヒータ給電装置 91…通電装置 92…温度検出器 93…制御装置

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップを内部に有する被試験デバ
    イスとしての複数の半導体デバイスを複数のソケットに
    収容して試験容器内の所定温度の環境下に置き、前記複
    数の半導体チップに通電することで試験を行なうバーン
    イン方法において、 前記複数の半導体チップのそれぞれに温度センサをあら
    かじめ形成しておき、 前記複数のソケットのそれぞれにヒータをあらかじめ設
    けておき、 試験中に前記複数の温度センサの電気特性を検出するこ
    とにより前記複数の半導体チップの温度をそれぞれ測定
    し、 前記温度の測定結果にもとづき、前記複数の半導体デバ
    イスの温度が略同一となるよう前記複数のソケットにお
    ける前記ヒータへの通電を独立に制御することを特徴と
    するバーンイン方法。
  2. 【請求項2】 半導体チップを内部に有する被試験デバ
    イスとしての複数の半導体デバイスが収容された複数の
    ソケットが配置される試験容器と、前記複数の半導体チ
    ップに電力を供給する通電手段とを備えるバーンイン装
    置において、 前記複数の半導体チップのそれぞれにあらかじめ形成さ
    れた温度センサの電気特性を試験中に検出することによ
    り、当該複数の半導体チップの温度をそれぞれ測定する
    測定手段と、 この測定手段の出力にもとづき、前記複数の半導体チッ
    プの温度が略同一となるよう、前記複数のソケットにそ
    れぞれ設けられたヒータへの通電量を独立に設定する制
    御手段とを備えることを特徴とするバーンイン装置。
JP3192312A 1991-07-19 1991-07-31 バーンイン方法および装置 Pending JPH0536793A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP3192312A JPH0536793A (ja) 1991-07-31 1991-07-31 バーンイン方法および装置
CA002073886A CA2073886A1 (en) 1991-07-19 1992-07-15 Burn-in apparatus and method
EP92112264A EP0523735B1 (en) 1991-07-19 1992-07-17 Burn-in apparatus and method
DE69201923T DE69201923T2 (de) 1991-07-19 1992-07-17 Gerät und Verfahren zum Einbrennen.
AU20335/92A AU657976B2 (en) 1991-07-19 1992-07-17 Burn-in apparatus and method
US07/914,559 US5327075A (en) 1991-07-19 1992-07-17 Burn-in apparatus and method for semiconductor devices
MYPI92001261A MY131275A (en) 1991-07-19 1992-07-17 Burn-in apparatus and method
KR1019920012833A KR960003989B1 (ko) 1991-07-19 1992-07-18 번-인장치 및 방법
US08/191,539 US5414370A (en) 1991-07-19 1994-02-04 Burn-in apparatus and method which individually controls the temperature of a plurality of semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3192312A JPH0536793A (ja) 1991-07-31 1991-07-31 バーンイン方法および装置

Publications (1)

Publication Number Publication Date
JPH0536793A true JPH0536793A (ja) 1993-02-12

Family

ID=16289186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3192312A Pending JPH0536793A (ja) 1991-07-19 1991-07-31 バーンイン方法および装置

Country Status (1)

Country Link
JP (1) JPH0536793A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990025828A (ko) * 1997-09-18 1999-04-06 윤종용 이중 포트 집적회로 소자의 번-인 검사방법
US6384377B1 (en) * 1999-07-23 2002-05-07 Sony Corporation Aging socket, aging cassette and aging apparatus
JP2005530178A (ja) * 2002-06-19 2005-10-06 フォームファクター,インコーポレイテッド 品質保証ダイを得るためのテスト方法
JP2008032740A (ja) * 2007-09-21 2008-02-14 Advantest Corp 電子部品試験装置および電子部品の試験方法
JP2008192485A (ja) * 2007-02-06 2008-08-21 Fujitsu Ltd 加熱治具
US7449904B2 (en) 2001-07-02 2008-11-11 Intel Corporation Integrated circuit burn-in methods and apparatus
WO2008142769A1 (ja) * 2007-05-21 2008-11-27 Fujitsu Microelectronics Limited 半導体装置の試験装置及び試験方法
US8061894B2 (en) * 2006-08-02 2011-11-22 Renesas Electronics Corporation Temperature detection circuit and semiconductor device
KR102495025B1 (ko) * 2022-03-18 2023-02-06 주식회사디아이 번인챔버의 온도 균일성 모니터링 장치
CN116224038A (zh) * 2023-01-06 2023-06-06 法特迪精密科技(苏州)有限公司 一种芯片温度循环老化测试台的芯片座

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990025828A (ko) * 1997-09-18 1999-04-06 윤종용 이중 포트 집적회로 소자의 번-인 검사방법
US6384377B1 (en) * 1999-07-23 2002-05-07 Sony Corporation Aging socket, aging cassette and aging apparatus
US7449904B2 (en) 2001-07-02 2008-11-11 Intel Corporation Integrated circuit burn-in methods and apparatus
US7694246B2 (en) 2002-06-19 2010-04-06 Formfactor, Inc. Test method for yielding a known good die
JP2005530178A (ja) * 2002-06-19 2005-10-06 フォームファクター,インコーポレイテッド 品質保証ダイを得るためのテスト方法
US8061894B2 (en) * 2006-08-02 2011-11-22 Renesas Electronics Corporation Temperature detection circuit and semiconductor device
JP2008192485A (ja) * 2007-02-06 2008-08-21 Fujitsu Ltd 加熱治具
WO2008142769A1 (ja) * 2007-05-21 2008-11-27 Fujitsu Microelectronics Limited 半導体装置の試験装置及び試験方法
JPWO2008142769A1 (ja) * 2007-05-21 2010-08-05 富士通マイクロエレクトロニクス株式会社 半導体装置の試験装置及び試験方法
US8395400B2 (en) 2007-05-21 2013-03-12 Fujitsu Semiconductor Limited Testing device and testing method of semiconductor devices
JP2008032740A (ja) * 2007-09-21 2008-02-14 Advantest Corp 電子部品試験装置および電子部品の試験方法
KR102495025B1 (ko) * 2022-03-18 2023-02-06 주식회사디아이 번인챔버의 온도 균일성 모니터링 장치
CN116224038A (zh) * 2023-01-06 2023-06-06 法特迪精密科技(苏州)有限公司 一种芯片温度循环老化测试台的芯片座
CN116224038B (zh) * 2023-01-06 2023-11-14 法特迪精密科技(苏州)有限公司 一种芯片温度循环老化测试台的芯片座

Similar Documents

Publication Publication Date Title
KR960003987B1 (ko) 번-인장치 및 방법
EP0523735B1 (en) Burn-in apparatus and method
US7394271B2 (en) Temperature sensing and prediction in IC sockets
KR960003988B1 (ko) 번-인장치 및 방법
JP2007525672A (ja) 通電テスト用の装置とその方法
WO2006096543A2 (en) Temperature sensing and prediction in ic sockets
WO1983002527A1 (en) Holding device for an integrated circuit chip
JP2000304804A (ja) バーンイン装置及びバーンイン方法
JPH0536793A (ja) バーンイン方法および装置
JP4514787B2 (ja) 電子部品試験装置および電子部品試験装置における温度制御方法
JPH0536778A (ja) バーンイン方法および装置
JPH0536773A (ja) バーンイン方法および装置
JPH0536786A (ja) バーンイン方法および装置
JPH0529417A (ja) バーンイン方法および装置
JPH0536781A (ja) バーンイン方法および装置
JPH0536789A (ja) バーンイン方法および装置
JPH0536783A (ja) バーンイン方法および装置
KR950014680B1 (ko) 번-인장치 및 방법
JPH0536792A (ja) バーンイン方法および装置
US20070132471A1 (en) Method and apparatus for testing integrated circuits over a range of temperatures
JPH0536787A (ja) バーンイン方法および装置
JPH0536784A (ja) バーンイン方法および装置
JPH0536779A (ja) バーンイン方法および装置
JP2000097990A (ja) 半導体デバイスのバーンイン試験装置
JPH0536790A (ja) バーンイン方法および装置