KR950014680B1 - 번-인장치 및 방법 - Google Patents

번-인장치 및 방법 Download PDF

Info

Publication number
KR950014680B1
KR950014680B1 KR1019920012834A KR920012834A KR950014680B1 KR 950014680 B1 KR950014680 B1 KR 950014680B1 KR 1019920012834 A KR1019920012834 A KR 1019920012834A KR 920012834 A KR920012834 A KR 920012834A KR 950014680 B1 KR950014680 B1 KR 950014680B1
Authority
KR
South Korea
Prior art keywords
temperature
burn
temperature sensor
junction
applied voltage
Prior art date
Application number
KR1019920012834A
Other languages
English (en)
Other versions
KR930003314A (ko
Inventor
타쯔야 하시나가
마사노리 니시구치
Original Assignee
스미도모덴기고오교오 가부시기가이샤
쿠라우찌 노리타카
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP3179774A external-priority patent/JPH0529417A/ja
Priority claimed from JP3189022A external-priority patent/JPH0536779A/ja
Priority claimed from JP3189019A external-priority patent/JPH0536778A/ja
Priority claimed from JP3190013A external-priority patent/JPH0536780A/ja
Application filed by 스미도모덴기고오교오 가부시기가이샤, 쿠라우찌 노리타카 filed Critical 스미도모덴기고오교오 가부시기가이샤
Publication of KR930003314A publication Critical patent/KR930003314A/ko
Application granted granted Critical
Publication of KR950014680B1 publication Critical patent/KR950014680B1/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868Complete testing stations; systems; procedures; software aspects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2856Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

내용 없음.

Description

번-인장치 및 방법
제1도는 번-인보오드의 사시도.
제2도는 번-인시험실의 사시도.
제3도는 본 발명의 일실시예에 의한 번-인장치의 개략도.
제4a도는 실시예에 사용된 반도체칩의 사시도.
제4b도는 실시예에 사용된 온도검출다이오우드의 특성그래프.
제5도는 실시예에 사용된 제1접합온도측정방법의 플로우차아트.
제6도는 실시예에 사용된 제2접합온도측정방법의 플로우차아트.
제7도는 실시예에 사용된 소켓의 사시도.
제8도는 소켓의 단면도.
제9도는 본 발명의 제1실시예에 의한 번-인방법의 플로우차아트.
제10도는 본 발명의 다른 실시예에 의한 번-인방법의 플로우차아트.
제11도는 Tc값과 n값과의 관계의 시험결과의 그래프.
* 도면의 주요부분에 대한 부호의 설명
1 : 보오드 2 : 보오드
3 : 소켓 4 : 터어미널
5 : 핸들 6 : 번-인시험실
7 : 반도체칩 8 : 온도조정수단
본 발명은 번-인(burn-in)장치 및 방법, 특히 온도부하 및 전기부하가 피시험 반도체장치에 가해지는 번-인시험(고온연속작동에 있어서)에 사용되는 번-인장치 및 방법에 관한 것이다.
번-인장치는 반도체장치의 수명계산, 및 그 스크리닝스텝에 있어서 초기의 고장을 검출하는데 아주 중요한 것이다. 일반적으로, 번-인시험은 다음과 같이 행해진다. 제1도는 번-인보오드(1)의 사시도이다. 내열수지등의 보오드(2)상에는 피시험 반도체장치(도시생략, DUT(시험중의 장치)를 위한 그속에 내장된 복수개의 소켓(3)이 설치되어 있으며, 보오드(2)의 일단부에는 외부와의 전기접촉을 위한 외부터어미널(4)이 설치되어 있다. 보오드(2)의 타단부에는 조작자에 의해 번-인보오드(1)를 조정하기 위하여 핸들(5)이 구비되어 있다. 소켓(3)의 터어미널(도시생략)은 보오드(2)상의 배선(부분도시)에 의해 외부터어미널(4)에 접속되어 있다.
이와같은 번-인보오드(1)는, 제2도에 도시한 바와같이, 번-인시험실(6)에 세트되어 있다. 번-인시험실은 주몸체로서의 케이스(61), 및 힌지기구에 의해 케이스(61)에 연결된 뚜껑(6)으로 구성되어 있다. 번-인보오드(1)은 시험실(6)내부에 설치된 보오드접속기(64)내에 형성된 삽입슬릿(65)내에 삽입되어 있다.
종래의 번-인시험에 있어서, 피시험 반도체장치의 번-인시험실(6)의 내부온도, 즉, 주위온도는 케이스(61)의 벽의 내부근처에 배치된 온도센서에 의해 측정되며, 측정된 온도는 모니터되어, 온도조정수단(MIL-STD 883, MIL-STD 750)을 제어하게 된다.
그러나, 종래의 기술은 다음과 같은 이유에 의해 번-인시험을 적절히 행할 수 없었다. 즉, 종래의 기술에 있어서 실시간으로 모니터될 수 있는 것은 피시험장치의 주위온도 Ta이며, 주위온도는 반도체칩의 표면온도, 특히 Pn접합 또는 쇼트키 접합에서의 접합온도 Tj와 일치하지 않는다. 적당한 장치에 과부하를 걸지 않고, 반도체장치의 효과적인 수명계산 및 반도체장치의 초기의 고장의 효과적인 검출을 위해 설정접합온도 Tj범위내에서 번-인시험을 행하는 것이 바람직하다. 종래, 번-인시험을 행함에 있어서, 접합온도 Tj는주위온도 Ta의 측정결과에 의거하여 계산되었다. 그러나 이것은 주위온도 Ta와 접합온도 Tj와의 관계를 발견하는데 매우 복잡한 작동을 필요로 하며, 반도체장치의 크기, 형식, 사양등에 따라서, 접합온도의 계산은 서로 다른 작동을 필요로 한다. 따라서, 번-인시험을 쉽게 그리고 고정도로 행하는 것이 매우 어렵다.
본 발명의 목적은, 피시험 반도체장치의 칩자신의 온도를 고정도로 제어할 수 있고, 또한 스크리닝시험의 수율을 향상시킬 수 있는 번-인시험장치 및 방법을 제공하는데 있다.
본 발명에 의한 번-인장치는, 그속에 내장된 온도센서(예를들면, 쇼트키 접합다이오우드)를 가진 반도체칩을 포함하는 피시험장치를 위한 복수개의 장착부(예를들면, 소켓을 가진 인쇄보오드)를 수용하는 번-인시험실과, 주위공기온도를 조정하는 온도조정수단(예를들면, 히이터 및 송풍기)과, 온도센서에 의해 모니터된 전기적 특성에 의거하여 각 반도체칩의 온도를 개별적으로 측정하는 온도검출수단(예를들면, 복수개의 가변전원 및 복수개의 전류검출기), 및 온도검출수단의 측정결과에 의거하여 온도조정수단을 제어하는 제어수단(예를들면, 마이크로프로세서 및 그 주변장치)을 구비하고 있다.
본 발명에 의한 상술한 번-인장치는 또한 피시험 반도체장치에 전력을 공급하는 전력공급제어수단(예를 들면 복수개의 가변전원), 및 전력공급제어수단을 제어하는 제어수단을 포함하고 있다.
본 발명에 있어서, 온도검출수단은, 그 검출을, 번-인시험실내부의 주위온도를 각 반도체칩의 접합온도로의 전환에 의해서가 아니라 접합온도의 직접측정에 의해서 행하며, 그결과 접합온도를 고정도로 측정할 수 있다. 제어수단은 이와같이 측정된 값을 받아서, 기설정된 과정에 따라 입력측정값을 처리하며, 온도조정수단에 지시해서 번-인시험실내부의 온도를 제어하거나, 그렇지 않으면 전력공급제어수단에 지시해서 각 피시험장치의 전용전압을 제어한다.
상술한 번-인장치는 고정도로 측정된 접합온도를 사용해서, 번-인시험을 제어하게 된다. 따라서, 그 장착상태에 의해 각 피시험 반도체장치의 번-인환경의 변화를 적게할 수 있어, 장치에 대한 불의의 과부하를 방지할 수 있다. 따라서 고정도의 번-인시험과 향상된 수율을 가진 스크리닝을 실행할 수 있다.
본 발명에 의한 번-인방법은,
1) 복수개의 피시험 반도체장치내에 내장된 반도체칩의 온도센서의 전기적 특성을 접합온도로 전환시키는 파라미터를 구하는 스텝 ;
2) 파라미터를 써서 시험실내의 각 반도체칩의 접합온도를 측정하는 스텝
3) 측정된 접합온도에 의거하여, 번-인시험실내부의 온도를 조정하고/또는 전류를 공급하는 스텝
4) 스텝 2 및 3이 반복되거나, 제어장치내에 기억된 처리과정에 의한 번-인시험작동을 종료시키는 상태가 검출될 때, 현재의 번-인시험작동을 종료시키는 스텝으로 이루어진다.
상술한 번-인방법은 각 피시험 반도체장치의 접합온도의 측정된 값을 직접 사용하여, 번-인시험을 제어하게 된다. 따라서 그 장착상태에 의해 각 피시험 반도체장치의 번-인환경의 변화를 작게할 수 있어, 장치에 대한 불의의 과부하를 방지할 수 있다. 따라서, 고정도의 번-인시험 및 향상된 수율을 갖는 스크리닝을 행할 수 있다.
본 발명은, 단지 예로서만 주어졌으며, 따라서 본 발명을 제한하는 것으로 고려되어서는 안되며, 이하에 주어진 상세한 설명과 첨부도면으로부터 더 잘 이해하게 될 것이다.
또한 본 발명을 적용할 수 있는 범위는 이하에 주어진 상세한 설명으로부터 명백하게 될 것이다. 그러나, 본 발명의 바람직한 실시예를 표시하는, 상세한 설명과 특정예는 단지 예로서로만 주어진 것을 이해해야 한다. 왜냐하면 본 발명의 정신 및 범위내에서 여러가지 변경 및 변형이 종래의 기술에 숙련된 사람들에게는 이 상세한 설명으로부터 명백해지기 때문이다.
본 발명의 일실시예를 이하 첨부도면을 참조해서 설명한다.
제3도는 본 발명의 일실시예에 의한 번-인(burn-in)시험장치의 블록다이어그램이다. 제3도에 도시한 바와같이, 반도체칩 71, 72, 73이 내장된 반도체장치(도시생략)가 번-인시험실(6)안에 세트되어 있다. 각 반도체칩 71, 72, 73에는 집적회로 711, 712, 713및, 온도센서로서 은도검출다이오우드 721, 722, 723이 형성되어 있다. 온도조정수단(8)은, 가열된 공기를 공급하거나, 히이터수단에 의하여 가열하기 위한 번-인시험실상에 설치되어 있다. 각 반도체칩 71, 72, 73의 집적회로 711, 712, 713에는 전력공급수단(91)으로부터 전기부하가 공급된다. 각 온도검출다이오우드 721, 722, 723의 전기특성(특히 전진전압(문턱치) VF의 변화)은 각 반도체칩(71)-(73)의 접합온도 Tj를 측정하기 위하여 개별적으로 모니터된다.
이 온도측정은 다음과 같은 방법으로 행해진다.
온도검출다이오우드(72)의 전기특성을 측정함에 있어서, 온도검출다이오우드(72)의 접합온도가 측정된다. 반도체칩(7)의 열저항은 그 주위의 물체(공기, 또는 주형물질)의 열저항보다 충분히 작으며, 다음관계로 주어진다.
(온도검출다이오우드(72)의 접합온도)(집적회로(71)의 접합온도)=Tj
이하, 양 접합온도는 공통적으로 Tj로 표시된다.
이 접합온도 Tj는 본 발명에 의한 다음과 같은 번-인장치와 방법으로 측정된다.
제4도는 상술한 실시예에 사용되는 반도체칩(7)의 개략사시도이며, 제4b도는 온도검출다이오우드(72)의 I-V 특성을 표시한 것이다. 제4a도에 도시한 바와 같이, 반도체칩(7)상에는, 집적회로(71), 온도검출다이오우드(72), 집적회로(71)에 연결된 공급패드(73), 및 온도검출다이오우드(72)의 양극과 음극에 각각 연결된 모니터패드(74)가 형성되어 있다. 이와같은 반도체칩(7)은 납작한 패키지 또는 무연칩캐리어(LCC)내에 실장되어, 피시험 반도체장치가 마련된다. 이와같은 반도체칩(7)의 온도모니터가 온도검출다이오우드(72)의 Ⅰ-Ⅴ 특성을 관찰함으로써 행해진다. 제4b도의 Ⅰ-Ⅴ 특성의 전진전압(VF)은 반도체장치의 번-인시험에서 나타난 접합온도의 범위내에서 접합온도에 대해 거의 직선적으로 변화한다. 이 관계는 대략 다음식(1)로 표시된다.
VF Tc·Tj+VFO(1)
VF: 온도검출다이오우드의 전진전압
Tc: VF치의 온도계수
Tj: 피시험 반도체장치의 접합온도
VFO: 각 피시험 반도체장치에 대해 주어진 상수
문턱치 VF가 적용되면, 온도검출다이오우드(72)내를 흐르는 전류는 미소하므로, 온도검출다이오우드는 접합온도상승에 그다지 기여하지 못한다. 전전전압 VF가, 집적회로(71)에 전류가 공급되지 않은 상태에서, 측정되면 접합온도 Tj는 주위온도와 일치한다.
제1온도측정기술은 상술한 특성을 사용하며, 이 기술의 플로우차아트는 제5도에 도시되어 있다. 우선, 전진전압치 VF는, 집적회로에 전류가 공급되지 않은 상태에서, 서로 다른 주위온도에서 측정된다(스텝 101), 전진전압의 측정치, 및 식(1)에 의거하여, 상수 VFO의 값 및 문턱치 VF의 온도계수 Tc의 값이 주어진다(스텝 102). 이러한 준비에 뒤이어, 번-인시험이 개시되며, 번-인동안에, 반도체칩(7)의 온도가 정확하게 검출된다 즉, 반도체칩(7)은 번-인장치상에 장착되어, 집적회로(71)가 공급된 전류에 의해 작동중에 있을때, 전진전압 VF의 값이 측정된다(스텝 103). 접합온도 Tj의 값은 상수 VFO의 값, 온도계수(Tc)의 값, 및 문턱치 VF의 측정된 값에 의거하여 주어진다(스텝 104).
다음과 같은 제2의 접합온도측정기술은 제1기술과 같은 높은 정확도의 측정값을 줄 수 있다.
제6도는 제2접합온도측정기술의 플로우차아트를 도시한 것이다. 우선, 반도체칩(7)상에 형성된 온도검출다이오우드(72)의 상수 VFO의 값, 및 그 이상치 n가 상온에서 주어진다(스텝 201). 여기서 쇼트키 온도검출다이오우드(72)의 전진전류(IF)는 다음식(2)으로 주어진다.
S : 쇼트키 접합면적
A*: 유효 리차드손상수
T : 절대온도
k : 볼츠만상수
q : 전하
ΦB: 장벽높이
n : 아이디얼인자
온도검출다이오우드(72)의 전진전압 VF및 그 아이디얼인자 n는 온도검출다이오우드(72)의 Ⅰ-Ⅴ 특성에 의해 주어질 수 있다. 온도검출다이오우드(7)의 온도계수(Tc)는 다음식(3)으로 주어진다.
식(3)의 괄호내의 제2항의 값의 변화는 번-인시험의 접합온도범위내에서는 충분히 작으므로, Tc값은 n값에 거의 비례한다. Tc와 n의 이 관계는 제11도에 도시한 시험결과에 의해 확인된다.
전진전압 VF의 온도계수 Tc는 식(1) 및 (2)에 의해 주어져(스텝 202), 번-인시 반도체칩(7)의 정확한 온도를 검출하게 된다. 즉, 반도체칩(7)은 번-인장치에 장착되어, 집적회로(71)가 공급된 전류로 작동하고 있는 동안, 전진전압 VF의 값이 측정된다(스텝 203). 다음, 상온에서 주어진 상수 VFO의 값에 의거하여, 번-인시 실시간으로 주어진 전진전압 VF의 값, 및 아이디얼인자 n의 값, 온도검출다이오우드(72)의 접합온도 Tj즉, 반도체칩(7)의 표면온도가 실시간으로 주어진다(스텝 204).
제7도 및 8도는, 상술한 실시예에 의한 번-인장치내에서 피시험장치인 반도체장치(70)를 소켓(3)상에 장착하는 방법을 도시한 것이다. 제7도는 사시도이며, 제8도는 단면도이다. 소켓(3)은 베이스(31) 및 힌지(33)에 의해 열릴 수 있게 연결되고, 레버(34) 및 훅(35)에 의해 잠겨지는 뚜껑(32)을 포함하고 있다. 베이스(3)의 중앙부에는 관통구멍(36)이 형성되어 있으며, 중앙부의 상면에는 십자형의 오목부(37)가 형성되어 있다. 오목부에는 터어미널(38)이 설치되어 있다. 각 터어미널(38)의 일단은 베이스(31)의 아래쪽으로부터 돌출되어 있으며, 번-인보오드(1)상에 배선에 연결되어 있다. 뚜껑(32)의 중앙부에는 방사부재(39)가 나사로 고정되어 있다. 한편, 반도체장치(70)의 아래쪽에는 터어미널(76)이 설치되어 있으며, 반도체장치(70)가 소켓(3)상에 장착될 때, 소켓(3)의 터어미널(38)과 접촉하게 되어 있다. 반도체장치(70)가 오목부(37)내에 세트되면, 뚜껑(32)은 닫혀지며, 방사부재(39)의 아래쪽은 반도체장치(70)의 상면과 접촉하게 되어 있어, 방사가 가능하게 된다.
제어수단(93)은 전력공급수단(91)의 적용전압, 및 온도검출수단(92)의 모니터결과에 의거하여 온도조정수단(8)을 제어한다. 제어수단(93)은 이미 번-인시험을 위해 접합온도 Tj1-Tj3의 차이의 허용범위를 기억하며, 모니터결과를 허용범위와 비교하여 전력공급수단(91) 및 온도조정수단(8)을 제어하도록 프로그램되어 있으며, 온도차가 허용범위밖에 있을때, 번-인시험작동을 끝낸다.
상술한 번-인시험작동에 있어서의 제1종료제어는 제9도에서 더 상세히 설명한다.
허용온도차는 조작자에 의해 세트되어, 예를들면, 메모리에 기억된다(스텝 301).
시험이 개시되면, 복수개의 온도검출다이오우드 721-733의 전기적 특성이 측정되며, 각 장치의 접합온도 Tj1-Tj3는 개별적으로 모니터된다(스텝 302). 장치중의 온도차(최대온도차)가 계산되며(스텝 303), 이 실제로 측정된 값과 설정치는 스텝 101에서 비교된다(스텝 304). 상술한 스텝은, 실제 측정된 값이 설정치(허용치)를 초과할때까지 되풀이되며, 전자가 후자를 초과할때, 시험은 종료된다.
따라서, 다른 목적을 위한 스크리닝시험의 감소가 방지되어, 시험수율이 향상된다. 특히, 주위온도 Ta가, 번-인시험이 행해지는 번-인시험실(6)내부에서 불균일하기 때문에, 히이터와 에어분출구, 및 에어흐름 및 에어유량의 방향에 따라서, 몇몇 장치는 고온을 갖게 되고, 다른 장치는 저온을 갖게 된다. 이와같은 경우에, 본 발명에 의하면, 번-인시험이 종료되어 스크리닝을 확실히 행할 수 있게 된다.
제어수단(93)은 번-인시험에 있어서 접합온도 Tj1-Tj3의 허용온도범위, 및 접합온도가 허용온도범위외에 있는 반도체칩(7)의 접합온도의 허용숫자를 기억하고, 모니터결과를 허용범위 또는 허용숫자와 비교하여, 전력공급수단(91) 및 온도조정수단(8)을 제어하고, 온도가 허용범위외에 있는 반도체칩의 접합온도의 숫자가 허용숫자를 초과할때 시험작동을 끝낸다. 이리해서 스크리닝을 확실히 행할 수 있다.
상술한 번-인시험작동에 있어서의 제2종료제어는 제10도에서 더 상세히 설명한다. 우선, 허용온도범위, 허용숫자 또는 비율이 조작자에 의해 세트되어, 예를들면 메모리에 기억된다(스텝 401). 시험이 개시되면, 복수개의 온도검출다이오우드 721-723의 전기적 특성이 측정되며, 각 장치의 접합온도 Tj1-Tj3가 개별적으로 모니터된다(스텝 402). 다음, 온도가 허용온도밖에 있는 장치의 접합온도의 숫자가 카운트되거나, 그 숫자의 장치의 전체숫자에 대한 비율이 계산되며(스텝 403), 이 실제로 측정된 값(숫자 또는 비율)은 스텝 101에서 설정치와 비교된다(스텝 404). 상술한 스텝은 실제로 측정된 값이 설정치(허용숫자 또는 비율)를 초과할때까지 반복되며, 전자가 후자를 초과하면, 시험은 종료된다(스텝 405).
본 발명에 사용된 온도센서는, 집적회로(71)로부터 독립적으로 반도체칩상에 형성된 온도검출다이오우드에 한정되지는 않으며, 그 대신에 집적회로의 다이오우드를 사용할 수도 있으며, 또는 트랜지스터를 사용할 수도 있다. 그렇지 않으면 반도체칩상에 NiCr 금속막 레지스터를 형성해도 된다. 온도모니터는 모든 반도체칩상에서 행할 수도 있으며, 또는 큰 주위온도차가 예상되는 위치에서 반도체의 그것들 위에서 행할 수도 있다.
이와같이 설명된 본 발명으로부터, 본 발명은 여러가지로 변화할 수 있다는 것이 명백하다. 이와같은 변화는 본 발명의 정신 및 범위에서 벗어나는 것으로 간주해서는 안되며, 종래의 기술에 숙련된 사람에게는 분명한 이와같은 변형은 다음과 같은 청구범위의 범위내에 포함되는 것으로 고려되어야 한다.

Claims (22)

  1. 내장된 온도센서를 가진 반도체칩을 각각 포함하는 피시험장치를 장착하는 장착수단과 ; 복수개의 장착수단을 수용하는 시험실과 ; 시험실내부의 주위온도를 조정하기 위하여 시험실상에 설치된 온도조정수단과 ; 온도센서의 전기적 특성에 의거하여, 각 반도체칩의 온도를 개별적으로 측정하는 온도검출수단과 ; 그리고 온도검출수단의 측정된 결과에 의거하여, 온도조정수단을 제어하는 제어수단을 구비한 번-인(burn-in)장치.
  2. 제1항에 있어서, 그에 부가된 전력공급제어수단을 포함하며, 전력공급수단은 번-인장치의 제어수단에 의해 제어되는, 번-인장치.
  3. 제1항에 있어서, 온도센서는, 반도체칩상에 형성된 쇼트키 접합다이오우드에 의해 형성되는 번-인장치.
  4. 제1항에 있어서, 온도센서는 반도체칩상에 형성된 Pn 접합다이오우드에 의해 형성되는 번-인장치.
  5. 제1항에 있어서, 온도센서는 반도체칩상에 형성된 트랜지스터에 의해 형성되는 번-인장치.
  6. 제1항에 있어서, 온도센서는 반도체칩상에 형성된 금속막 트랜지스터에 의해 형성되는 번-인장치.
  7. 제1항에 있어서, 장착수단은 각각 인쇄보오드에 의해 형성되고, 복수개의 소켓은 인쇄보오드상에 형성되는 번-인장치.
  8. 제1항에 있어서, 시험실은, 뚜껑을 가진 케이싱내에 장착수단을 수용하는 복수개의 슬릿과, 접속기를 포함하는 번-인장치.
  9. 제1항에 있어서, 온도검출수단은, 온도센서의 각각에 여러가지 전압을 가하여, 전류의 특정치에 대한 전압의 값을 측정하는 번-인장치.
  10. 제1항에 있어서, 미리 기억된 처리과정과 찾아보기테이블에 의해서, 제어수단은 온도검출수단에 의해 측정된 전기적 특성을 받아서, 그것을 계산하고, 그리고 온도조정수단 및 전력공급제어수단에 작동지시를 공급하는 번-인장치.
  11. 제2항에 있어서, 전력공급제어수단은 각 피시험장치에 대한 전류공급의 존재 및 부재, 그리고 각 장치에 대한 적용전압을 조정하는 번-인장치.
  12. 피시험장치의 각 반도체칩상에 형성된 온도센서의 전기적 특성을 접합온도로 변환시키는 파라미터를 구하는 제1스텝과 ; 파라미터를 써서 시험실내에서 반도체칩의 소정숫자의 접합온도를 측정하는 제2스텝과 ; 그리고 접합온도의 측정결과에 의거하여, 시험실내부의 주위온도를 조정하는 제3스텝-제3스텝에 뒤이어, 제2 및 제3스텝이 반복된다-으로 이루어진 번-인방법.
  13. 제12항에 있어서, 상기 제3스텝은, 각 피시험장치에 대한 적용전압을 제어하는 공정을 포함하는 상기 제3스텝의 한 스텝을 포함하는 번-인방법.
  14. 제12항에 있어서, 시험종료상태가 검출될 때, 번-인시험을 종료시키는 스텝을 포함하는 번-인방법.
  15. 제12항에 있어서, 온도센서는 쇼트키 접합다이오우드이며, 접합온도를 구하기 위한 각 온도센서의 파라미터는 특정치의 미소한 전류를 흐르게 하는 특정 접합온도에서의 적용전압, 및 적용전압의 온도계수이며, 그리고 이들 파라미터는, 피시험장치에 전류가 공급되지 않은 상태에서, 특정치의 미소한 전류를 흐르게 하는 여러가지 주위온도에서의 적용전압을 측정함으로써 주어지는 번-인방법.
  16. 제12항에 있어서, 온도센서는 쇼트키 다이오우드이며, 접합온도를 구하기 위한 각 온도센서의 파라미터는 미소한 전류를 흐르게 하는 특정 접합온도에서의 적용전압 및 다음식에서의 n값이며, 이들 파라미터는, 피시험장치에 전류가 공급되지 않은 상태에서, 여러가지 값의 미소한 전류를 일으키는 상온에서의 적용전압을 측정함으로써 주어지고, 또한 다음식
    [여기서, IF는 전진전류, VF는 전진전압, S는 쇼트키 접합면적, A*는 유효 리차드손상수, T는 절대온도, k는 볼츠만상수, q는 전하, ΦB는 장벽높이]에 의해 표시되는 관계를 써서 주어지는 번-인방법.
  17. 제12항에 있어서, 온도센서는 Pn 접합다이오우드이며, 접합온도를 구하기 위한 가 온도센서의 파라미터는, 특정한 값의 미소한 전류를 흐르게 하는 특정 접합온도에서의 적용전압, 및 적용전압의 온도계수이며, 이들 파라미터는, 피시험장치에 전류가 공급되지 않은 상태에서, 특정한 값의 미소한 전류를 여러가지 주위온도에서 흐르게 하는 적용전압을 측정함으로써 주어지는 번-인방법.
  18. 제12항에 있어서, 온도센서는 트랜지스터이며, 각 온도센서의 접합온도를 구하기 위한 파라미터는, 특정한 값의 미소한 전류를 일으키는 특정 접합온도에서의 적용전압, 및 적용전압의 온도계수이며, 이들 파라미터는, 피시험장치에 전류가 공급되지 않은 상태에서, 특정한 값의 미소한 전류를 여러가지 주위온도에서 흐르게 하는 적용전압을 측정함으로써 주어지는 번-인방법.
  19. 제12항에 있어서, 온도센서는 금속막이며, 각 온도센서의 접합온도를 구하기 위한 파라미터는, 특정한 값의 미소한 전류를 흐르게 하는 특정 접합온도에서의 적용전압, 및 적용전압의 온도계수이며, 이들 파라미터는, 피시험장치에 전류가 공급되지 않은 상태에서, 특정한 값의 미소한 전류를 여러가지 주위온도에서 흐르게 하는 적용전압을 측정함으로써 주어지는 번-인방법.
  20. 제14항에 있어서, 번-인시험을 종료시키는 상태는, 온도센서의 접합온도의 측정치중 최대의 것과, 허용치를 초과하는 최소의 것 사이의 차인, 번-인방법.
  21. 제14항에 있어서, 시험을 종료시키는 상태는, 접합온도가 설정온도범위를 초과하는 피시험장치의 그것의 숫자가 허용숫자를 초과하는 숫자인 번-인방법.
  22. 제14항에 있어서, 시험을 종료시키는 상태는 접합온도가 설정온도범위를 초과하는 피시험장치의 그것의 비율이 허용치를 초과하는 번-인방법.
KR1019920012834A 1991-07-19 1992-07-18 번-인장치 및 방법 KR950014680B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP91-179774 1991-07-19
JP3179774A JPH0529417A (ja) 1991-07-19 1991-07-19 バーンイン方法および装置
JP3189022A JPH0536779A (ja) 1991-07-29 1991-07-29 バーンイン方法および装置
JP3189019A JPH0536778A (ja) 1991-07-29 1991-07-29 バーンイン方法および装置
JP91-189022 1991-07-29
JP91-189019 1991-07-29
JP91-190013 1991-07-30
JP3190013A JPH0536780A (ja) 1991-07-30 1991-07-30 バーンイン方法および装置

Publications (2)

Publication Number Publication Date
KR930003314A KR930003314A (ko) 1993-02-24
KR950014680B1 true KR950014680B1 (ko) 1995-12-13

Family

ID=27474903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920012834A KR950014680B1 (ko) 1991-07-19 1992-07-18 번-인장치 및 방법

Country Status (4)

Country Link
EP (1) EP0523734A1 (ko)
KR (1) KR950014680B1 (ko)
AU (1) AU657974B2 (ko)
CA (1) CA2073896A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6577148B1 (en) 1994-08-31 2003-06-10 Motorola, Inc. Apparatus, method, and wafer used for testing integrated circuits formed on a product wafer
US8400178B2 (en) * 2009-04-29 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system of testing a semiconductor device
FR3002738B1 (fr) * 2013-03-01 2020-11-20 Societe De Transf Des Elastomeres A Usages Medicaux Et Industriels Dispositif de protection d'aiguille.
FR3002739B1 (fr) * 2013-03-01 2016-01-08 Transformation Des Elastomeres A Usages Medicaux Et Ind Soc D Dispositif de protection d'aiguille.
CN113435048B (zh) * 2021-06-29 2024-04-12 深圳市时代速信科技有限公司 半导体器件的寿命评估方法、装置及温度检测平台

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3092998A (en) * 1960-08-08 1963-06-11 Rca Corp Thermometers
US4145620A (en) * 1977-10-05 1979-03-20 Serel Corporation Modular dynamic burn-in apparatus
US4636725A (en) * 1982-01-04 1987-01-13 Artronics Corporation Electronic burn-in system
EP0238598B1 (en) * 1985-09-23 1992-01-02 Sharetree Systems Limited An oven for the burn-in of integrated circuits
US4734641A (en) * 1987-03-09 1988-03-29 Tektronix, Inc. Method for the thermal characterization of semiconductor packaging systems

Also Published As

Publication number Publication date
KR930003314A (ko) 1993-02-24
CA2073896A1 (en) 1993-01-20
AU657974B2 (en) 1995-03-30
EP0523734A1 (en) 1993-01-20
AU2033392A (en) 1993-01-21

Similar Documents

Publication Publication Date Title
US5406212A (en) Burn-in apparatus and method for self-heating semiconductor devices having built-in temperature sensors
EP0523735B1 (en) Burn-in apparatus and method
US7394271B2 (en) Temperature sensing and prediction in IC sockets
KR960003988B1 (ko) 번-인장치 및 방법
US6552561B2 (en) Apparatus and method for controlling temperature in a device under test using integrated temperature sensitive diode
WO2006096543A2 (en) Temperature sensing and prediction in ic sockets
US6593761B1 (en) Test handler for semiconductor device
KR950014680B1 (ko) 번-인장치 및 방법
JP4514787B2 (ja) 電子部品試験装置および電子部品試験装置における温度制御方法
JPH0536793A (ja) バーンイン方法および装置
JPH1144727A (ja) 回路基板検査装置
JPH0536778A (ja) バーンイン方法および装置
JPH0536773A (ja) バーンイン方法および装置
JP2000097990A (ja) 半導体デバイスのバーンイン試験装置
JPH0536779A (ja) バーンイン方法および装置
JPH0536783A (ja) バーンイン方法および装置
JPH0536792A (ja) バーンイン方法および装置
JPH0529417A (ja) バーンイン方法および装置
JPH0536789A (ja) バーンイン方法および装置
JPH0536786A (ja) バーンイン方法および装置
JP3652479B2 (ja) 集積回路の端子浮き検査方法および回路基板検査装置
JPH0536781A (ja) バーンイン方法および装置
JPH0536782A (ja) バーンイン方法および装置
JPH0536784A (ja) バーンイン方法および装置
JPH0536787A (ja) バーンイン方法および装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee