JPH0536750A - 半導体集積回路の配線接続情報の自動生成方法 - Google Patents

半導体集積回路の配線接続情報の自動生成方法

Info

Publication number
JPH0536750A
JPH0536750A JP3187339A JP18733991A JPH0536750A JP H0536750 A JPH0536750 A JP H0536750A JP 3187339 A JP3187339 A JP 3187339A JP 18733991 A JP18733991 A JP 18733991A JP H0536750 A JPH0536750 A JP H0536750A
Authority
JP
Japan
Prior art keywords
file
lead frame
pad
wiring
connection information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3187339A
Other languages
English (en)
Other versions
JP2547486B2 (ja
Inventor
Norio Onishi
典夫 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3187339A priority Critical patent/JP2547486B2/ja
Publication of JPH0536750A publication Critical patent/JPH0536750A/ja
Application granted granted Critical
Publication of JP2547486B2 publication Critical patent/JP2547486B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49177—Combinations of different arrangements
    • H01L2224/49179—Corner adaptations, i.e. disposition of the wire connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 本発明はＬＳＩ設計の支援装置としてパッケ
ージとチップ間の接続情報の自動生成方法に関し、配線
図面を予めデータベース化し、なお別ファイルに入って
いる規則を参照しながら、パッドとリードフレームとの
接続情報を正確に自動生成する方法を提供することを目
的とする。 【構成】半導体集積回路チップの周囲に設けられたパッ
ケージのリードフレームと、チップ上のパッドとを接続
線で接続した配線図面から、配線接続情報を生成する方
法において、該配線図面をリードフレームを示す線図
と、パッドを示す線図と、接続線を示す線図とで記述
し、一方、リードフレームとパッドとを接続線により接
続することの一般的規則を第２ファイルに格納し、次い
で、第１ファイルの格納データについて第２ファイルの
データを参照しながら、処理装置により処理してリード
フレームとチップ間の配線接続情報を第３ァイルに生成
することで構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＬＳＩ設計の支援装置と
してパッケージとチップ間の接続情報の自動生成方法に
関する。
【０００２】近来、ＬＳＩが高集積化することに伴い、
チップ内部の高密度化と共に、パッケージピン（リード
フレーム）数も数百本に増大し、チップとリードフレー
ム間を接続した配線図面を作成すること、及びその配線
図面の内容の表記を正確に素早く行うこと、即ちＬＳＩ
設計支援装置上で実行できるようにされていることが要
求される。
【０００３】
【従来の技術】図３は半導体集積回路とリードフレーム
との接続状態を説明するための図である。図３におい
て、１は半導体集積回路のチップ、２はチップを外包す
るパッケージ、3-1,3-2 〜はパッドで半導体集積回路の
周辺部に並ぶもの、4-1,4-2 〜はリードフレーム( パッ
ケージに埋め込まれ一方の先端が外部接続端子となるも
の) 、5-1,5-2〜は接続線でボンディングワイヤと呼ば
れているものを示す。図４は図３を更に詳細に示す図で
ある。図４では接続線とリードフレームの数が120本で
あって、パッドについてはリードフレームと接続しない
ものが若干個数図示されている。
【０００４】従来は図４に示すようなチップを製造する
ときの設計図を見て、パッド・リードフレーム間の接続
を人間の目で目視し（接続されているかどうか）予め定
められたルールに従って接続情報を記述していた。その
接続情報は例えば図５に示すようになっていた。図５に
おいて、ＰＡＤはパッドを示す番号、leadはリードフレ
ームを示す番号で、−は接続されていることを示す記号
である。そのため目視情報を基として、図５に示すよう
な情報をファイルに順次入力・格納していた。このよう
にして得られた接続情報はワイヤボンディング装置によ
りボンディングするときの基礎データとしてワイヤボン
ディング装置に供給されて使用される。
【０００５】
【発明が解決しようとする課題】ＬＳＩチップは益々高
密度化し、リードフレームが数多くなるから、パッドと
の接続情報が図面上において複雑となり、読取りが困難
となる傾向にある。そのため作成した接続対応情報が誤
っていたり、接続ルールに反した接続情報の存在するこ
とが起こった。その結果ワイヤボンディングを実行しＬ
ＳＩ製造後の試験でミスが発見されて、ＬＳＩ製造をや
り直すことが発生した。
【０００６】本発明の目的は前述の欠点を改善し、配線
図面を予めデータベース化し、なお別ファイルに入って
いる規則を参照しながら、パッドとリードフレームとの
接続情報を正確に自動的に生成する方法を提供すること
を目的とする。
【０００７】
【課題を解決するための手段】図１は本発明の原理構成
を示す図である。図１において、１１は第１ファイルで
パッドとリードフレーム間の接続情報を図形パターンに
展開して記録したもの、１２は第２ファイルでパッドと
リードフレームとを接続線により接続することの一般的
規則を格納したもの、１３はデータ処理装置、１４は生
成データファイル、１５は誤りデータの表示形態を示
す。
【０００８】半導体集積回路チップの周囲に設けられた
パッケージのリードフレームと、チップ上のパッドとを
接続線で接続して記述した配線図面から、配線接続情報
を生成する方法において、本発明は下記の構成としてい
る。即ち、前記配線図面を、リードフレームを示す線図
と、パッドを示す線図と、接続線を示す線図とで記述
し、該線図に基づいてリードフレーム・パッド・接続線
をそれぞれ図形パターンに展開して第１ファイル１１に
格納し、一方、リードフレームとパッドとを接続線によ
り接続することの一般的規則を第２ファイル１２に格納
し、次いで第１ファイル１１の格納データについて第２
ファイル(12)のデータを参照しながら、処理装置(13)に
より処理してリードフレームとチップ間の配線接続情報
を第３ファイル１４に生成することで構成する。
【０００９】
【作用】半導体集積回路においてリードフレームとパッ
ドとを接続することの一般的な規則、即ちパッドの位置
と対応するリードフレームとの順序関係、パッドと対向
するリードフレームの位置が判ったとき必要な接続線の
長さなどについて、第２フレーム１２に予め格納して置
く。半導体集積回路の設計が出来てその配線図面が得ら
れたとき、同時に配線図面データを直線の集合としてそ
のデータを第１ファイル１１に格納する。そのデータは
パッド・リードフレーム・接続線の各グループ別にまと
めて置くと良い。
【００１０】次に第１ファイル１１の格納データについ
て、第２ファイル１２に格納の接続ルールを参照しなが
ら、データ処理装置１３により処理する。即ち、パッド
とリードフレームについて所定の接続線により接続する
ことを配線接続情報として生成する。例えば接続するこ
との順序関係に基づいて順次に接続することをデータ化
する。この過程においてリードフレームとパットとの対
応関係において距離の長短・隣接接続線との間隔の広狭
・或いはボンディングの位置によって接続線の角度が規
格値より過大・過少になるときはエラーとなることを表
示或いはデータファイルに格納する。このようにして配
線接続情報が人間の目視によらず正確に自動生成され
る。
【００１１】
【実施例】配線図面に基づいてパッド・接続線・リード
フレームのそれぞれに順序番号を付し、各々について
「始点座標・終点座標・その間をつなぐ線分」とを少な
くとも４組揃えて１つの四角の枠を形成する情報を得
る。そして配線図面から判断して大きさからパッドとリ
ードフレームとに大別し、更に接続線について始点座標
と終点座標とを定める。それらは第１ファイル１１内に
格納される。なお当初の作業であり誤りを出来るだけ減
らすため配線図面を作成したＬＳＩの設計者が、データ
を得てファイル１１に格納することが最も適している。
【００１２】第２ファイル１２内のデータとしては一般
的な接続ルールを格納する。配線接続情報として、配線
図を見たときパッドとリードフレームとの間隔が判れ
ば、必要とする接続線の長さの大小限界値が経験的に求
められる。そのため配線接続情報の中で必要とする接続
線の長さとして限界値を超える値が生じたときエラーと
なる。
【００１３】また配線接続情報の中で接続線の長さが限
界値付近となっているときパッド・リードフレームに対
し接続線との角度が過大・過少となる場合がある。配線
図においてパッド・リードフレームの両者が通常許され
る範囲内で上下になっているとして接続線とのなす角度
が４５度±１０度の範囲内にない場合をエラーとするこ
とを、第２ファイル１２内に格納する。また隣接する接
続線が図面上では問題ないとしてもデータファイル１１
上では規定値以下になる場合があるため、最小限規定値
を第２ファイル１２に格納して置く。
【００１４】データ処理装置によるデータ処理は第１フ
ァイル１１内のデータについて、例えば「所定のリード
フレームに対しチップ上、対応する辺のパッドの第３番
以降から互いに順序通り接続すること」のような処理命
令により接続情報を得る処理を開始する。その結果、図
５に示すようにパッドとリードフレームとの接続情報が
得られて、第３ファイル１３に格納される。
【００１５】次に図２はエラー表示１５の具体例を示す
図である。図２の第１行は、接続線１０は１番パッドと
１０番リードフレームとを接続するもので、入射角度に
エラーがあることを示している。同様に次の第２行は、
接続線２３は１０番パッドと１５番リードフレームを接
続し、入射角度にエラーがあることを示している。第３
行も同様である。
【００１６】次の実施例として、配線図面が得られたと
き、各パッドとリードフレームにはそれぞれ直流電位
“Ｈ”・接地電位“Ｌ”と交流信号印加のように電位情
報が定められている。そのためパッドとリードフレーム
の情報の内所定位置に電位情報を付加してデータファイ
ル１１を得て置く。データ処理装置１３において接続情
報を得るとき、各接続線の両端の電位情報が等しくなる
筈であるから、接続時の情報チェックとして「電位情
報」を使用することができる。この手段により電気的な
接続チェックを行ったことになり、信頼性が大いに向上
できる。
【００１７】
【発明の効果】このようにして本発明によると、パッド
とリードフレーム間の配線接続情報を生成するとき、従
来技術のように人間が目視して行う作業ではなく、デー
タ処理装置による自動生成が可能となる。そのため配線
図面作成者が作業するように、従来と比較して正確さを
向上させることができる。また処理の高速化ができる。
なお配線図面から当初に得たファイルにおいて「電位情
報」などを付加すると、接続情報を生成したときエラー
チェックがより正確に出来る。
【図面の簡単な説明】
【図１】本発明の原理構成図である。
【図２】本発明の実施例によるエラー表示例の図であ
る。
【図３】半導体集積回路とリードフレームとの接続状態
を説明するための図である。
【図４】図３を更に詳細に示す図である。
【図５】図４に基づく配線接続情報の例を示す図であ
る。
【符号の説明】
１１ 第１ファイル １２ 第２ファイル １２ データ処理装置 １４ 第３ファイル

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半導体集積回路チップの周囲に設けられ
    たパッケージのリードフレームと、チップ上のパッドと
    を接続線で接続して記述した配線図面から、配線接続情
    報を生成する方法において、 前記配線図面を、リードフレームを示す線図と、パッド
    を示す線図と、接続線を示す線図とで記述し、 該線図に基づいてリードフレーム・パッド・接続線をそ
    れぞれ図形パターンに展開して第１ファイル(11)に格納
    し、 一方、リードフレームとパッドとを接続線により接続す
    ることの一般的規則を第２ファイル(12)に格納し、 次いで第１ファイル(11)の格納データについて第２ファ
    イル(12)のデータを参照しながら、処理装置(13)により
    処理してリードフレームとチップ間の配線接続情報を第
    ３ファイル(14)に生成すること、 を特徴とする半導体集積回路の配線接続情報を自動生成
    する方法。
  2. 【請求項２】 請求項１記載の第１ファイルには図形パ
    ターン以外に付加情報を格納しておき、接続線の両端に
    おいて同一付加情報が得られないとき、その内容をエラ
    ー表示することを特徴とする半導体集積回路の配線接続
    情報の自動生成方法。
JP3187339A 1991-07-26 1991-07-26 半導体集積回路の配線接続情報の自動生成方法 Expired - Fee Related JP2547486B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3187339A JP2547486B2 (ja) 1991-07-26 1991-07-26 半導体集積回路の配線接続情報の自動生成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3187339A JP2547486B2 (ja) 1991-07-26 1991-07-26 半導体集積回路の配線接続情報の自動生成方法

Publications (2)

Publication Number Publication Date
JPH0536750A true JPH0536750A (ja) 1993-02-12
JP2547486B2 JP2547486B2 (ja) 1996-10-23

Family

ID=16204272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3187339A Expired - Fee Related JP2547486B2 (ja) 1991-07-26 1991-07-26 半導体集積回路の配線接続情報の自動生成方法

Country Status (1)

Country Link
JP (1) JP2547486B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6802048B2 (en) * 2002-04-04 2004-10-05 Renesas Technology Corp. Design support apparatus and method for designing semiconductor packages

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6802048B2 (en) * 2002-04-04 2004-10-05 Renesas Technology Corp. Design support apparatus and method for designing semiconductor packages

Also Published As

Publication number Publication date
JP2547486B2 (ja) 1996-10-23

Similar Documents

Publication Publication Date Title
US20030182643A1 (en) Method for comprehensively verifying design rule checking runsets
JP2547486B2 (ja) 半導体集積回路の配線接続情報の自動生成方法
US7370303B2 (en) Method for determining the arrangement of contact areas on the active top side of a semiconductor chip
US6269327B1 (en) System and method for generating wire bond fingers
JP3186667B2 (ja) 検査用端子位置決定装置、検査用端子位置決定方法および検査用端子位置決定用プログラムを記録した記録媒体
JPS6025256A (ja) 集積回路の適合パツケ−ジの検出方法
JP6925751B2 (ja) 半導体装置とそのテスト方法
JPS6126243A (ja) Ｌｓｉア−トワ−クデ−タの回路接続照合出力装置
JPH07152811A (ja) Ｌｓｉ設計支援システム
JP3128908B2 (ja) 配線レイアウト設計のためのエディタ
JP2822675B2 (ja) Ｌｓｉチップ設計システム
JP3090120B2 (ja) 集積回路の端子配置装置
JPH0563089A (ja) Ｌｓｉ設計装置
JP2995906B2 (ja) プリント配線板配置処理装置
JP3184123B2 (ja) Ｌｓｉ配線装置
JPH02236675A (ja) Ｌｓｉ設計支援システム
CN109711084A (zh) 一种pcb中串联器件的检查方法及相关装置
JPH055767A (ja) 互換性検証システム
JPH1174363A (ja) 半導体チップ組立工程検証装置
JPH05120160A (ja) マルチチツプモジユール評価装置
JPH04343174A (ja) プリント配線板設計装置
JPS62280658A (ja) 布線検査治具製造用デ−タの作成装置
JPH05303607A (ja) 論理回路設計装置
JPH0355995B2 (ja)
JP2003248704A (ja) 半導体集積回路の設計検証方法およびレイアウトツール

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960625

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090808

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090808

Year of fee payment: 13

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090808

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees