JPH055767A - 互換性検証システム - Google Patents
互換性検証システムInfo
- Publication number
- JPH055767A JPH055767A JP3071821A JP7182191A JPH055767A JP H055767 A JPH055767 A JP H055767A JP 3071821 A JP3071821 A JP 3071821A JP 7182191 A JP7182191 A JP 7182191A JP H055767 A JPH055767 A JP H055767A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- data
- compatible
- output
- existing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 既存のＬＳＩに対して新しく作成されたＬＳ
Ｉの互換性を迅速に検証して、且つ、互換性の検証の精
度を向上することにある。 【構成】 既存のＬＳＩおよび互換ＬＳＩに同一のデー
タを出力するデータ出力手段５と、このデータ出力手段
５から出力される同一のデータによる既存のＬＳＩから
のレスポンスおよび互換ＬＳＩからのレスポンスを取得
するデータ取得手段７，１１と、このデータ取得手段
７，１１により取得されたレスポンスのうち前記既存の
ＬＳＩおよび互換ＬＳＩの互換性の検証に必要なデータ
を抽出するルールを記憶するルール記憶手段９，１３
と、このルール記憶手段９，１３に記憶されているルー
ルを用いて前記既存のＬＳＩからのレスポンスにより得
られる出力データと互換ＬＳＩからのレスポンスにより
得られる出力データとを比較する比較手段１５と、この
比較手段１５により前記既存のＬＳＩから得られる出力
データと互換ＬＳＩから得られる出力データとが異なる
とシステムを停止する手段１５と、を備えたことを特徴
としている。
Ｉの互換性を迅速に検証して、且つ、互換性の検証の精
度を向上することにある。 【構成】 既存のＬＳＩおよび互換ＬＳＩに同一のデー
タを出力するデータ出力手段５と、このデータ出力手段
５から出力される同一のデータによる既存のＬＳＩから
のレスポンスおよび互換ＬＳＩからのレスポンスを取得
するデータ取得手段７，１１と、このデータ取得手段
７，１１により取得されたレスポンスのうち前記既存の
ＬＳＩおよび互換ＬＳＩの互換性の検証に必要なデータ
を抽出するルールを記憶するルール記憶手段９，１３
と、このルール記憶手段９，１３に記憶されているルー
ルを用いて前記既存のＬＳＩからのレスポンスにより得
られる出力データと互換ＬＳＩからのレスポンスにより
得られる出力データとを比較する比較手段１５と、この
比較手段１５により前記既存のＬＳＩから得られる出力
データと互換ＬＳＩから得られる出力データとが異なる
とシステムを停止する手段１５と、を備えたことを特徴
としている。
Description
【０００１】［発明の目的］
【０００２】
【産業上の利用分野】本発明は、既存のＬＳＩと新しく
作成したＬＳＩとの互換性を迅速に、且つ、精度良く検
証する互換性検証システムに関する。
作成したＬＳＩとの互換性を迅速に、且つ、精度良く検
証する互換性検証システムに関する。
【０００３】
【従来の技術】近年、電子技術の著しい進歩に貢献した
ＬＳＩの研究開発が盛んに行なわれている。
ＬＳＩの研究開発が盛んに行なわれている。
【０００４】上記研究開発の工程において、既存のＬＳ
Ｉ（以下、オリジナルＬＳＩという。）に対して当該オ
リジルナルＬＳＩの性能と同レベルの機能を備えたＬＳ
Ｉ（以下、互換ＬＳＩという。）を開発した場合は、当
該オリジナルＬＳＩに対する互換性を検証する工程があ
る。
Ｉ（以下、オリジナルＬＳＩという。）に対して当該オ
リジルナルＬＳＩの性能と同レベルの機能を備えたＬＳ
Ｉ（以下、互換ＬＳＩという。）を開発した場合は、当
該オリジナルＬＳＩに対する互換性を検証する工程があ
る。
【０００５】上記互換性を検証する工程は、予めテスト
データを作成してオリジナルＬＳＩに当該テストデータ
を入力させて、当該オリジナルＬＳＩから出力データを
得る。同様に、上記テストデータを互換ＬＳＩに入力し
て、当該互換ＬＳＩから出力データを得る。上記オリジ
ナルＬＳＩからの出力データと互換ＬＳＩからの出力デ
ータとを比較して、出力データの一致または不一致によ
り検証を行なうため、検証が簡易に実行するのが容易で
はなかった。
データを作成してオリジナルＬＳＩに当該テストデータ
を入力させて、当該オリジナルＬＳＩから出力データを
得る。同様に、上記テストデータを互換ＬＳＩに入力し
て、当該互換ＬＳＩから出力データを得る。上記オリジ
ナルＬＳＩからの出力データと互換ＬＳＩからの出力デ
ータとを比較して、出力データの一致または不一致によ
り検証を行なうため、検証が簡易に実行するのが容易で
はなかった。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
互換性検証システムは、テストデータをオリジナルＬＳ
Ｉに入力して出力データを得る場合の当該オリジナルＬ
ＳＩの動作（挙動）の予測が難しい。また、オリジナル
ＬＳＩおよび互換ＬＳＩの処理後の出力データを比較す
るため、処理中の状況が正確に把握するのが困難なた
め、検証結果の信頼性の低下を招来する問題があった。
互換性検証システムは、テストデータをオリジナルＬＳ
Ｉに入力して出力データを得る場合の当該オリジナルＬ
ＳＩの動作（挙動）の予測が難しい。また、オリジナル
ＬＳＩおよび互換ＬＳＩの処理後の出力データを比較す
るため、処理中の状況が正確に把握するのが困難なた
め、検証結果の信頼性の低下を招来する問題があった。
【０００７】本発明は、このような従来の課題を解決す
るためになされたもので、その目的は、既存のＬＳＩに
対して新しく作成されたＬＳＩの互換性を迅速に検証し
て、且つ、互換性の検証の精度を向上することにより、
システムの信頼性を向上する互換性検証システムを提供
することにある。
るためになされたもので、その目的は、既存のＬＳＩに
対して新しく作成されたＬＳＩの互換性を迅速に検証し
て、且つ、互換性の検証の精度を向上することにより、
システムの信頼性を向上する互換性検証システムを提供
することにある。
【０００８】［発明の構成］
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、既存のＬＳＩおよび互換ＬＳＩに同一の
データを出力するデータ出力手段と、このデータ出力手
段から出力される同一のデータによる既存のＬＳＩから
のレスポンスおよび互換ＬＳＩからのレスポンスを取得
するデータ取得手段と、このデータ取得手段により取得
されたレスポンスのうち前記既存のＬＳＩおよび互換Ｌ
ＳＩの互換性の検証に必要なデータを抽出するルールを
記憶するルール記憶手段と、このルール記憶手段に記憶
されているルールを用いて前記既存のＬＳＩからのレス
ポンスにより得られる出力データと互換ＬＳＩからのレ
スポンスにより得られる出力データとを比較する比較手
段と、この比較手段により前記既存のＬＳＩから得られ
る出力データと互換ＬＳＩから得られる出力データとが
異なるとシステムを停止する手段と、を備えたことを要
旨とする。
め、本発明は、既存のＬＳＩおよび互換ＬＳＩに同一の
データを出力するデータ出力手段と、このデータ出力手
段から出力される同一のデータによる既存のＬＳＩから
のレスポンスおよび互換ＬＳＩからのレスポンスを取得
するデータ取得手段と、このデータ取得手段により取得
されたレスポンスのうち前記既存のＬＳＩおよび互換Ｌ
ＳＩの互換性の検証に必要なデータを抽出するルールを
記憶するルール記憶手段と、このルール記憶手段に記憶
されているルールを用いて前記既存のＬＳＩからのレス
ポンスにより得られる出力データと互換ＬＳＩからのレ
スポンスにより得られる出力データとを比較する比較手
段と、この比較手段により前記既存のＬＳＩから得られ
る出力データと互換ＬＳＩから得られる出力データとが
異なるとシステムを停止する手段と、を備えたことを要
旨とする。
【００１０】
【作用】上述の如く構成すれば、既存のＬＳＩおよび互
換ＬＳＩに同一のデータを出力して、当該同一のデータ
による既存のＬＳＩからのレスポンスおよび互換ＬＳＩ
からのレスポンスを取得する。この取得されたレスポン
スのうち前記既存のＬＳＩおよび互換ＬＳＩの互換性の
検証に必要なデータを抽出するルールを用いて前記既存
のＬＳＩからのレスポンスにより得られる出力データと
互換ＬＳＩからのレスポンスにより得られる出力データ
とを比較する。この比較により前記既存のＬＳＩから得
られる出力データと互換ＬＳＩから得られる出力データ
とが異なるとシステムを停止するので、既存のＬＳＩと
新しく作成されたＬＳＩの互換性を迅速に、且つ、正確
に検証できる。
換ＬＳＩに同一のデータを出力して、当該同一のデータ
による既存のＬＳＩからのレスポンスおよび互換ＬＳＩ
からのレスポンスを取得する。この取得されたレスポン
スのうち前記既存のＬＳＩおよび互換ＬＳＩの互換性の
検証に必要なデータを抽出するルールを用いて前記既存
のＬＳＩからのレスポンスにより得られる出力データと
互換ＬＳＩからのレスポンスにより得られる出力データ
とを比較する。この比較により前記既存のＬＳＩから得
られる出力データと互換ＬＳＩから得られる出力データ
とが異なるとシステムを停止するので、既存のＬＳＩと
新しく作成されたＬＳＩの互換性を迅速に、且つ、正確
に検証できる。
【００１１】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。
明する。
【００１２】図１は本発明の互換性検証システムに係る
一実施例の制御を示すブロック図である。
一実施例の制御を示すブロック図である。
【００１３】上記互換性検証システムは、オリジナルＬ
ＳＩ１，互換ＬＳＩ３およびデータ入力部５を有して、
当該オリジナルＬＳＩ１に対して互換ＬＳＩ３の互換性
の検証を煩雑な操作によらずに、迅速、且つ、正確に実
現するものである。
ＳＩ１，互換ＬＳＩ３およびデータ入力部５を有して、
当該オリジナルＬＳＩ１に対して互換ＬＳＩ３の互換性
の検証を煩雑な操作によらずに、迅速、且つ、正確に実
現するものである。
【００１４】上記オリジナルＬＳＩ１は、既存のＬＳＩ
であり、データ入力部５からの入力データに応答してレ
スポンスを出力する。
であり、データ入力部５からの入力データに応答してレ
スポンスを出力する。
【００１５】互換ＬＳＩ３は新しく作成したＬＳＩであ
り、上記オリジナルＬＳＩ１に対して互換性が検証され
てデータ入力部５からの入力データに応答してレスポン
スを出力する。
り、上記オリジナルＬＳＩ１に対して互換性が検証され
てデータ入力部５からの入力データに応答してレスポン
スを出力する。
【００１６】データ入力部５は、オリジナルＬＳＩ１お
よび互換ＬＳＩ３に同時に同一の機能を有する入力デー
タを出力する。
よび互換ＬＳＩ３に同時に同一の機能を有する入力デー
タを出力する。
【００１７】また、互換性検証システムは、出力データ
取得部７、検証ルール記憶部９、出力データ取得部１
１、検証ルール記憶部１３および処理部１５を有する。
取得部７、検証ルール記憶部９、出力データ取得部１
１、検証ルール記憶部１３および処理部１５を有する。
【００１８】出力データ取得部７は、オリジナルＬＳＩ
１から出力されるレスポンスのうち、検証に必要なデー
タ、即ち、信号の仕様およびデータのフォーマット等を
抽出する。
１から出力されるレスポンスのうち、検証に必要なデー
タ、即ち、信号の仕様およびデータのフォーマット等を
抽出する。
【００１９】ここで、上記信号の仕様等を抽出するの
は、同じ機能を備えたＬＳＩ間でも、信号の仕様および
データのフォーマットが異なる可能性があるためであ
る。
は、同じ機能を備えたＬＳＩ間でも、信号の仕様および
データのフォーマットが異なる可能性があるためであ
る。
【００２０】上記信号の仕様およびデータのフォーマッ
トの相異から処理部１５は、オリジナルＬＳＩ１と互換
ＬＳＩ３との互換性を検証する。
トの相異から処理部１５は、オリジナルＬＳＩ１と互換
ＬＳＩ３との互換性を検証する。
【００２１】検証ルール記憶部９は、出力データ取得部
７の検証に必要なデータを抽出するルール、例えば、木
構造の構成で事象を推論する規則のプログラム等を所定
アドレスに記憶して、当該出力データ取得部７により参
照される。
７の検証に必要なデータを抽出するルール、例えば、木
構造の構成で事象を推論する規則のプログラム等を所定
アドレスに記憶して、当該出力データ取得部７により参
照される。
【００２２】上記出力データ取得部１１は出力データ取
得部７と同様に、互換ＬＳＩから出力されるレスポンス
のうち、検証に必要なデータ、即ち、信号の仕様および
データのフォーマット等を抽出する。
得部７と同様に、互換ＬＳＩから出力されるレスポンス
のうち、検証に必要なデータ、即ち、信号の仕様および
データのフォーマット等を抽出する。
【００２３】検証ルール記憶部１３は検証ルール記憶部
９と同様に出力データ取得部１１の検証に必要なデータ
を抽出するルールを記憶して、当該出力データ取得部１
１により参照される。
９と同様に出力データ取得部１１の検証に必要なデータ
を抽出するルールを記憶して、当該出力データ取得部１
１により参照される。
【００２４】処理部１５は、データ入力部５からオリジ
ナルＬＳＩ１および互換ＬＳＩ３に入力データが出力さ
れて当該オリジナルＬＳＩ１から入力される出力データ
および互換ＬＳＩ３から入力される出力データを比較す
る。比較により処理部１５は、出力データが一致すれば
オリジナルＬＳＩ１と互換ＬＳＩ３とが互換性を有する
ため、システムの処理の続行を示す制御信号ａをデータ
入力部５に出力する。一方、出力データが不一致のとき
処理部１５は、システムの停止を示す旨の制御信号ａを
データ入力部５に出力する。制御信号ａがデータ入力部
５に入力されることによりシステムの工程が停止する。
ナルＬＳＩ１および互換ＬＳＩ３に入力データが出力さ
れて当該オリジナルＬＳＩ１から入力される出力データ
および互換ＬＳＩ３から入力される出力データを比較す
る。比較により処理部１５は、出力データが一致すれば
オリジナルＬＳＩ１と互換ＬＳＩ３とが互換性を有する
ため、システムの処理の続行を示す制御信号ａをデータ
入力部５に出力する。一方、出力データが不一致のとき
処理部１５は、システムの停止を示す旨の制御信号ａを
データ入力部５に出力する。制御信号ａがデータ入力部
５に入力されることによりシステムの工程が停止する。
【００２５】次に本実施例の作用を説明する。
【００２６】まず、システムが立ち上がりデータ入力部
５からオリジナルＬＳＩ１および互換ＬＳＩ３に同一機
能を示す入力データを出力する。上記オリジナルＬＳＩ
１は、入力データに対してレスポンスを出力データ取得
部７に出力する。出力データ取得部７は、検証ルール記
憶部９からルールを読出して当該ルールを用いて入力さ
れるレスポンスから検証に必要なデータを抽出して、処
理部１５に出力データを出力する。
５からオリジナルＬＳＩ１および互換ＬＳＩ３に同一機
能を示す入力データを出力する。上記オリジナルＬＳＩ
１は、入力データに対してレスポンスを出力データ取得
部７に出力する。出力データ取得部７は、検証ルール記
憶部９からルールを読出して当該ルールを用いて入力さ
れるレスポンスから検証に必要なデータを抽出して、処
理部１５に出力データを出力する。
【００２７】一方、互換ＬＳＩ３は、データ入力部５か
ら入力される入力データに応答して出力データ取得部１
１にレスポンスを出力する。出力データ取得部１１は、
検証ルール記憶部１３からルールを読出して当該ルール
を用いて入力されるレスポンスから検証に必要なデータ
を抽出して、処理部１５に出力データに出力する。
ら入力される入力データに応答して出力データ取得部１
１にレスポンスを出力する。出力データ取得部１１は、
検証ルール記憶部１３からルールを読出して当該ルール
を用いて入力されるレスポンスから検証に必要なデータ
を抽出して、処理部１５に出力データに出力する。
【００２８】処理部１５は、出力データ取得部７から入
力される出力データと出力データ取得部１１から入力さ
れる出力データとを比較する。比較により出力データが
一致すると処理部１５は、システムの処理を続行する旨
の制御信号ａをデータ入力部５に出力して、データ入力
部５からオリジナルＬＳＩ１等に入力データが出力され
る。一方、出力データが不一致の場合、処理部１５は、
システムの処理を中断する旨の制御信号ａをデータ入力
部５に出力して、データ入力部５からオリジナルＬＳＩ
１等への入力データの出力が中断される。
力される出力データと出力データ取得部１１から入力さ
れる出力データとを比較する。比較により出力データが
一致すると処理部１５は、システムの処理を続行する旨
の制御信号ａをデータ入力部５に出力して、データ入力
部５からオリジナルＬＳＩ１等に入力データが出力され
る。一方、出力データが不一致の場合、処理部１５は、
システムの処理を中断する旨の制御信号ａをデータ入力
部５に出力して、データ入力部５からオリジナルＬＳＩ
１等への入力データの出力が中断される。
【００２９】これにより、オリジナルＬＳＩ１と互換Ｌ
ＳＩ３との互換性を迅速に、且つ、正確に判別できる。
ＳＩ３との互換性を迅速に、且つ、正確に判別できる。
【００３０】本実施例は、ＣＰＵ等の入力または出力デ
ータが多く、複雑な内部構造を備えたＬＳＩの互換チッ
プを開発して互換性を検証する場合に適したシステムで
ある。
ータが多く、複雑な内部構造を備えたＬＳＩの互換チッ
プを開発して互換性を検証する場合に適したシステムで
ある。
【００３１】
【発明の効果】以上説明したように、本発明では、既存
のＬＳＩおよび新しく作成されたＬＳＩに同一のデータ
を出力して、当該既存のＬＳＩ等から得られる出力デー
タを比較するので、既存のＬＳＩに対して新しく作成さ
れたＬＳＩの互換性を迅速に検証して、且つ、互換性の
検証の精度を向上することにより、システムの信頼性を
向上する。
のＬＳＩおよび新しく作成されたＬＳＩに同一のデータ
を出力して、当該既存のＬＳＩ等から得られる出力デー
タを比較するので、既存のＬＳＩに対して新しく作成さ
れたＬＳＩの互換性を迅速に検証して、且つ、互換性の
検証の精度を向上することにより、システムの信頼性を
向上する。
【図１】本発明の互換性検証システムに係る一実施例の
制御を示すブロック図である。
制御を示すブロック図である。
１ オリジナルＬＳＩ ３ 互換ＬＳＩ ５ データ入力部 ７，１１ 出力データ取得部 ９，１３ 検証ルール記憶部 １５ 処理部
Claims (1)
- 【特許請求の範囲】 【請求項１】 既存のＬＳＩおよび互換ＬＳＩに同一の
データを出力するデータ出力手段と、このデータ出力手
段から出力される同一のデータによる既存のＬＳＩから
のレスポンスおよび互換ＬＳＩからのレスポンスを取得
するデータ取得手段と、このデータ取得手段により取得
されたレスポンスのうち前記既存のＬＳＩおよび互換Ｌ
ＳＩの互換性の検証に必要なデータを抽出するルールを
記憶するルール記憶手段と、このルール記憶手段に記憶
されているルールを用いて前記既存のＬＳＩからのレス
ポンスにより得られる出力データと互換ＬＳＩからのレ
スポンスにより得られる出力データとを比較する比較手
段と、この比較手段により前記既存のＬＳＩから得られ
る出力データと互換ＬＳＩから得られる出力データとが
異なるとシステムを停止する手段と、を備えたことを特
徴とする互換性検証システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3071821A JPH055767A (ja) | 1991-04-04 | 1991-04-04 | 互換性検証システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3071821A JPH055767A (ja) | 1991-04-04 | 1991-04-04 | 互換性検証システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH055767A true JPH055767A (ja) | 1993-01-14 |
Family
ID=13471605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3071821A Pending JPH055767A (ja) | 1991-04-04 | 1991-04-04 | 互換性検証システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH055767A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015049758A1 (ja) * | 2013-10-03 | 2015-04-09 | 株式会社日立製作所 | 互換性検証装置 |
-
1991
- 1991-04-04 JP JP3071821A patent/JPH055767A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015049758A1 (ja) * | 2013-10-03 | 2015-04-09 | 株式会社日立製作所 | 互換性検証装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002207612A (ja) | ログ解析方法及びその実施装置並びにその処理プログラムを記録した記録媒体 | |
| JP2007199845A (ja) | メモリ破壊検出方法および装置 | |
| CN108829903B (zh) | 判定fpga冗余设计的代码与综合后电路一致性的方法和系统 | |
| US6321173B1 (en) | System and method for efficient verification of functional equivalence between design models | |
| JPH055767A (ja) | 互換性検証システム | |
| US20090217215A1 (en) | Apparatus for giving assistance in analyzing deficiency in RTL-input program and method of doing the same | |
| JP2000010836A (ja) | クライアント・サーバ型アプリケーションのテスト方法及びこの方法を実現するためのプログラムを記録した記録媒体 | |
| JP3105782B2 (ja) | 電子回路の論理生成方法 | |
| JP3265384B2 (ja) | 論理シミュレーション方法及びこれに用いる論理シミュレーション装置 | |
| US20240160821A1 (en) | Information processing method, information processing apparatus, program, and non-transitory computer readable medium storing program | |
| JP2001060216A (ja) | 論理等価性検証装置 | |
| JP2633651B2 (ja) | シミュレーション装置のレーシングチェック方式 | |
| JPH05334390A (ja) | ハードウェアモデルのクリティカルパス検出装置およびクリティカルパス検出方法 | |
| JP2547486B2 (ja) | 半導体集積回路の配線接続情報の自動生成方法 | |
| JPH09198368A (ja) | シミュレーション装置及びその方法 | |
| JP2773655B2 (ja) | Ｖｈｄｌシミュレータ | |
| JP2560800B2 (ja) | 諭理回路検証装置 | |
| JPH06274468A (ja) | コンピュ−タの異常検出方法 | |
| JPH01166130A (ja) | 改造プログラムに対する紙紐番号出力方法 | |
| JP2751539B2 (ja) | インタフェース検証処理方式 | |
| JPH04276569A (ja) | スキャン回路の検証方式 | |
| JPH0581369A (ja) | 遅延時間解析装置 | |
| US20030145195A1 (en) | BIOS call technique for operating system device driver | |
| JPH0535814A (ja) | 実チツプシミユレータ | |
| JPH0331962A (ja) | 初期化及び診断終了認識システム |