JPS6025256A - 集積回路の適合パツケ−ジの検出方法 - Google Patents

集積回路の適合パツケ−ジの検出方法

Info

Publication number
JPS6025256A
JPS6025256A JP58133786A JP13378683A JPS6025256A JP S6025256 A JPS6025256 A JP S6025256A JP 58133786 A JP58133786 A JP 58133786A JP 13378683 A JP13378683 A JP 13378683A JP S6025256 A JPS6025256 A JP S6025256A
Authority
JP
Japan
Prior art keywords
package
integrated circuit
compatible
chip
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58133786A
Other languages
English (en)
Inventor
Sadahiro Tani
貞宏 谷
Tsuneo Inubushi
犬伏　恒雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP58133786A priority Critical patent/JPS6025256A/ja
Publication of JPS6025256A publication Critical patent/JPS6025256A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明は集積回路を組込んだチップにリードを接続して
封止するだめの最適パッケージを検出する方法に関する
ものである。
〈従来技術〉 半導体集積回路装置の設計において、集積回路はシリコ
ン半導体チップ等に組込まれ、このチップ上の回路と外
部機器との電気的接続を容易にするため、半導体チップ
は−Ｈり月−ドフレームにダイボンドされ、更に各リー
ドとの間がワイヤボンディングされ、リードフレームに
形成されたリードを用いて集積回路は配線基板等との間
で電気的接続が行われる。尚リードフレームに搭載され
た半導体チップは配線基板等と接続する前に、通常は樹
脂等で封止されてパッケージされる。
処で上記のようにパッケージされて使用に供される集積
回路は、その設計にあたって、パッドや、集積回路本体
とパッド間に介挿されるバッファなどの外部との接続に
関する仕様が、使用されるパッケージのピン配置、形状
などで決定される場合が多く、全体的な設計の期間短縮
、信頼性の向上といった観点からすれば、集積回路のパ
ッケージを考慮しつつ設計を行うことが望１れる。
このような要望に対して、従来はパッケージ図面上に、
縮尺を考慮しながら集積回路の概形を記入し、パッケー
ジと集積回路の接続部分を線分で結ぶことによＶ）　ハ
ソケージングをシミュレートしていた。この方法の欠点
としては、パッケージと集積回路を、その縮尺を考慮し
て同一図面上に正確に記入しなければならず、そのため
に時間及び熟練を要し、得られた結果においても誤差を
生じる場合が多く、パッケージと集積回路とを誤って接
続する事態の生じる惧れがあった。また、パッケージン
グの状態が製造上の制約条件を満たしているかどうかの
検査は目視や経験による判断で行われねばならず、経済
性及び信頼性の面からの不利は免れ得なかった。
〈発明の目的〉 本発明は上記従来の集積回路パ、・ケージングのチェ”
）夕方法の欠点を除去し、簡単な手順で信頼性の高い最
適なパッケージを検出し、パッケージングを考慮した集
積回路設計を行うことができる方法を提供する。
〈実施例〉 本発明は半導体チップ面にレイアウトされるべき集積回
路に対し、この集積回路に適合したパッケージをコンピ
ュータを用いてシミュレートし、パッケージングの状態
を検査する。
第１図は本発明を実施するだめのシステムを示すコンピ
ュータのブロック図で、該コンピュータは半導体チップ
のレイアウトデータを保持するデータベースＡと、ＬＳ
Ｉの設計情報に対応させてピン配置や形状等のパッケー
ジ情報をストアしたパンケージライブラリＢが設けられ
、同時にグラフィック端末を用いてパッケージに関する
設計処理を会話形式で行なうことができるプログラムＣ
を備え、該プログラムＣに図形をプロッタに出力するプ
ログラムＤが付加されている。また上記パッケージライ
ブラリＢにはライブラリＢのデータの追加、削除、変更
を行なうだめの管理プログラムＥが付加されている。
本発明による上記システムを用いたパッケージに適合す
る集積回路の設計は、次の４段階から構成される。
まず第１段階としてレイアウトされた集積回路に適合す
るパッケージを、データベースから検索する。即ち上記
データベースＡにストアされている集積回路の大きさ、
形、パッケージとの接続方法、パンケージのタイプ、製
造方法など設計時の情報を入力として、コンピュータの
記憶装置内に予め作成されたパッケージに関するライブ
ラリＢから入力情報で掬えられた条件に適するパッケー
ジを選択し、ＣＲＴの画面上に呼び出す。
第２段階として、呼び出されたパッケージ映像に対して
、集積回路を同一画面上に重ねて表示する。この表示段
階において、寸ずパッケージの図形を図形表示装置の画
面はぼ一杯に表示し、次に表示されたパッケージ内で集
積回路が置かれる位置に縮尺を考慮しながら集積回路の
図形を対応させて表示する。
第３段階は、好ましいパッケージと集積回路の配置関係
が得られた状態で、パッケージと集積回路の接続関係を
シミュレートする。第２図は図形表示装置に現われた集
積回路１及びパッケージ２を示し、集積回路１はチップ
周辺に位置させてパッドｌａ　、ｌｂ・・・が接続のた
めに設けられ、該集積回路１の画像に重ねて表示された
パッケージ２の１ｉｌｌには、上記チップ１０周辺に位
置させてり−ド２　ａ　＋　２　ｂ・・・が配置される
。上記パッドｌａ。
１ｂ・・・とリード２ａ、２ｂ・・・は、予め接続が決
められているパッド１１とリード２１には同一信号名が
付され、この段階で同一の信号名が与えられているリー
ドとパッド間に表示画面上で、物理的に接続を行なう物
体の形を模倣した図形３ａ、３ｂ・・・を表示して接続
をシミュレートする。
一方リードとバンド間に信号名が与えられず、接続に自
由度がある場合には、次のような方法が採られる。
即ち、コンピュータとの会話処理により接続すべきリー
ドとパッドを指定し、各接続をシミュレートする。或い
は製造上の制約条件を満しつつ接続するリードとパッド
の距離の総和が極小になるようなリードとパッドの対応
付けを自動的に行ない、接続をシミュレートする。
上述の筈３段階でワイヤによる接続がシミュレートされ
た後、第４段階として、パッケージ全体について次の事
項が検査される。
まずパッケージライブラリから呼び出されたパソケージ
情報に対して、集積回路の大きさ、形に関するパッケー
ジの適合性、即ち集積回路に適合したパンケージが使用
されているか否かがチェックされる。
次にパッケージ及び集積回路間の接続部分における製造
上の制約条件に関する適合性、即ち樹脂の注入などによ
る接続部分の変形を考慮した上で、接続部分が製造上の
制約条件を満足しているか否かがチェックされる。例え
ば樹脂モールド方式のパッケージでは、ワイヤの交差、
ワイヤの端点以外の部分での他部分との接触、まだは異
常接近。
ワイヤのたれによるパッケージとの接触が起らないかど
うかがチェックされる。上記４段階を経て集積回路に適
合したパッケージがシミュレートされ、パッケージ及び
製造上の条件に関する適合性のチェック結果に基づいて
、ワイヤ長をより短かくし、短絡の可能性を少なくする
ようにバッファ或いはバンド位置を、コンピュータとの
対話処理または自動処理を用いて変更され、集積回路の
レイアウトが決定される。まだ上記シミュレートの結果
に基いて、必要に応じてワイヤボンディング用ＮＣマシ
ンのだめのデータが作成される。
〈効果〉 以上本発明によれば、コンピュータを利用することによ
シ、図形表示装置やプロッタに正確に集積回路及びパッ
ケージを自動的に表示させることができ、両者の適合を
得るために集積回路のレイアウト変更を迅速に実施し、
その結果を速やかに知って対応することができ、集積回
路のパッケージングに関する設計を初期段階で検証する
ことができ、集積回路装置全体としての設計期間の短縮
を図ることができる。
【図面の簡単な説明】
第１図は本発明を実施するだめのシステムを示すブロッ
ク図、第２図は本発明による一実施例を説明するだめの
表示画面上の図である。 Ａニレイアウドデータペース＋　Ｂ　：　ハ、、ケージ
ライブラリ、Ｃ：会話処理プログラム、■＝集積回路、
ｌａ、ｌｂ・・：バソド、２：パッケージ。

Claims (1)

    【特許請求の範囲】
  1. １）集積回路の設計情報を入力として、予め蓄積された
    パッケージデータから適合するパッケージを読み出し、
    該読み出されたパッケージ上のリードと集積回路上のパ
    ッドとを模擬的に曲線で結んで配線し、該配線後の状態
    によって適合性を判定することを特徴とする集積回路の
    適合パッケージの検出方法。
JP58133786A 1983-07-21 1983-07-21 集積回路の適合パツケ−ジの検出方法 Pending JPS6025256A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58133786A JPS6025256A (ja) 1983-07-21 1983-07-21 集積回路の適合パツケ−ジの検出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58133786A JPS6025256A (ja) 1983-07-21 1983-07-21 集積回路の適合パツケ−ジの検出方法

Publications (1)

Publication Number Publication Date
JPS6025256A true JPS6025256A (ja) 1985-02-08

Family

ID=15112966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58133786A Pending JPS6025256A (ja) 1983-07-21 1983-07-21 集積回路の適合パツケ−ジの検出方法

Country Status (1)

Country Link
JP (1) JPS6025256A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022533379A (ja) * 2019-05-20 2022-07-22 上海望友信息科技有限公司 システム・イン・パッケージ技術に基づくプロセス設計方法、システム、媒体及びデバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022533379A (ja) * 2019-05-20 2022-07-22 上海望友信息科技有限公司 システム・イン・パッケージ技術に基づくプロセス設計方法、システム、媒体及びデバイス

Similar Documents

Publication Publication Date Title
US7725847B2 (en) Wiring design support apparatus for bond wire of semiconductor devices
CN101183651A (zh) 晶片制造方法
US6288346B1 (en) System and method for easily inspecting a bonded state of a BGA/CSP type electronic part to a board
US5670825A (en) Integrated circuit package with internally readable permanent identification of device characteristics
JP4873635B2 (ja) 半導体装置の製造方法
JPS6025256A (ja) 集積回路の適合パツケ−ジの検出方法
JP2001135786A (ja) 半導体装置
US6041269A (en) Integrated circuit package verification
US20060138634A1 (en) Method for determining the arrangement of contact surfaces on the active upper face of a semiconductor chip
US6621285B1 (en) Semiconductor chip having a pad arrangement that allows for simultaneous testing of a plurality of semiconductor chips
US20050212546A1 (en) Method and apparatus for package testing
JP2547486B2 (ja) 半導体集積回路の配線接続情報の自動生成方法
JP2887203B2 (ja) Ｌｓｉ設計支援システム
JP2536326B2 (ja) Ｌｓｉチップ設計装置
JPH11109001A (ja) 検査用端子位置決定装置、検査用端子位置決定方法および検査用端子位置決定用プログラムを記録した記録媒体
JP2836311B2 (ja) Ｌｓｉ設計支援システム
JP2822675B2 (ja) Ｌｓｉチップ設計システム
JPS62145764A (ja) 半導体集積回路
JPH118328A (ja) 半導体装置およびその製造方法並びにその識別方法
JPH07152811A (ja) Ｌｓｉ設計支援システム
KR100379084B1 (ko) 반도체패키지제조방법
JP3090120B2 (ja) 集積回路の端子配置装置
JPH0461144A (ja) 接合部の検査方法
US7020858B1 (en) Method and apparatus for producing a packaged integrated circuit
KR200412507Y1 (ko) 멀티 칩 패키지 구조